JP2016063127A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置の放熱特性を向上させる。【解決手段】半導体装置ＳＤは、チップ搭載面１１ａ、および、チップ搭載面１１ａに形成された複数の電極パッド１２を有する配線基板１０と、配線基板１０のチップ搭載面１１ａ上に配置され、複数のボンディングパッド４を有する半導体チップ３と、複数の電極パッド１２とボンディングパッド４を接続する複数のワイヤ６と、半導体チップ３の上に配置されたヒートスラグ９と、配線基板１０のチップ搭載面１１ａ、半導体チップ３、複数のワイヤ６、およびヒートスラグ９を覆う封止体２３と、を有する。そして、配線基板１０のチップ搭載面１１ａと半導体チップ３の間にはスペーサ８が介在し、半導体チップ３とヒートスラグ９との間には封止体２３が介在する。【選択図】図２

Description

本発明は、半導体装置に関し、特に、配線基板上に複数の半導体チップを搭載した半導体装置に適用して有効な技術に関するものである。

特開２００５-２２３００８号公報（特許文献１）には、パワーＭＯＳチップ（制御側素子）５、パワーＭＯＳチップ（同期整流側素子）、及び、これらのチップに形成されたＭＯＳＦＥＴのゲートを駆動するための駆動用ＩＣチップ９が、フリップチップボンディングにより実装基板３に実装された半導体モジュールが開示されている。さらに、パワーＭＯＳチップ５の裏面上には、ヒートシンク５３が配置され、ヒートシンク５３は駆動用ＩＣチップ９を覆う位置まで延びている。そして、樹脂部材６１により、パワーＭＯＳチップ５及び駆動用ＩＣチップ９が一つのパッケージとして封止されている。

特開２０１２-３３５５９号公報（特許文献２）の図５には、基板１０１と、基板上に配置された半導体素子１０３と、半導体素子上にスペーサ２０１を介して配置された放熱部材１０７と、基板１０１の上部と、半導体素子１０３と、スペーサ２０１と、放熱部材１０７とを被覆する封止部材１０５とを備えた半導体装置２００が開示されている。また、図２０（Ａ）および図２０（Ｂ）には、基板１０１上に、並んで配置された複数の半導体チップ１０３と、半導体チップ１０３上に接着剤１０２Ａを介して配置された放熱部材１０７と、基板１０１の上部と半導体素子１０３と放熱部材１０７とを被覆する封止部材１０５とを備える半導体装置６００が開示されている。

特開２００５-２２３００８号公報 特開２０１２-３３５５９号公報

本願発明者は、配線基板と、配線基板上に接着剤を介して、平面的に並べて搭載された第１半導体チップおよび第２半導体チップと、配線基板の上面に形成された複数の端子と第１半導体チップおよび第２半導体チップのボンディングパッドとを接続する複数のワイヤと、第１半導体チップおよび第２半導体チップ、および、複数のワイヤを樹脂で覆った封止体と、を有する半導体装置について検討を行い、以下の課題を見出した。本願発明者は、特に、上記半導体装置の放熱構造について検討を行った。本願発明者が検討した半導体装置においては、第１半導体チップおよび第２半導体チップの動作保証温度が１２５℃以下と設定されている。

本願発明者は、先ず、第１半導体チップの上面上および第２半導体チップの上面上に、それぞれ、接着剤、スペーサ、および、接着剤を介して、一枚のヒートスラグを配置した構造を検討した。

第１半導体チップおよび第２半導体チップは、それぞれ、長方形の上面を有し、第１半導体チップの上面サイズは６×８ｍｍであり、第２半導体チップの上面サイズは２．５×３．５ｍｍである。第１半導体チップおよび第２半導体チップの上面には、上面の周囲（辺）に沿って、複数のボンディングパッドが、千鳥配列されているため、スペーサを搭載できる領域は、第１半導体チップおよび第２半導体チップの上面サイズよりも小さくなってしまう。試算した結果、第１半導体チップ上のスペーサは直方体で、その大きさは４．５×６．５×０．４（厚さ）ｍｍ、第２半導体チップ上のスペーサも直方体で、その大きさは１×２×０．５（厚さ）ｍｍとなることが判明し、さらに検討を重ねた結果、以下の課題が有ることが判明した。

まず、第２半導体チップの上面に搭載するスペーサが小さいために、スペーサを第２半導体チップの上面にマウント（搭載、接着を意味する）する際の作業性が著しく低下し、安定したマウントが出来ず、製造歩留りが低下するとうい課題があることが判明した。

また、配線基板上に搭載された第１半導体チップおよび第２半導体チップの上面に、接着剤、スペーサ、および、接着剤を介して別々に二つのヒートスラグを設置する構造を検討した。しかしながら、第２半導体チップ上のスペーサの底面積（１ｍｍ×２ｍｍ）が小さく、スペーサとヒートスラグの接着領域も小さいため、第２半導体チップ上に設置できるヒートスラグの底面積を大きくできず、所望の動作保証温度を確保できない。また、ヒートスラグの底面積を大きくすると、ヒートスラグが傾いてしまう。さらには、ヒートスラグとスペーサ間またはスペーサと第２半導体チップ間に剥がれが発生することが判明した。

本発明の目的は、配線基板上に搭載された半導体チップを有する半導体装置の放熱特性を向上させる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、本願発明の一態様である半導体装置は、チップ搭載面、チップ搭載面に形成された複数の電極パッドを有する配線基板と、配線基板のチップ搭載面上に配置され、複数のボンディングパッドを有する半導体チップと、複数の電極パッドとボンディングパッドを接続する複数のワイヤと、半導体チップの上に配置されたヒートスラグと、配線基板のチップ搭載面、半導体チップ、複数のワイヤ、第１スペーサ、およびヒートスラグを覆う封止体と、を有する。そして、配線基板のチップ搭載面と半導体チップの間にはスペーサが介在し、半導体チップとヒートスラグとの間には封止体が介在する。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

すなわち、本願発明の一態様によれば、半導体装置の放熱特性を向上できる。

本発明の実施の形態１の半導体装置の上面側の内部構造を示す平面図である。 図１のＡ−Ａ線に沿った断面図である。 本発明の実施の形態１の半導体装置に適用可能なスペーサの厚さと面積の関係を示すグラフである。 本発明の実施の形態２の半導体装置の上面側の内部構造を示す平面図である。 図４のＢ−Ｂ線に沿った断面図である。 図４のＣ−Ｃ線に沿った断面図である。

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

以下の実施の形態では、ＢＧＡ（Ball Grid Array）型の半導体装置の一例として、ＣＰＵ（Central Processing Unit）コア、メモリコア、グラフィックコアおよびインターフェースコアを内蔵したＳｏＣ（System on a chip）チップと、Ｄ／Ａ変換回路などを内蔵したＰＨＹ（Physical Layer）チップと、を配線基板上に並べて配置した半導体装置を取り上げて説明する。この半導体装置によれば、例えば、ＳｏＣチップのデータを、ＰＨＹチップを介して、光信号（または、電気信号）に変換して、光ファイバ（または、対線）に送り出すことが可能である。もちろん、その逆に、光ファイバ（または、対線）からＳｏＣチップにデータを取り込むことも可能である。したがって、この半導体装置の内部（配線基板の表面）には、ＳｏＣチップとＰＨＹチップとを直接電気的に接続するための複数の配線が配置されており、この複数の配線を介して、例えば、ＳｏＣチップのデータをＰＨＹチップへ送信する。

（実施の形態１）
＜半導体装置＞
本実施の形態は、ＢＧＡ（Ball Grid Array）型の半導体装置に適用したものであり、図１はこのＢＧＡ型の半導体装置の上面側の内部構造を示す平面図、図２は図１のＡ−Ａ線に沿った断面図である。

本実施の形態の半導体装置ＳＤは、配線基板１０、配線基板１０の上に搭載された半導体チップ１、半導体チップ１上に搭載されたスペーサ７、スペーサ７上に搭載されたヒートスラグ９、配線基板１０の上の半導体チップ１とは異なる領域に搭載されたスペーサ８、スペーサ８上に搭載された半導体チップ３、半導体チップ１と配線基板１０を電気的に接続する複数のワイヤ５、半導体チップ３と配線基板１０とを電気的に接続する複数のワイヤ６、および、半導体チップ１および３、スペーサ７および８、ワイヤ５および６、ヒートスラグ９を封止する封止体（封止樹脂）２３を有している。

まず、半導体装置ＳＤの配線基板１０について図１および図２を用いて説明する。配線基板１０は、上面（チップ搭載面、表面）１１ａ、上面１１ａの反対側に位置する下面（実装面、裏面）１１ｂを有するコア層（絶縁層、コア絶縁層）１１を有している。コア層１１は、例えば、ガラスエポキシ樹脂などを絶縁層とする樹脂基板からなる。

コア層１１の上面１１ａには、複数の端子（ボンディングリード、電極パッド）１２と、複数の端子１２とそれぞれ電気的に接続された複数の配線（上面側配線）１２ｃ、半導体チップ搭載層１２ａおよびスペーサ搭載層１２ｂが形成されている。端子１２、配線１２ｃ、半導体チップ搭載層１２ａ、およびスペーサ搭載層１２ｂは、例えば、それぞれ銅（Ｃｕ）からなり、図示しないが、銅（Ｃｕ）の表面にはめっき層が形成されており、例えばニッケル（Ｎｉ）膜とその上に金（Ａｕ）膜が積層されている。また、コア層１１の下面１１ｂには、複数のランド（端子、電極パッド）１４と、複数の放熱用ランド１４ａ、１４ｂが形成されている。複数のランド１４および複数の放熱用ランド１４ａ、１４ｂは、銅（Ｃｕ）からなり、図示しないが、銅（Ｃｕ）の表面には、例えばニッケル（Ｎｉ）膜からなるめっき層が形成されている。図２に示すように、コア層１１には、上面１１ａから下面１１ｂに達するビア（孔）１５が形成され、このビア１５内に形成された導体である配線（ビア内配線、ビア内導体）１５ａを介して複数の配線１２ｃと複数のランド１４がそれぞれ電気的に接続されている。また、半導体チップ搭載層１２ａは、その下に設けられた複数の配線１５ａを介して放熱用ランド１４ａに電気的に接続されている。また、スペーサ搭載層１２ｂは、その下に設けられた複数の配線１５ａを介して放熱用ランド１４ｂに電気的に接続されている。

また図１または図２に示すように、コア層１１の上面１１ａには、絶縁性の樹脂からなる絶縁膜（上面側絶縁膜、ソルダレジスト膜）１３が形成され、複数の配線１２ｃは絶縁膜１３により覆われている。絶縁膜１３には、複数の端子１２と重なる位置に複数の開口部１３ｃがそれぞれ形成され、端子１２はこの開口部１３ｃにおいて絶縁膜１３から露出している。また、絶縁膜１３には、半導体チップ搭載層１２ａと重なるように開口部１３ａが形成され、半導体チップ搭載層１２ａは、この開口部１３ａにおいて絶縁膜１３から露出している。また、絶縁膜１３には、スペーサ搭載層１２ｂと重なるように開口部１３ｂが形成され、スペーサ搭載層１２ｂは、この開口部１３ｂにおいて絶縁膜１３から露出している。また、図２に示すように、コア層１１の下面１１ｂには、絶縁膜１３と同様に絶縁性の樹脂からなる絶縁膜（下面側絶縁膜、ソルダレジスト膜）１６が形成されている。絶縁膜１６は、複数のランド１４および放熱用ランド１４ａ、１４ｂと重なる位置に複数の開口部１６ａがそれぞれ形成され、ランド１４および放熱用ランド１４ａ、１４ｂはこの開口部１６ａにおいて絶縁膜１６から露出している。また、複数のランド１４および放熱用ランド１４ａ、１４ｂの露出部には半導体装置ＳＤを、図示しない実装基板に実装する際の外部電極端子となる複数の半田材（半田ボール）１７、１７ａ、１７ｂがそれぞれ接合されている。複数のランド１４には、複数の半田材１７、複数の放熱用ランド１４ａには、複数の半田材１７ａ、そして、複数の放熱用ランド１４ｂには、複数の半田材１７ｂが接続されている。また、半田材１７、１７ａ、１７ｂを設けることなく、ランド１４、１４ａ、１４ｂを外部電極端子としてもよい。

なお、図２では、配線基板１０の一例として、コア層１１の上面１１ａおよび下面１１ｂに配線パターンが形成された、２層の配線層を有する配線基板を示している。しかし、配線基板１０の配線層数は２層には限定されず、例えば、コア層１１内に複数層の配線層（配線パターン）を形成する、所謂、多層配線基板とすることもできる。

コア層１１の上面１１ａおよび下面１１ｂ（すなわち配線基板１０の上面および下面）の平面形状は四角形を成している。

次に、半導体装置ＳＤに含まれる半導体チップ１について図１および図２を用いて説明する。

半導体チップ１は、ＳｏＣチップであり、長方形の上面（主面、表面）１ａを有し、上面１ａのサイズは６×８ｍｍである。シリコン（Ｓｉ）からなる半導体チップ１の上面１ａには、図示しないＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの複数の半導体素子が形成され、ＣＰＵコア、メモリコア、グラフィックコアおよびインターフェースコアを構成している。長方形の上面１ａは、２つの長辺１ｂおよび２つの短辺１ｃを有している。また、上面１ａ上には、複数のボンディングパッド２が、２つの長辺１ｂおよび２つの短辺１ｃに沿って配列されており、４辺において複数のボンディングパッド２は、２列に千鳥配置されている。半導体チップ１は、直方体であり、上面１ａに対向する下面（裏面）１ｄを有し、上面１ａから下面１ｄまでの距離である厚さＴ１（例えば、０．３０ｍｍ）を有する。

半導体チップ１は、配線基板１０の上面１１ａに形成された半導体チップ搭載層１２ａ上に接着層１８を介して搭載されている。接着層１８としては、導電性ペースト、例えば、銀ペーストである。図１に示すように、半導体チップ搭載層１２ａは、Ｘ方向において短辺１ｃの長さよりも大きく（幅広）、Ｙ方向において長辺１ｂの長さよりも大きい（幅広）。つまり、平面視にて、２つの長辺１ｂおよび２つの短辺１ｃは、いずれも半導体チップ搭載層１２ａの上に重なっている。絶縁膜１３に設けられた開口部１３ａも半導体チップ１の下面１ｄよりも大きいので、半導体チップ１の下面１ｄの全領域が、接着層１８を介して半導体チップ搭載層１２ａに接着され、電気的に接続されている。つまり、半導体チップ１の電気的な安定と放熱特性の向上が図られている。接着層１８の膜厚は、０．０１〜０．０３ｍｍである。

また、半導体チップ１の上面１ａに形成された複数のボンディングパッド２と、配線基板１０の上面１１ａに形成された複数の端子１２は、ワイヤ５で電気的に接続されている。ワイヤ５として、金（Ａｕ）ワイヤまたは銅（Ｃｕ）ワイヤを用いることができる。半導体チップ１の長辺１ｂまたは短辺１ｃに沿って、ボンディングパッド２が千鳥配置されている場合、半導体チップ１の外側（長辺１ｂまたは短辺１ｃに近い側）のボンディングパッド２に接続されたワイヤ５は、半導体チップ１の上面１ａからの高さを低くし、内側（長辺１ｂまたは短辺１ｃに遠い側）のボンディングパッド２に接続されたワイヤ５は、半導体チップ１の上面１ａからの高さを高くしている。こうすることで、内側のボンディングパッド２に接続されたワイヤ５が、外側のボンディングパッド２に接続されたワイヤ５と短絡するのを防止している。図２では、内側のボンディングパッド２に接続されたワイヤ５を示しており、半導体チップ１の厚さ方向において、半導体チップ１の上面１ａを基準としたワイヤ５の最大高さを「Ｈ１」と示している。

次に、半導体チップ１の上面１ａに搭載されるスペーサ７について、図１および図２を用いて説明する。

スペーサ７は、ワイヤ５とヒートスラグ９との短絡防止機能および半導体チップ１が発する熱をヒートスラグ９に伝達する熱伝達機能を有する。

図１では、スペーサ７の外形を破線で示す。スペーサ７は、半導体チップ１の上面１ａにおいて、中央部分に配置される。つまり、半導体チップ１の２つの長辺１ｂまたは２つの短辺１ｃに沿って千鳥配置されたボンディングパッド２に挟まれた領域に、スペーサ７が配置される。平面視において、スペーサ７はボンディングパッド２およびワイヤ５と重ならない。スペーサ７は、直方体であり、長方形の上面７aと下面７ｄ（図２に示す）とを有する。スペーサ７の上面７ａおよび下面７ｄは、それぞれ、２つの長辺７ｂと２つの短辺７ｃを有し、上面７ａおよび下面７ｄのサイズは４．５×６．５ｍｍである。スペーサ７は、ボンディングパッド２およびワイヤ５と干渉しない範囲で上面７ａおよび下面７ｄのサイズを大きくすることで、熱伝達機能を向上させる。

図２に示すように、スペーサ７は、接着材１９を介して半導体チップ１の上面１ａ上に搭載されている。接着剤１９は、ＤＡＦ（Die Attach Film）と呼ばれる、基材となる樹脂フィルムと、樹脂フィルムの両面に粘着層を設けた構造のフィルム状接着剤である。接着層１９の膜厚は、０．０１〜０．０２ｍｍである。フィルム状接着剤を用いることで、スペーサ７を半導体チップ１の上面１aに接着する際に、例えば導電性ペーストに比べ、接着剤１９のひろがり（はみ出し）を低減できるので、スペーサ７の上面７aおよび下面７ｄのサイズを大きくでき、熱伝達機能を向上できる。また、スペーサ７は厚さＴ２（例えば、０．３５ｍｍ）を有するが、スペーサ７の厚さＴ２は、ワイヤ５がヒートスラグ９に接触しないようにワイヤ５の最大高さＨ１よりも厚く（Ｔ２＞Ｈ１）することで、短絡防止機能を達成する。スペーサ７は、好適には、熱膨張率および熱伝導性を考慮し、半導体チップ１と等しい材料であるシリコン（Ｓｉ）で構成するが、銅（Ｃｕ）などでも良い。後述するが、スペーサ７は、半導体チップ３に接続されたワイヤ６とヒートスラグ９との短絡防止機能も有する。

次に、半導体チップ３について図１および図２を用いて説明する。

半導体チップ３は、ＰＨＹチップであり、長方形の上面（主面、表面）３ａを有し、上面３ａのサイズは２．５×３．５ｍｍ程度である。シリコン（Ｓｉ）からなる半導体チップ３の上面３ａには、図示しないＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの複数の半導体素子が形成され、Ｄ／Ａ変換回路等を構成している。長方形の上面３ａは、２つの長辺３ｂおよび２つの短辺３ｃを有している。また、上面３ａ上には、複数のボンディングパッド４が、２つの長辺３ｂおよび２つの短辺３ｃに沿って配列されており、４辺において、複数のボンディングパッド４は千鳥配置されている。半導体チップ３は、直方体であり、上面３ａに対向する下面（裏面）３ｄを有し、上面３ａから下面３ｄまでの距離である厚さＴ３（例えば、０．１５ｍｍ）を有する。

半導体チップ３は、配線基板１０の上面１１ａに形成されたスペーサ搭載層１２ｂ上にスペーサ８介して搭載されている。

図１および図２に示すように、半導体チップ３の上面３ａに形成された複数のボンディングパッド４と、配線基板１０の上面１１ａに形成された複数の端子１２は、ワイヤ６で電気的に接続されている。ワイヤ６は、一部のワイヤ６のみを図示しているので、ワイヤ６が図示されていない場合であっても、ボンディングパッド４と端子１２とはワイヤ６で接続されている。ワイヤ６として、金（Ａｕ）ワイヤまたは銅（Ｃｕ）ワイヤを用いることができる。ボンディングパッド２が千鳥配置されている場合、半導体チップ３の外側（長辺３ｂまたは短辺３ｃに近い側）のボンディングパッド４に接続されたワイヤ６は、半導体チップ３の上面３ａからの高さを低くし、内側（長辺３ｂまたは短辺３ｃに遠い側）のボンディングパッド４に接続されたワイヤ６は、半導体チップ３の上面３ａからの高さを高くしている。こうすることで、内側のボンディングパッド４に接続されたワイヤ６が、外側のボンディングパッド４に接続されたワイヤ６と短絡するのを防止している。図２では、内側のボンディングパッド４に接続されたワイヤ６を示しており、半導体チップ３の厚さ方向において、半導体チップ３の上面３ａを基準としたワイヤ６の最大高さを「Ｈ１」と示している。

次に、配線基板１０と半導体チップ３との間に介在するスペーサ８について、図１および図２を用いて説明する。

半導体チップ３は、接着剤２２を介してスペーサ８の上面８ａの上に搭載されており、スペーサ８は、配線基板１０の上面１１ａに形成されたスペーサ搭載層１２ｂ上に接着層２１を介して搭載されている。接着層２１は、接着剤１８と同様の導電性ペースト、例えば、銀ペーストであり、接着剤２２は、接着剤１９と同様のフィルム接着剤である。接着剤２１の膜厚は、０．０１〜０．０２ｍｍであり、接着剤２２の膜厚は、０．０１〜０．０３ｍｍである。スペーサ８は、直方体であり、長方形の上面８aと下面８ｄ（図２に示す）とを有する。スペーサ８の上面８ａおよび下面８ｄは、それぞれ、２つの長辺８ｂと２つの短辺８ｃを有し、上面８ａおよび下面８ｄのサイズは４．５×５．７ｍｍである。スペーサ８は、厚さＴ４（例えば、０．１５ｍｍ）を有し、好適には、熱膨張率および熱伝導性を考慮し、半導体チップ３と等しい材料であるシリコン（Ｓｉ）で構成するが、銅（Ｃｕ）などでも良い。

図１に示すように、半導体チップ３は、スペーサ８の中央部に配置されており、スペーサ８の長辺８ｂは、半導体チップ３の長辺３ｂよりも大きく、スペーサ８の短辺８ｃは、半導体チップ３の短辺３ｃよりも大きい。スペーサ８は、ワイヤ６との短絡が発生しない範囲で、上面８ａの面積（言い換えると、長辺８ｂおよび短辺８ｃの長さ）を大きくすることで、半導体チップ３の発する熱を広範囲に拡散できるので放熱効果を増大することができる。スペーサ８の上面８ａの面積は、半導体チップ３の上面３ａの面積よりも大きい。

また、図１に示すように、配線基板１０の上面１１ａに設けたスペーサ搭載層１２ｂを開口する開口部１３ｂは、Ｘ方向およびＹ方向において、スペーサ８よりも広く、スペーサ８の下面８ｄの全領域は、接着剤２１を介して、スペーサ搭載層１２ｂと接続されている（図２に示す）。したがって、半導体チップ３からスペーサ８に伝達された熱を効率的に配線基板１０に伝達することができる。もちろん、スペーサ搭載層１２ｂは、Ｘ方向およびＹ方向において、スペーサ８よりも広い。

次に、ヒートスラグ９について、図１および図２を用いて説明する。

ヒートスラグ９は放熱板であり、半導体チップ１および半導体チップ３の発する熱の放熱機能を有するので、熱伝導性の高い材料、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、または、鉄（Ｆｅ）などの金属板で構成する。

ヒートスラグ９は、直方体であり、長方形の上面９aと下面９ｄとを有する。ヒートスラグ９の上面９ａおよび下面９ｄは、それぞれ、２つの長辺９ｂと２つの短辺９ｃを有する。

図１では、ヒートスラグ９の外形を一点鎖線で示す。平面視において、ヒートスラグ９は、Ｘ方向（半導体チップ１の短辺１ｂ方向、半導体チップ３の長辺３ｂ方向）およびＹ方向（半導体チップ１の長辺１ｂ方向、半導体チップ３の短辺３ｃ方向）で、半導体チップ１および半導体チップ３を完全に覆っている。つまり、ヒートスラグ９の短辺９ｃ（Ｙ方向）の長さは、半導体チップ１の長辺１ｂおよび半導体チップ３の短辺３ｃの長さよりも長く、ヒートスラグ９の長辺９ｂ（Ｘ方向）の長さは、半導体チップ１の短辺１ｃおよび半導体チップ３の長辺３ｂの長さよりも長い。

図２に示すように、ヒートスラグ９の下面９ｄは、接着剤２０を介してスペーサ７の上面７ａに接着されている。接着剤２０は、接着剤１８、２１と同様の導電性ペーストからなり、その膜厚は、０．０１〜０．０３ｍｍである。ヒートスラグ９は、スペーサ７と接着されているが、半導体チップ３とは接着されていない。ヒートスラグ９は、半導体チップ３の上面３ａ全域を庇状に覆っており、ヒートスラグ９の下面９ｄと半導体チップ３の上面３ａとの間は、封止体２３で埋まっている。また、ヒートスラグ９の下面９ｄとワイヤ６との間も、封止体２３で埋まっている。

図２に示すように、配線基板１０の上面１１ａ側は、熱硬化性樹脂であるエポキシ系の樹脂からなる封止体（封止樹脂）２３で覆われている。もちろん、配線基板１０の上面１１ａ側に搭載された、半導体チップ１、３、スペーサ７、８、ワイヤ５、６、および、ヒートスラグ９も封止体２３で覆われている。平面視において、封止体２３の外形は、配線基板１０の外形と等しい。なお、封止体２３は絶縁体であり、封止体を構成するエポキシ系樹脂は絶縁材料である。

次に、半導体装置ＳＤの構造について、図１および図２を用いて説明する。

まず、半導体チップ１と半導体チップ３の間を接続する配線について説明する。

本実施の形態の半導体装置ＳＤの内部において、ＳｏＣチップである半導体チップ１からＰＨＹチップである半導体チップ３へ配線基板１０の上面１１ａに形成された配線１２ｃを経由してデータが送信される。図１に示すように、半導体チップ１のデータ出力用のボンディングパッド２ａは、一方の長辺１ｂに沿って配置されており、半導体チップ３のデータ入力用のボンディングパッド４ａは、一方の短辺３ｃに沿って配置されている。そして、一方の長辺１ｂと一方の短辺３ｃとは、互いに対向して配置されている。図１のＸ方向において、半導体チップ３の一方の短辺３ｃは、他方の短辺３ｃよりも、半導体チップ１の一方の長辺１ｂに近い位置に配置されている。

半導体チップ１のデータは、ボンディングパッド２ａ、ワイヤ５、端子１２、配線１２ｃ、端子１２、ワイヤ６、および、ボンディングパッド４ａの経路で半導体チップ３に転送されるが、一方の長辺１ｂと一方の短辺３ｃとを、互いに対向して配置しているので、データを転送する配線１２ｃの配線長を短縮でき高速データ転送が可能となる。つまり、一方の長辺１ｂに沿って配置されたボンディングパッド２ａに電気的に接続された端子１２と、一方の短辺３ｃに沿って配置されたボンディングパッド４ａに電気的に接続された端子１２とは、一方の長辺１ｂおよび一方の短辺３ｃに直交する方向に延在する配線１２ｃにより接続されているので、配線１２ｃの配線長を短縮できる。

本実施形態の半導体装置ＳＤは、配線基板１０上にスペーサ８を介して半導体チップ３を搭載し、半導体チップ３の上空にヒートスラグ９を配置した構造Ａとしている。

構造Ａでは、半導体チップ３から発生する熱は、主に、スペーサ８を介して配線基板１０側から半導体装置ＳＤの外部に放熱され、さらに、半導体チップ３の上空に配置されたヒートスラグ９を介して半導体装置ＳＤの外部に放熱される。

構造Ａでは、半導体チップ３を配線基板１０上に直接搭載した場合に比べ、スペーサ８の厚さ分、半導体チップ３をヒートスラグ９に近づけることが出来るため、半導体チップ３の放熱効率が向上する。

構造Ａにおいて、配線基板１０の上面１１ａに形成したスペーサ搭載層１２ｂ上にスペーサ８を搭載し、配線基板１０のビア１５内に形成された配線１５ａを介してスペーサ搭載層１２ｂを放熱用ランド１４ｂおよび半田材１７ｂに接続しているので、放熱効率を向上できる。

構造Ａにおいて、平面視で、スペーサ８を半導体チップ３よりも大きくすることで、半導体チップ３の発する熱をスペーサ８で平面的に拡散して配線基板１０に伝達できるので、半導体チップ３の放熱効率が向上する。さらに、スペーサ８の厚さＴ４を半導体チップ３の厚さＴ３よりも厚く（Ｔ４＞Ｔ３）することで、スペーサ８の熱容量を増加できるとともに、半導体チップ３をよりヒートスラグ９に近づけることが出来るので、放熱効率を向上できる。

構造Ａにおいて、ワイヤ６とヒートスラグ９間に絶縁体である封止体２３が介在しているので、ワイヤ６とヒートスラグ９との短絡を防止できる。

本実施の形態の半導体装置ＳＤは、配線基板１０上に搭載された半導体チップ１と、半導体チップ１上に配置されたスペーサ７と、半導体チップ１上にスペーサ７を介して配置されたヒートスラグ９と、配線基板１０上であって、半導体チップ１とは異なる領域に配置されたスペーサ８と、スペーサ８上に配置された半導体チップ３と、半導体チップ１を配線基板１０に電気的に接続するワイヤ５と、半導体チップ３を配線基板１０に電気的に接続するワイヤ６とからなる構造Ｂを有する。

構造Ｂでは、半導体チップ１から発生する熱は、半導体チップ１が搭載された配線基板１０側から半導体装置ＳＤの外部に放熱される。また、スペーサ７およびヒートスラグ９を介して半導体装置ＳＤの外部に放熱される。半導体チップ３から発生する熱は、構造Ａで説明した経路で放熱される。

構造Ｂにおいて、配線基板１０の上面１１ａに形成した半導体チップ搭載層１２ａ上に半導体チップ１を搭載し、配線基板１０のビア１５内に形成された配線１５ａを介して半導体チップ搭載層１２ａを放熱用ランド１４ａおよび半田材１７ａに接続しているので、放熱効率を向上できる。

次に、構造Ｂにおいて、ヒートスラグ９が半導体チップ３のボンディングパッド４に接続されたワイヤ６と短絡しない為の構成を説明する。

ここで、配線基板１０の上面１１ａを基準として、スペーサ７の上面７ａの高さを「Ｈ２」、ワイヤ６の高さを「Ｈ３」、半導体チップ３の上面３ａの高さを「Ｈ４」と定義する。

スペーサ７に接着剤２０を介して接着されたヒートスラグ９は、半導体チップ３の上空に庇状にせり出しているため、ヒートスラグ９とワイヤ６との短絡を防止するためには、スペーサ７の上面７ａの高さＨ２をワイヤ６の高さＨ３よりも高くする必要がある（Ｈ２＞Ｈ３）。この時、スペーサ７の上面７ａの高さＨ２が、半導体チップ３の上面３ａの高さＨ４よりも高くなっている（Ｈ２＞Ｈ４）。そして、接着剤１８、１９、２１、２２の厚さが、半導体チップ１、３およびスペーサ７、８に比べて非常に薄いことから、前述のＨ２＞Ｈ４の関係を満たすためには、半導体チップ１の厚さ（膜厚）Ｔ１とスペーサ７の厚さ（膜厚）Ｔ２の和が、半導体チップ３の厚さ（膜厚）Ｔ３とスペーサ８の厚さ（膜厚）Ｔ４の和よりも大きくする必要がある（Ｔ１＋Ｔ２＞Ｔ３＋Ｔ４）。

また、スペーサ７の厚さＴ２は、ワイヤ５とヒートスラグ９との短絡を防止するために比較的厚く設定する必要があり、スペーサ８は、その厚さを厚くし過ぎるとワイヤ６がヒートスラグ９と短絡する恐れがあるため、比較的薄く設定する必要がある。つまり、スペーサ７の厚さＴ２は、スペーサの厚さＴ４よりも厚くする（Ｔ２＞Ｔ４）ことが重要である。さらに、構造Ａにおいて説明したように、スペーサ８の厚さＴ４は、半導体チップ３の厚さＴ３よりも厚くする（Ｔ４＞Ｔ３）ことで、放熱特性が向上する。

図３は、本実施の形態の半導体装置ＳＤに適用可能なスペーサの厚さと面積の関係を示すグラフである。

図３は、本実施の形態の半導体装置ＳＤにおいて、スペーサ８の厚さＴ３とスペーサ８の上面８ａの面積Ｓを種々変更した場合の、半導体チップ３の動作時の温度を示す図面である。曲線ＡはＴ３＝ｆ（Ｓ）と表せ、動作時の温度が１２５℃以下となるためには、Ｔ３≧ｆ（Ｓ）の関係を満たす必要がある。つまり、図３の曲線Ａとその左上の領域が動作時の温度１２５℃以下を満たす領域である。しかしながら、スペーサ８の面積Ｓが大きくなると、ワイヤ６との短絡が発生する恐れがあるため、面積Ｓは、２５．６５ｍｍ^２以下（Ｓ≦２５．６５ｍｍ^２）とする必要がある。さらに、スペーサ８の厚さＴ３を厚くすると、ワイヤ６とヒートスラグとの短絡が発生する恐れがあるため、スペーサ８の厚さＴ３は０．２ｍｍ以下（Ｔ３≦０．２ｍｍ）とする必要がある。これらの条件を満たせば、本実施の形態の半導体装置ＳＤのスペーサ８に適用できるため、図３において、適用可能領域（ハッチング領域）として示している。

（実施の形態２）
本実施の形態２は、上記実施の形態１の変形例に対応している。

本実施の形態２では、半導体チップ１に対するヒートスラグ９１と、半導体チップ３に対するヒートスラグ９２とを、別体で構成している点が、上記実施の形態１と大きく異なる。

図４は、本実施の形態２の半導体装置ＳＤ２の上面側の内部構造を示す平面図、図５は図４のＢ−Ｂ線に沿った断面図、図６は図４のＣ−Ｃ線に沿った拡大断面図である。

図４および図５は、実施の形態１の図１および図２に対応しているので、図４および図５については、実施の形態１と異なる部分について説明し、共通する部分の説明は省略する。

図４および図５に示すように、半導体チップ１上には、スペーサ７を介してヒートスラグ９１搭載されている。ヒートスラグ９１は、上面９１ａと下面９１ｄとを有し、上面９１ａは、２つの長辺９１ｂと２つの短辺９１ｃで構成される長方形である。ヒートスラグ９１は、平面視において、半導体チップ１を完全に覆っており、ヒートスラグ９１の長辺９１ｂは、半導体チップ１の長辺１ｂよりも長く、ヒートスラグ９１の短辺９１ｃは、半導体チップ１の短辺１ｃよりも長い。ヒートスラグ９１の下面９１ｄは、接着剤２０によりスペーサ７の上面７ａに接着されている。

半導体チップ３を覆うヒートスラグ９２は、半導体チップ１を覆うヒートスラグ９１とは別体で、ヒートスラグ９１から離れて配置されている。ヒートスラグ９２は、上面９２ａと下面９２ｄとを有し、上面９２ａは、２つの長辺９２ｂと２つの短辺９２ｃで構成される長方形である。ヒートスラグ９２は、平面視において、半導体チップ３を完全に覆っており、ヒートスラグ９２の長辺９２ｂは、半導体チップ３の短辺３ｃよりも長く、ヒートスラグ９２の短辺９２ｂは、半導体チップ３の長辺１ｂよりも長い。図４に示すように、Ｙ方向（半導体チップ３の短辺３ｃ方向、スペーサ８の短辺８ｃ方向）において、半導体チップ３およびスペーサ８の外側の領域に、半導体チップ３およびスペーサ８を挟むように、スペーサ２５ａおよびスペーサ２５ｂが配置されている。平面視において、スペーサ２５ａおよびスペーサ２５ｂは、ヒートスラグ９２と重なるように配置されている。

また、図５に示すように、ヒートスラグ９２は、ヒートスラグ９１と離れて配置されており、配線基板１０の上面１１ａを基準にして、ヒートスラグ９２の上面９２ａは、ヒートスラグ９１の上面９１ａよりも低く、ヒートスラグ９２の下面９２ｄは、ヒートスラグ９１の下面９１ｄよりも低い。このようにヒートスラグ９１とヒートスラグ９２に段差を設けることで、封止体２３を形成するトランスファーモールドの工程で、配線基板１０とヒートスラグ９１および９２の間の領域にも封止樹脂が十分に充填され、ボイド（空孔）が発生されるのを防止することができる。

図６に示すように、ヒートスラグ９２は、スペーサ２５ａおよび２５ｂとで支持されて半導体チップ３の上空を覆っている。スペーサ２５ａおよび２５ｂは、例えば、シリコン（Ｓｉ）からなるが、銅（Ｃｕ）などを用いてもよい。スペーサ２５ａおよび２５ｂは、配線基板１０に接着剤２４ａおよび２４ｂで、ヒートスラグ９２に接着剤２６ａおよび２６ｂで接着されている。接着剤２４ａ、２４ｂ、２６ａおよび２６ｂは、接着剤２１と同様の導電性ペーストを用いることが出来るが、絶縁性の接着剤を用いても良い。スペーサ２５ａおよび２５ｂの厚さＴ５を、実施の形態１で定義したワイヤ６の高さＨ３と等しいか、ワイヤ６の高さＨ３よりも大きくすることで、ワイヤ６とヒートスラグ９２の短絡を防止することができる。もちろん、スペーサ２５ａおよび２５ｂの厚さＴ５は、半導体チップ３の厚さＴ３とスペーサ８の厚さの和よりも大きい。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その用紙を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、ヒートスラグは、封止体内に内蔵される例で説明したが、ヒートスラグの上面が封止体から露出してもよい。

また、配線基板、ヒートスラグ、半導体チップ等は、平面視において、必ずしも長方形である必要はなく、正方形であってもよい。

その他、上記実施の形態に記載された内容の一部を以下に記載する。

［付記１］
チップ搭載面、前記チップ搭載面とは反対側の実装面、前記チップ搭載面上に形成された複数の第１電極パッドおよび複数の第２電極パッド、前記実装面上に形成された複数の外部電極端子を有する配線基板と、
前記配線基板の前記チップ搭載面上に配置され、第１主面、前記第１主面とは反対側の第１裏面、前記第１主面上に形成された複数の第１ボンディングパッドを有する第１半導体チップと、
前記配線基板上の前記複数の第１電極パッドのそれぞれと前記第１半導体チップの前記第１ボンディングパッドのそれぞれを接続する複数の第１ワイヤと、
前記第１半導体チップの前記第１主面上に配置され、第１上面、前記第１上面とは反対側の第１下面を有する第１スペーサと、
前記第１スペーサの前記第１上面上に配置された第１ヒートスラグと、
前記配線基板の前記チップ搭載面上であって、前記第１半導体チップとは異なる領域に配置され、第２上面と、前記第２上面と反対側の第２下面とを有する第２スペーサと、
前記第２スペーサの前記第２上面上に配置され、第２主面、前記第２主面とは反対側の第２裏面、前記第２主面上に形成された複数の第２ボンディングパッドを有する第２半導体チップと、
前記配線基板上の前記複数の第２電極パッドのそれぞれと前記第２半導体チップの前記第２ボンディングパッドのそれぞれを接続する複数の第２ワイヤと、
前記第２半導体チップの前記第２主面上に配置された第２ヒートスラグと、
前記配線基板の前記チップ搭載面、前記第１半導体チップ、前記第２半導体チップ、前記複数の第１ワイヤ、前記第２ワイヤ、前記第１スペーサ、前記第２スペーサ、前記第１ヒートスラグおよび前記第２ヒートスラグを覆う封止体と、
を有し、
前記第２ヒートスラグと前記第２半導体チップの前記第２主面との間には前記封止体が介在し、
前記配線基板の前記チップ搭載面から前記第１ヒートスラグまでの第１距離は、前記配線基板の前記チップ搭載面から前記第２ヒートスラグまでの第２距離よりも大きい、半導体装置。

３ 半導体チップ
４ ボンディングパッド
６ ワイヤ
８ スペーサ
９ ヒートスラグ
１０ 配線基板
１１ａ チップ搭載面
１２ 電極パッド
２３ 封止体
ＳＤ 半導体装置

Claims (20)

1. チップ搭載面、前記チップ搭載面とは反対側の実装面、前記チップ搭載面上に形成された複数の電極パッド、および、前記実装面上に形成された複数の外部電極端子を有する配線基板と、
   前記配線基板の前記チップ搭載面上に配置され、主面、前記主面とは反対側の裏面、および、前記主面上に形成された複数のボンディングパッドを有する半導体チップと、
   前記配線基板上の前記複数の電極パッドのそれぞれと前記半導体チップの前記ボンディングパッドのそれぞれを接続する複数のワイヤと、
   前記配線基板の前記チップ搭載面と前記半導体チップの前記裏面の間に設置され、前記半導体チップの側に上面、前記配線基板の側に下面を有する第１スペーサと、
   前記半導体チップの前記主面上に配置されたヒートスラグと、
   前記配線基板の前記チップ搭載面、前記半導体チップ、前記複数のワイヤ、前記第１スペーサ、および前記ヒートスラグを覆う封止体と、
   を有し、
   前記半導体チップの前記主面と前記ヒートスラグとの間には前記封止体が介在する、半導体装置。
2. 請求項１に記載の半導体装置において、
   平面視において、前記ヒートスラグは、前記半導体チップの前記主面を完全に覆っている、半導体装置。
3. 請求項１に記載の半導体装置において、
   前記半導体チップは前記第１スペーサの前記上面の中央部に配置され、前記第１スペーサの前記上面の面積は前記半導体チップの前記主面の面積よりも大きい、半導体装置。
4. 請求項３に記載の半導体装置において、
   前記半導体チップおよび前記第１スペーサは、シリコンからなる、半導体装置。
5. 請求項１に記載の半導体装置において、
   前記第１スペーサの膜厚は、前記半導体チップの膜厚よりも大きい、半導体装置。
6. 請求項１に記載の半導体装置において、
   前記ヒートスラグは金属板からなる、半導体装置。
7. 請求項１に記載の半導体装置において、
   前記配線基板は、前記チップ搭載面にスペーサ搭載層を有し、前記第１スペーサは、前記スペーサ搭載層上に配置されている、半導体装置。
8. 請求項７に記載の半導体装置において、
   平面視において、前記スペーサ搭載層は第１スペーサの前記下面よりも広く、前記第１スペーサは接着剤を介して前記スペーサ搭載層に接着されている、半導体装置。
9. 請求項７に記載の半導体装置において、
   前記配線基板は、前記チップ搭載面から前記実装面に達するビア内配線を有し、前記スペーサ搭載層は、前記ビア内配線を介して前記外部電極端子に接続されている、半導体装置。
10. 請求項１に記載の半導体装置において、さらに、
    前記配線基板の前記チップ搭載面上であって、前記第１スペーサと異なる領域に配置され、前記ヒートスラグを支持する第２スペーサ、を有し、
    前記第２スペーサの膜厚は、前記半導体チップの膜厚と前記第１スペーサの膜厚との和よりも大きい、半導体装置。
11. チップ搭載面、前記チップ搭載面とは反対側の実装面、前記チップ搭載面上に形成された複数の第１電極パッドおよび複数の第２電極パッド、ならびに、前記実装面上に形成された複数の外部電極端子を有する配線基板と、
    前記配線基板の前記チップ搭載面上に配置され、第１主面、前記第１主面とは反対側の第１裏面、および、前記第１主面上に形成された複数の第１ボンディングパッドを有する第１半導体チップと、
    前記配線基板上の前記複数の第１電極パッドのそれぞれと前記第１半導体チップの前記第１ボンディングパッドのそれぞれを接続する複数の第１ワイヤと、
    前記第１半導体チップの前記第１主面上に配置され、第１上面、および、前記第１上面とは反対側の第１下面を有する第１スペーサと、
    前記第１スペーサの前記第１上面上に配置されたヒートスラグと、
    前記配線基板の前記チップ搭載面上であって、前記第１半導体チップとは異なる領域に配置され、第２上面、および、前記第２上面と反対側の第２下面を有する第２スペーサと、
    前記第２スペーサの前記第２上面上に配置され、第２主面、前記第２主面とは反対側の第２裏面、および、前記第２主面上に形成された複数の第２ボンディングパッドを有する第２半導体チップと、
    前記配線基板上の前記複数の第２電極パッドのそれぞれと前記第２半導体チップの前記第２ボンディングパッドのそれぞれを接続する複数の第２ワイヤと、
    前記配線基板の前記チップ搭載面、前記第１半導体チップ、前記第２半導体チップ、前記複数の第１ワイヤ、前記第２ワイヤ、前記第１スペーサ、前記第２スペーサ、および、前記ヒートスラグを覆う封止体と、
    を有し、
    前記ヒートスラグは、前記第２半導体チップの前記第２主面を覆い、
    前記ヒートスラグと前記第２半導体チップの前記第２主面との間には前記封止体が介在する、半導体装置。
12. 請求項１１に記載の半導体装置において、
    平面視において、前記ヒートスラグは、前記第１半導体チップの前記第１主面および前記第２半導体チップの前記第２主面を完全に覆っている、半導体装置。
13. 請求項１１に記載の半導体装置において、
    平面視において、前記第１スペーサの前記第１上面は前記第１半導体チップの前記第１主面よりも小さく、前記第２スペーサの前記第２上面は前記第２半導体チップの前記第２主面よりも大きい、半導体装置。
14. 請求項１１に記載の半導体装置において、
    前記第１半導体チップ、前記第２半導体チップ、前記第１スペーサおよび前記第２スペーサは、シリコンからなる、半導体装置。
15. 請求項１１に記載の半導体装置において、
    前記ヒートスラグは金属板からなる、半導体装置。
16. 請求項１１に記載の半導体装置において、
    前記第１半導体チップの膜厚と前記第１スペーサの膜厚との和は、前記第２半導体チップの膜厚と前記第２スペーサの膜厚との和よりも大きい、半導体装置。
17. 請求項１１に記載の半導体装置において、さらに、
    前記第１半導体チップの前記第１主面と前記第１スペーサの前記第１下面との間に介在する第１接着剤と、
    前記第１スペーサの前記第１上面と前記ヒートスラグとの間に介在する第２接着剤と、
    を有し、前記第１接着剤はフィルム状接着剤であり、前記第２接着剤はペースト状接着剤である、半導体装置。
18. 請求項１１に記載の半導体装置において、さらに、
    前記配線基板は、前記チップ搭載面に、複数の配線を有し、
    前記第１半導体チップの前記第１主面と前記第２半導体チップの前記第２主面とは、一対の長辺と一対の短辺とを有する長方形であり、
    前記第１半導体チップの一方の長辺と、前記第２半導体チップの一方の短辺とが互いに対向して配置されており、
    前記一方の長辺に沿って配置された前記第１ボンディングパッドに電気的に接続された前記第１電極パッドと、前記一方の短辺に沿って配置された前記第２ボンディングパッドに電気的に接続された前記第２電極パッドとは、前記配線により電気的に接続されており、
    前記配線は、前記一方の長辺および前記一方の短辺と直交する方向に延在する、半導体装置。
19. 請求項１１に記載の半導体装置において、
    前記配線基板は、前記チップ搭載面にチップ搭載層およびスペーサ搭載層を有し、
    前記第１半導体チップは前記チップ搭載層上に配置され、前記第２スペーサは前記スペーサ搭載層上に配置されている、半導体装置。
20. 請求項１９に記載の半導体装置において、
    前記配線基板は、前記チップ搭載面から前記実装面に達する第１ビア内配線および第２ビア内配線を有し、
    前記チップ搭載層は、前記第１ビア内配線を介して前記外部電極端子に接続され、
    前記スペーサ搭載層は、前記第２ビア内配線を介して前記外部電極端子に接続されている、半導体装置。

Images