JPWO2014103133A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2014103133A1
JPWO2014103133A1 JP2014554083A JP2014554083A JPWO2014103133A1 JP WO2014103133 A1 JPWO2014103133 A1 JP WO2014103133A1 JP 2014554083 A JP2014554083 A JP 2014554083A JP 2014554083 A JP2014554083 A JP 2014554083A JP WO2014103133 A1 JPWO2014103133 A1 JP WO2014103133A1
Authority
JP
Japan
Prior art keywords
insulating substrate
sealing
circuit board
printed circuit
sealing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014554083A
Other languages
English (en)
Other versions
JP5930070B2 (ja
Inventor
典弘 梨子田
典弘 梨子田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of JP5930070B2 publication Critical patent/JP5930070B2/ja
Publication of JPWO2014103133A1 publication Critical patent/JPWO2014103133A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

プリント基板と半導体チップを実装した絶縁基板との間に、半導体チップを覆う第１の封止部材を配置し、全体を第２の封止部材で封止する場合に、第２の封止部材の剥離を防止して信頼性を向上することができる半導体装置を提供する。半導体チップを含む主回路部品が実装された絶縁基板(１１)と、該絶縁基板との対向面に前記半導体チップに接続する導電接続部材が配置されたプリント基板(１６)と、前記絶縁基板と前記プリント基板との対向面間で前記半導体チップを囲むように封止する第１の封止部材(２１)と、前記絶縁基板の底部を除いて全体を覆う第２の封止部材(２４)とを備え、前記第１の封止部材の封止領域の外周部に配置され、前記絶縁基板及び前記プリント基板間に接続された封止領域規制棒部(２２Ａａ)〜（２２Ａｄ）及び(２２Ｂａ)〜(２２Ｂｄ)を有し、前記第１の封止部材の耐熱温度が前記第２の封止部材の耐熱温度より高く設定されている。

Description

本発明は、パワーデバイス、高周波用途のスイッチングＩＣなどの半導体装置に関し、特にパワー半導体素子を搭載した半導体装置に関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して半導体装置（パワー半導体モジュール）が使用されている。
このパワー半導体モジュールとして、絶縁板上に形成された金属箔上に接合された少なくとも一つの半導体素子（半導体チップ）と、半導体素子（半導体チップ）に対向して配置されたプリント基板と、このプリント基板の第１及び第２の主面に形成された金属箔の少なくとも一つと半導体素子（半導体チップ）の主電極の少なくとも一つとを電気的に接続する複数のポスト電極とを備えた半導体装置（半導体モジュール）が提案されている（例えば、特許文献１参照）。
この半導体装置は、図１２に示すように、半導体チップの主電極が複数のポスト電極により電気的に接続されるタイプの半導体モジュールである。半導体モジュール２０１は、絶縁基板２０２と、絶縁基板２０２に対向させたインプラントプリント基板２０３（以下、単にプリント基板と称す）とがアンダーフィル材，樹脂材，等２０４により封止されて一体的になった構造を有する。絶縁基板２０２上に、複数の半導体チップ２０５が実装されている。
さらに、この半導体モジュール２０１は、樹脂ケースによりパッケージングされ（図示せず）、例えば、汎用ＩＧＢＴモジュールとして機能する。絶縁基板２０２は、絶縁板２０６と、絶縁板２０６の下面にＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）法で形成された金属箔２０７と、絶縁板２０６の上面に同じくＤＣＢ法で形成された複数の金属箔２０８を備えている。この金属箔２０８の上には、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーのはんだ層２０９を介して半導体チップ２０５が接合されている。
また、プリント基板２０３は例えば、樹脂層２１３を中心部に配置し、その上面と下面に金属箔２１４がパターン化されて形成され、これら金属箔２１４が保護層２１５で覆われて多層構造とされている。このプリント基板２０３には、複数のスルーホール２１０が設けられており、このスルーホール２１０内に上面及び下面の金属箔２１４間を電気的に接続する薄厚の筒状めっき層（図示しない）が設けられ、円筒状のポスト電極２１１が筒状めっきを介して圧入（インプラント）されている。
さらに、半導体チップ２０５は、はんだ層２１２を介して各々のポスト電極２１１に接合されている。
そして、プリント基板２０３と絶縁板２０６との間にアンダーフィルが充填され、プリント基板２０３の上面側に封止材によって封止される。
また、他の半導体装置としては、図１３に示すように、金属板３０１上に基板３０２を配置し、この基板３０２上に半導体チップ３０３を搭載し、この半導体チップ３０３と外部接続端子３０４とをボンディングワイヤ３０５で電気的に接続し、金属板３０１の外周部に外囲ケース３０６を取付け、半導体チップ３０３をシリコーンゲル３０７で囲み、このシリコーンゲル３０７上面側をエポキシ樹脂３０８で封止した樹脂封止型パワーモジュール装置が提案されている（例えば、特許文献２参照）。
さらに、他の半導体装置としては、半導体ペレットの素子形成面に配置される外部端子に内部リードが電気的に接続され、この半導体ペレット及び内部リードを樹脂封止体で封止する場合に、半導体ペレットと樹脂封止体との間に樹脂封止体に比べて水分透過率が小さくかつヤング率が小さい内部封止体を設けた樹脂封止型半導体装置が提案されている（例えば、特許文献３参照）。
また、他の半導体装置としては、半導体チップをエポキシ・シリコーンエラストマー樹脂組成物層で封止し、さらにその周囲をエポキシ樹脂組成物で封止した２層樹脂封止型半導体装置が提案されている（例えば、特許文献４参照）。
また、他の半導体装置としては、回路基板上に接着剤で半導体素子を配置し、この半導体素子の上面をシリコーン硬化物で覆い、このシリコーン硬化物を封止用樹脂により樹脂封止した電気部品が提案されている（例えば、特許文献５参照）。
さらに、他の樹脂封止型半導体装置としては、耐熱性および耐光性に優れる上、エポキシ樹脂に比べ線膨張率の高いシリコーンアンダーフィル材として、熱硬化型液状シリコーン組成物：１００質量部、粒径５０μｍ以下、平均粒径０．５〜１０μｍの球状無機質充填材：１００〜４００質量部を含有する硬化性シリコーン組成物からなり、酸化物の２５℃における硬度（タイプＡ）が４０以下、ヤング率が２．０ｍｐａ以下、そして線膨張係数が２５０ｐｐｍ以下であるフリップチップ型発光半導体装置用シリコーンアンダーフィル材が適用されたフリップチップ型発光半導体装置が提案されている（例えば、特許文献６参照）。
また、他の半導体装置として、板状のＬＳＩ（電子部品）がはんだバンプを介して基板に実装され、ＬＳＩと基板との間に充填されるアンダーフィル樹脂（アンダーフィル材）が平面視にてＬＳＩよりも大きくＬＳＩと相似の形状に配設され、ＬＳＩのコーナー部に近接し、ＬＳＩの中心から最も離れた位置に相当するアンダーフィル樹脂の充填領域に、基板から突出する突起部が設けられ、この突起部に、アンダーフィル樹脂が表面張力により、突起部の表面を伝って上部に吸い上がるように動き、アンダーフィル樹脂が突起部に集まることによりＬＳＩのコーナー部に集まり、ＬＳＩの側面及びＬＳＩの底面に配置された低誘電体膜の側面を覆うようにした半導体装置の実装構造が提案されている（例えば、特許文献７）。
特開２００９−６４８５２号公報 特開平８−６４７５９号公報 特開平５−１７５３７５号公報 特開平９−３２１１８２号公報 特開平１０−７９４５４号公報 特開２０１１−１４１２号公報 特開２０１１−４９５０２号公報
ところで、ＳｉＣ（炭化けい素）やＧａＮ（窒化ガリウム）等のワイドバンドギャップ（Ｗｉｄｅ ｂａｎｄｇａｐ）デバイスを搭載したパワーモジュールは、その特長を最大限生かすために従来のパワーモジュールより高温動作が必要とされる。２５０℃以上の動作温度範囲になると、従来封止材として使用されていたエポキシ樹脂は熱分解することにより信頼性に問題がある。
そこで、さらに耐熱性が高い封止材料（シリコーン系、ポリイミド系等）を半導体素子近傍に充填する構造とすることで、高温の信頼性確保を狙っている。ただし、封止材料の機械的性質・コストからモジュール外形の形成には適さないため、特許文献１〜６に記載されているように、エポキシ樹脂で外周を封止する二重構造とすることが行われている。
このように、二重封止構造を採用する場合に、特許文献２に記載されているように外囲ケース３０６を有する場合には、アンダーフィル材やエポキシ樹脂の流出を規制することができる。一方、外囲ケースを有さない場合には、半導体素子の周囲の封止材料を充填するときに、封止材料が所定の封止領域以外に流出する場合が生じる。その結果、図１２に示すように、絶縁基板２０２とプリント基板２０３とを有し、さらにこのパッケージの外周をエポキシ樹脂で覆った場合に、外周のエポキシ樹脂と、絶縁基板２０２及びプリント基板２０３との接着面積が減少することで、温度サイクル試験等を行った場合にエポキシ樹脂が各基板及びその半導体周囲の封止材料から剥離し易く、樹脂クラック及び基板ダメージが発生するという未解決の課題がある。
なお、特許文献３〜６に記載されている半導体装置は、絶縁板とプリント基板とを有するものではなく、半導体素子の周囲を第１の封止材で封止し、この第１の封止材の外側を第２の封止材で封止するようにしている。このため、半導体素子の上面側に配置する基板と第２の封止材との剥離を考慮する必要がなく、上述した未解決の課題を生じない。また、特許文献７に記載されている半導体装置でも、ＬＳＩの周囲に突起部を使用して相似形状にアンダーフィル樹脂を配することが記載されているだけであり、絶縁基板とプリント基板とを配置した構造全体をエポキシ樹脂で覆うことは考慮されていない。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、絶縁基板とプリント基板との間に、第１の封止部材を配置し、絶縁基板の側面、第１の封止部材の側面、プリント基板の側面及び上面覆う第２の封止部材を配置する場合に、第２の封止部材の剥離を防止して信頼性を向上することができる半導体装置を提供することを目的としている。
上記目的を達成するために、本発明に係る半導体装置の第１の態様は、半導体チップを含む主回路構成部品が実装された絶縁基板と、該絶縁基板と対向し、当該絶縁基板との対向面に前記半導体チップに接続する導電接続部材が配置されたプリント基板と、前記絶縁基板と前記プリント基板との対向面間で前記半導体チップを囲むように封止する第１の封止部材と、前記絶縁基板の側面、前記第１の封止部材の側面、前記プリント基板の側面及び上面を覆う第２の封止部材とを備えている。そして、前記第１の封止部材の封止領域の外周部に配置され、前記絶縁基板及び前記プリント基板間に接続された封止領域規制棒部を有し、前記第１の封止部材の耐熱温度が前記第２の封止部材の耐熱温度より高くなっている。
本発明によれば、絶縁基板及びプリント基板間で半導体チップを封止する第１の封止部材の封止領域に封止領域規制棒部を配置することにより、正確に規制することができる。このため、絶縁基板及びプリント基板を封止する第２の封止部材の絶縁基板及びプリント基板に対する接着面積を確保して、第２の封止部材と絶縁基板及びプリント基板との間の接着強度を確保することができる。したがって、温度サイクル試験等の信頼性試験における樹脂剥離を抑制し、封止した絶縁基板及びプリント基板を長期間保護することができ、半導体装置の信頼性を向上することができる。
また、第１の封止部材の封止領域を封止領域規制棒部の配置位置によって調整できるため、半導体チップ近傍の高温部領域に第１の封止部材を選択的に充填することができ、高価な耐熱封止材の使用量を低減して製造コストを抑制することができる。
本発明に係る半導体装置の第1の実施形態の要部を拡大して示す縦断面図である。 アンダーフィル樹脂の充填前後の状態を示す縦断面図及び横断面図である。 封止領域規制棒部を形成しない場合の図１と同様の断面図である。 本発明の変形例を示す図２と同様の横断面図である。 本発明の他の変形例を示す図２と同様の横断面図である。 本発明に係る半導体装置の第２の実施形態を示す斜視図である。 第２の実施形態の縦断面図である。 絶縁基板の平面図である。 プリント基板の平面図である。 プリント基板の底面図である。 絶縁基板上にプリント基板を組み付けた状態を示す斜視図である。 従来例を示す図であって、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線上の断面図である。 他の従来例を示す断面図である。
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明に係る半導体装置を示す断面図である。
図中、１は半導体装置としてのパワー半導体モジュールである。このパワー半導体モジュール１は、絶縁基板１１上にそれぞれはんだ等の接合部材で実装される第１の半導体チップ１２Ａ及び第２の半導体チップ１２Ｂと、これら半導体チップ１２Ａ、１２Ｂの上方で共通の配線回路を構成するプリント基板１６とを備えている。
半導体チップ１２Ａ，１２Ｂのそれぞれは、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor，ＩＧＢＴ）、フリー・ホイーリング・ダイオード（Free Wheeling Diode，ＦＷＤ）などのパワー半導体素子である。
これらの半導体チップ１２Ａ，１２Ｂは、上記のような各種パワーデバイスであるが、シリコン基板に形成したものでもよいし、ＳｉＣ、他の基板に形成したものでもよい。
図１では、図示を簡略化するために半導体チップ１２Ａ，１２Ｂのみを示している。半導体チップ１２Ａ，１２Ｂの一方をパワーＭＯＳＦＥＴ（もしくはＩＧＢＴ）、他方をＦＷＤとしてもよい。あるいは、図示していない半導体チップをさらに配置して、パワーＭＯＳＦＥＴ（もしくはＩＧＢＴ）とＦＷＤとの逆並列接続回路を２組配置してもよい。
絶縁基板１１は、伝熱性の良いアルミナ等のセラミックスを主成分とする例えば上面視で長方形状の基板１３を有する。この基板１３の表面には厚みが例えば０．５ｍｍ以上の銅板で構成される導体パターン１４が貼り付けられており、裏面には同様の厚みを有する放熱用伝熱パターン１５が貼り付けられている。
そして、導体パターン１４には、半導体チップ１２Ａ及び１２Ｂが所定間隔を保って配置されたはんだ等の接合部材を介して実装されているとともに、半導体チップ１２Ａの左端部側にピン状導電体で構成される外部接続端子１７が嵌合等によって固定されている。
また、半導体チップ１２Ａ，１２Ｂのおもて面には、電極が形成され、各電極にプリント基板１６に形成されたポスト電極１８がはんだ等の接合部材によって接続されている。
なお、上記の例では、導体パターン１４と半導体チップ１２Ａ，１２Ｂの裏面電極（図示せず）との間、ならびに、半導体チップ１２Ａ，１２Ｂのおもて面電極（図示せず）とポスト電極１８との間の接合材としてはんだを例に説明したが、接合材ははんだに限るものではない。例えば、銀などの金属微粒子を有機溶剤のバインダーに混練した金属ペーストを用いてもよい。このような金属ペーストは、加熱・加圧により有機溶剤を分解し、金属微粒子が焼結して強固な接合を得るものである。
プリント基板１６には、表裏に所定の導体（配線）パターンが形成されているとともに、多数のポスト電極１８がプリント基板１６を貫通して固定支持されている。さらに、プリント基板１６には外部接続端子１９が上方に突出形成されている。
したがって、絶縁基板１１とプリント基板１６とは、半導体チップ１２Ａ，１２Ｂの厚みと、半導体チップ１２Ａ，１２Ｂと絶縁基板１１の導体パターン１４との間の接合部材の厚みとポスト電極１８と半導体チップ１２Ａ，１２Ｂとの間の接合部材の厚みとポスト電極１８の突出高さとの和でなる所定間隔だけ離間している。
また、絶縁基板１１とプリント基板１６との間には、半導体チップ１２Ａ，１２Ｂのそれぞれの４隅の外周側に所定距離離れた位置に半導体チップ１２Ａ，１２Ｂを封止する第１の封止部材としてのアンダーフィル樹脂２１の封止領域ＳＡａ及びＳＡｂを規定する封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄが固定されている。
封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄは、アンダーフィル樹脂２１に対して濡れ性を有する材料で構成される。アンダーフィル樹脂２１に対して濡れ性を有している材料としては、例えば銅やアルミニウム、ニッケル、錫などがある。
ここで、封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄは、絶縁基板１１の導体パターン１４とプリント基板１６に形成された導体パターンとを電気的に接続するポスト電極を適用してもよい。このように封止領域規制棒部をポスト電極と兼ねる場合には、封止領域規制棒部の材料としては銅を選択するのが好適である。封止領域規制棒部に銅を用いた場合であっても、絶縁基板１１の導体パターン１４とプリント基板１６の導体パターンとを電気的に接続しないものであってもよい。封止領域規制棒部の形状は、円柱状の例を示したがこれに限るものではない。
また、アンダーフィル樹脂２１としては、耐熱温度が２５０℃以上と高く比較的高価な例えばシリコーン系樹脂又はポリイミド系樹脂が適用されている。たとえば、ディスクリート製品のチップコート材として用いられている樹脂を用いることができる。
さらに、アンダーフィル樹脂２１の封止領域ＳＡａ及びＳＡｂは、図２に示すように、半導体チップ１２Ａ及び１２Ｂの外周縁に対して所定間隔だけ外側となって、絶縁基板１１上の導体パターン１４よりも狭くなり、且つプリント基板１６よりも狭くなるように設定されている。そして、封止領域ＳＡａ及びＳＡｂは中央側端部で両者が連結されている。
また、プリント基板１６の中央位置には、アンダーフィル樹脂２１を注入する注入口１６ａが貫通形成されている。
そして、絶縁基板１１の導体パターン１４とプリント基板１６とを図２（ａ）に示すように、組み付けた状態（組み立て体という）で、注入口１６ａから耐熱温度の高いアンダーフィル樹脂２１を充填したシリンジ等を使用して封止領域ＳＡａ及びＳＡｂに所定量のアンダーフィル樹脂２１を注入する。
このように、プリント基板１６の中央部に形成された注入口１６ａからアンダーフィル樹脂２１を注入することにより、アンダーフィル樹脂２１が絶縁基板１１の導体パターン１４及びプリント基板１６間に充填されて行く。
そして、充填されたアンダーフィル樹脂２１が半導体チップ１２Ａ及び１２Ｂの４隅の封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄに達すると、封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄの表面を伝って上部に吸い上がるように動き、封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄの周囲にアンダーフィル樹脂２１が集まろうとする。
このとき、アンダーフィル樹脂２１の表面張力により、多くのアンダーフィル樹脂２１か封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄ側に引っ張られて半導体チップ１２Ａ及び１２Ｂの周囲を覆うとともに、半導体チップ１２Ａ及び１２Ｂの上面を覆ってアンダーフィル樹脂２１が封止領域ＳＡａ及びＳＡｂ内に正確に充填される。
ここで、封止領域ＳＡａ及びＳＡｂは、図２（ｂ）に示すように半導体チップ１２Ａ及び１２Ｂの側面を完全に覆い絶縁基板１１の導体パターン１４より狭い範囲とされ、プリント基板１６よりも狭い範囲とされている。このため、図１で拡大図示するように、アンダーフィル樹脂２１が絶縁基板１１の導体パターン１４の外周縁より内側で且つプリント基板１６の外周縁より内側となる封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄに囲まれる範囲内に正確に充填される。
このため、側面側に絶縁基板１１の導体パターン１４の上面と、アンダーフィル樹脂２１の側面とプリント基板１６の下面とで囲まれる横向きのＵ字部２３が形成されることになる。このとき、Ｕ字部２３によって後述するエポキシ樹脂２４の接着面積を増加させることができる。しかも、Ｕ字部２３を形成する上下内面が後述するエポキシ樹脂２４との接着強度が高くなる銅で形成される絶縁基板１１の導体パターン１４及びプリント基板１６の下面に形成された導体パターンで構成されることになる。
アンダーフィル樹脂２１の充填が完了した組み立て体を、所定の温度雰囲気で、所定の時間放置して、アンダーフィル樹脂２１を硬化させる。例えば、恒温槽などで１５０℃を保持し、６０分程度の時間をかけてアンダーフィル樹脂２１を硬化させる。なお、アンダーフィル樹脂は完全に硬化しなくてもよいが、後述するエポキシ樹脂の注入の際にエポキシ樹脂に押し出されて流出しない程度には硬化させておくことが望ましい。
この状態で、絶縁基板１１の放熱用伝熱パターン１５の底面を除いて樹脂注入金型（図示せず）で覆った状態で、アンダーフィル樹脂２１より耐熱温度が低い第２の封止樹脂としての安価なエポキシ樹脂２４を注入する。これにより、エポキシ樹脂２４によって、絶縁基板１１、アンダーフィル樹脂２１、封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄ及びプリント基板１６を封止する。
ここで、エポキシ樹脂２４は、溶融した状態で、シリンダーから加熱された（例えば、１５０℃程度）樹脂注入型（ともに図示せず）へ注入される。エポキシ樹脂２４を前記の組み立て体に隙間なく充填するために、溶融したエポキシ樹脂２４は所定の圧力（例えば、１０ＭＰａ程度）で樹脂注入型に注入される。
このとき、エポキシ樹脂２４が、図１で拡大図示するように、絶縁基板１１の導体パターン１４、アンダーフィル樹脂２１及びプリント基板１６で囲まれるＵ字部２３内に入り込むことになり、この状態でエポキシ樹脂２４が固化される。したがって、エポキシ樹脂２４と絶縁基板１１及びプリント基板１６との樹脂剥離を形状的に抑制することができる。
この場合、前述したように、Ｕ字部２３の上下面に絶縁基板１１の導体パターン１４及びプリント基板１６の導体パターンにエポキシ樹脂２４が接触するので、比較的高い接着強度が得られる。このため、温度サイクル試験等を行った場合でも、エポキシ樹脂２４の剥離が生じることがないとともに、樹脂クラックや基板ダメージを確実に抑制することができる。このため、半導体装置の信頼性を向上させることができる。
因みに、封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄを配置しない場合には、図３に要部を拡大して示すように、アンダーフィル樹脂２１の封止領域ＳＡａ及びＳＡｂを調整することができず、図３で拡大図示するように、絶縁基板１１の導体パターン１４の外周縁を越えてプリント基板１６の外周縁まで達することがある。
このようにアンダーフィル樹脂２１によって絶縁基板１１及びプリント基板１６間が全て埋めつくされてしまうと、外側を覆うエポキシ樹脂２４が絶縁基板１１の導体パターン１４及びプリント基板１６間に入り込むことができない。
このため、アンダーフィル樹脂２１とエポキシ樹脂２４との接着強度が求められることになるが、銅と比較して接着強度の低下は否めなく、剥離が生じ易くなる。これに伴って、プリント基板１６の角部との接触位置に樹脂クラック３０が発生したり、絶縁基板１１を構成するセラミックス基板１３にセラミックスクラックが発生したりすることがあり、半導体装置の信頼性が低下する。
本実施形態では、上述したように、絶縁基板１１及びプリント基板１６間に充填する耐熱性を有する第１の封止部材としてのアンダーフィル樹脂２１の封止領域ＳＡａ及びＳＡｂを封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄを配置することにより、正確に調整することができる。このため、半導体チップ１２Ａ及び１２Ｂを確実に覆いながら絶縁基板１１及びプリント基板１６間にＵ字部２３を形成して、このＵ字部２３内に第２の封止部材としてのエポキシ樹脂２４を充填することができる。
したがって、絶縁基板１１を構成する導体パターン１４及びプリント基板１６の導体パターンを形成する銅と接触させて接着強度を向上させることができる。この結果、エポキシ樹脂２４の剥離を防止して、樹脂クラックや絶縁基板１１のセラミックスクラックの発生を防止することができ、半導体装置の信頼性を向上させることができる。
また、上記第１の実施形態では、プリント基板１６の中央部に注入口１６ａを形成したので、左右の封止領域ＳＡａ及びＳＡｂに均等にアンダーフィル樹脂を注入することができるとともに、一回の注入で、封止領域ＳＡａ及びＳＡｂを形成することができる。
なお、上記実施形態においては、半導体チップ１２Ａ及び１２Ｂの四隅の外側に封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄを配置した場合について説明したが、これに限定されるものではない。
すなわち、図４に示すように、封止領域規制棒部２２Ａａ及び２２Ａｂ間、２２Ａｃ及び２２Ａｄ間、２２Ａｄ及び２２Ａａ間にそれぞれ封止領域規制棒部２２Ａｅ，２２Ａｆ及び２２Ａｇを追加するようにしてもよい。同様に、封止領域規制棒部２２Ｂａ〜２２Ｂｄ間にも封止領域規制棒部２２Ｂｅ，２２Ｂｆ及び２２Ｂｇを追加するようにしてもよい。この場合には、封止領域規制棒部とアンダーフィル樹脂２１との接触面積を増加させることができるため、封止領域ＳＡａ及びＳＡｂ内でのアンダーフィル樹脂２１の形状保持が容易となり、より確実に封止領域を規制することができる。
また、上記実施形態においては、プリント基板１６の中央部に形成した注入口１６ａからアンダーフィル樹脂２１を注入することにより、半導体チップ１２Ａ及び１２Ｂ間の全てにアンダーフィル樹脂２１を充填する場合について説明したが、これに限定されるものではない。
すなわち、図５に示すように、プリント基板１６の半導体チップ１２Ａ及び１２ｂの直上に注入口を形成してアンダーフィル樹脂２１を注入するか又は半導体チップ１２Ａ及び１２Ｂの側面側からアンダーフィル樹脂２１を注入して、半導体チップ１２Ａ及び１２Ｂ毎にこれらの周囲を覆う封止領域ＳＡａ及びＳＡｂを形成するようにしてもよい。この場合には、半導体チップ１２Ａ及び１２Ｂ間のアンダーフィル樹脂２１の充填量を減少させることができ、この分製造コストを低減することができる。また、絶縁基板１１及びプリント基板１６間でアンダーフィル樹脂２１間にエポキシ樹脂２４が充填されるので、エポキシ樹脂２４の接着強度をより向上させることができる。
次に、本発明の第２の実施形態について図６〜図１１を伴って説明する。
この第２の実施形態では、第１の実施形態における半導体チップ１２Ａ，１２Ｂのそれぞれが複数のチップで構成されている場合に本発明を適用したものである。
すなわち、第２の実施形態では、半導体装置としてのパワー半導体モジュール３０が、図６〜図１１に示すように構成されている。
このパワー半導体モジュール３０は、前述した絶縁基板１１上にそれぞれ第１の半導体チップ３２Ａ及び第２の半導体チップ３２Ｂを実装して構成される２組の主回路構成部品３３Ａ、３３Ｂと、これら主回路構成部品３３Ａ、３３Ｂの上方で共通の配線回路を構成するプリント基板３６とを備えている。
第１の半導体チップ３２Ａは、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）（または絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor，ＩＧＢＴ））を内蔵して構成されている。第２の半導体チップ３２Ｂは、フリー・ホイーリング・ダイオード（Free Wheeling Diode，ＦＷＤ）を内蔵して構成されている。
そして、絶縁基板１１上に、図８に示すように、それぞれ４個の第１の半導体チップ３２Ａと２個の第２の半導体チップ３２Ｂが搭載されている。長手方向の中心線上に第２の半導体チップ３２Ｂを所定間隔保って配置され、これら第２の半導体チップ３２Ｂの幅方向両外側に第１の半導体チップ３２Ａが所定距離保って配置されている。
ここで、第１の半導体チップ３２Ａは、ドレイン端子ｔｄ、ソース端子ｔｓ及びゲート端子ｔｇを有し、ゲート端子ｔｇが第２の半導体チップ３２Ｂとは反対側の端部側となるように配置されている。
これらの半導体チップ３２Ａ，３２Ｂは、上記のような各種パワーデバイスであるが、シリコン基板に形成したものでもよいし、ＳｉＣ、他の基板に形成したものでもよい。
絶縁基板１１の基板１３上に形成された導体パターン１４は、図８に示すように、左端部に、基板１３の幅と略等しい幅を有する幅広部１４ａと、この幅広部１４ａの右側に連接する幅広部１４ａより狭い幅の幅狭部１４ｂとからなる平面形状がＴ字形状に形成されたチップ搭載パターン１４ｃを有する。
また、導体パターン１４は、チップ搭載パターン１４ｃの幅狭部１４ｂの外側に所定間隔を保って独立した端子接続パターン１４ｄ及び１４ｅを有する。これら端子接続パターン１４ｄ及び１４ｅの側縁はチップ搭載パターン１４ｃの幅広部１４ａの側縁と一致されている。
ここで、チップ搭載パターン１４ｃの幅広部１４ａには、図４に示すように、はんだ等の接合部材を介して第１の半導体チップ３２Ａ及び第２の半導体チップ３２Ｂが実装されていると共に、第１の半導体チップ３２Ａの幅方向外側に主回路用外部接続端子となる導電端子ピン３９を圧入する嵌合孔１４ｆが形成されている。一方、端子接続パターン１４ｄ及び１４ｅには外部接続端子としてのソース端子となる導電端子ピン４０を圧入する嵌合孔１４ｇが形成されている。
また、導体パターン１４は、右半部に、チップ搭載パターン１４ｃと同様に、幅広部１４ｈ及び幅狭部１４ｉで平面形状がＴ字形状に形成されたチップ搭載パターン１４ｊと、このチップ搭載パターン１４ｊの幅狭部１４ｉの外側に所定間隔を保って独立して形成されたそれぞれ２つの端子接続パターン１４ｋ，１４ｌ及び１４ｍ，１４ｎとが形成されている。
そして、チップ搭載パターン１４ｊには、図８に示すように、第１の半導体チップ３２Ａ及び第２の半導体チップ３２Ｂがはんだ等の接合部材を介して実装されていると共に、第１の半導体チップ３２Ａの幅方向外側に外部接続端子としてのドレイン端子となる導電端子ピン３８を圧入する嵌合孔１４ｏが形成されている。
端子接続パターン１４ｋ及び１４ｍには外部接続端子としてのソース補助端子となる導電端子ピン４１ａ，４１ｂを圧入する嵌合孔１４ｐが形成されている。端子接続パターン１４ｌ及び１４ｎには外部接続端子としてのゲート端子となる導電端子ピン４２ａ，４２ｂを圧入する嵌合孔１４ｑが形成されている。
ここで、導電端子ピン３８、４０及び３９の材質は、導電性に優れた銅（Cu）、あるいはアルミニウム（Al）系のものであることが望ましい。しかし、はんだ接合の容易さを考慮するとき、導電端子ピン３８、４０及び３９にはニッケル（Ni）あるいは錫系の表面処理を施して、はんだ接合の濡れ性を改善することによって、実装効率を高めることが可能である。
絶縁基板１１の導体パターン１４には、例えば上アームを構成する第１の半導体チップ３２Ａとなる例えばＮチャネルのＭＯＳＦＥＴ（以下、単にトランジスタという）Ｑ１ａ〜Ｑ１ｄと第２の半導体チップ３２ＢとなるＦＷＤ（以下、ダイオードという）Ｄ１ａ，Ｄ１ｂの逆並列接続回路と、下アームを構成する第１の半導体チップ３２ＡとなるトランジスタＱ２ａ〜Ｑ２ｄと第２の半導体チップ３２ＢとなるダイオードＤ２ａ，Ｄ２ｂとの逆並列回路とが、直列に接続されている。
ここで、一つの絶縁基板１１上に配置される半導体チップ（パワーデバイス）は、トランジスタとダイオードの逆並列回路を等価的に構成すればよいので、トランジスタとダイオードは、１つずつでもよいし、互いに同数の複数であってもよい。
そして、一対のトランジスタＱ１ａ〜Ｑ１ｄ、Ｑ２ａ〜Ｑ２ｄとダイオードＤ１ａ，Ｄ１ｂ、Ｄ２ａ，Ｄ２ｂとからなる２組の逆並列回路は、さらに上面に配置されたプリント基板３６と棒状導電接続部材としての円柱状のポスト電極３７を介して直列に接続される。
なお、図８のように２つの半導体チップ３２Ａ及び３２Ｂの配置は前後方向に並べて配置する場合に代えて左右方向に並べて配置することもできる。
そして、第１の半導体チップ３２Ａの下面にはトランジスタＱ１ａ〜Ｑ１ｄ（又はＱ２ａ〜Ｑ２ｄ）のドレイン電極が形成され、導体パターン１４のチップ搭載パターン１４ｊ（又は１４ｃ）を介してパワー半導体モジュール３０の外部入力用端子（ドレイン端子Ｄ１）を構成する接続端子としての導電端子ピン３８（又は主回路用外部接続端子（ソース兼ドレイン端子Ｓ１／Ｄ２）となる導電端子ピン３９）に接続されている。
第２の半導体チップ３２Ｂの裏面に形成されたカソード電極も、チップ搭載パターン１４ｊ（又は１４ｃ）を介して外部入力端子（ドレイン端子Ｄ１）を構成する接続端子としての導電端子ピン３８（又は外部出力用端子（ソース兼ドレイン端子Ｓ１／Ｄ２）を構成する接続端子としての導電端子ピン３９）に接続されている。
また、第１の半導体チップ３２Ａのおもて面には、トランジスタＱ１ａ〜Ｑ１ｄ（又はＱ２ａ〜Ｑ２ｄ）のソース電極及びゲート電極が形成され、それぞれポスト電極３７を介してプリント基板３６に接続されている。
また、第２の半導体チップ３２Ｂのおもて面にはアノード電極が形成され、このアノード電極がポスト電極３７を介してプリント基板３６に接続されている。
これらの導電端子ピン３８〜４０は、図６に示すようにパワー半導体モジュール３０の幅方向の中心線に対して対称の位置に２本ずつ形成されている。また、パワー半導体モジュール３０は導電端子ピン３８の長手方向外側に片側２本ずつ計４本の導電端子ピン４１ａ，４１ｂ及び４２ａ，４２ｂをさらに有している。これらの導電端子ピン３８〜４０及び４１ａ，４１ｂ、４２ａ，４２ｂはパワー半導体モジュール３０の両側縁に沿って略直線状に二列に配置されている。
導電端子ピン４１ａ，４１ｂはプリント基板３６に接続されて、ハーフブリッジ回路のトランジスタＱ１ａ〜Ｑ１ｄ、Ｑ２ａ〜Ｑ２ｄのドレイン―ソース間に流れる電流をセンシングするソースに接続されてセンス信号を出力する電流検出端子ＳＳ１、ＳＳ２を構成している。また、残りの２本の導電端子ピン４２ａ，４２ｂは、トランジスタＱ１ａ〜Ｑ１ｄ、Ｑ２ａ〜Ｑ２ｄのゲート電極にゲート制御信号を供給するゲート端子Ｇ１、Ｇ２を構成している。
また、図８〜図１０に示すように、４つの第１の半導体チップ３２Ａ及び２つの第２の半導体チップ３２Ｂで構成される主回路構成部品３３Ａを囲むように上面視で長方形状の封止領域ＳＡａが設定されている。同様に、４つの第１の半導体チップ３２Ａ及び２つの第２の半導体チップ３２Ｂで構成される主回路構成部品３３Ｂを囲むように上面視で長方形状の封止領域ＳＡｂが設定されている。
そして、これら封止領域ＳＡａ及びＳＡｂの四隅の角部に封止領域規制棒部５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄがチップ搭載パターン１４ｃ及び１４ｊの幅広部１４ａ及び１４ｈに嵌合支持されている。これら封止領域規制棒部５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄの上端はプリント基板３６に形成された貫通孔３６ｘに係合されている。
プリント基板３６は、図９に示すように、表面側に主回路構成部品３３Ａの電流路となる幅広の右側に向かってＴ字形状の導体パターン３６ａと、主回路構成部品３３Ｂの電流路となる同様に幅広の導体パターン３６ｂとが形成されている。また、プリント基板３６の表面には、主回路構成部品３３Ａ及び３３Ｂの第１の半導体チップ３２Ａのゲート電極にポスト電極３７を介して接続されるゲート用配線路３６ｃ及び３６ｄが形成されている。
ゲート用配線路３６ｃは冠状パターン３６ｅと接続パターン３６ｈとで構成されている。冠状パターン３６ｅは、Ｔ字形状の導体パターン３６ａの幅狭部を所定距離保って囲むように形成されている。接続パターン３６ｈは、冠状パターン３６ｅの中央部から左端部に穿設された導電端子ピン４２ａを挿通する挿通孔３６ｆの周囲に形成された端子接続パターン３６ｇとの間を結ぶようにプリント基板３６の側縁に沿って延長されている。
ゲート用配線路３６ｄは、導体パターン３６ｂの左側端部を囲むように形成された冠状パターン３６ｊとこの冠状パターン３６ｊの中央部から左端部に穿設された導電端子ピン４２ｂを挿通する挿通孔３６ｋの周囲に形成された端子接続パターン３６ｌとの間を結ぶように略Ｌ字状に形成された接続パターン３６ｍとで構成されている。
プリント基板３６には、導電端子ピン３８及び３９を非接触で挿通する単純挿通孔３６ｏ、及び３６ｐや、導電端子ピン４０を非接触で挿通するスルーホール３６ｑが穿設されている。
ここで、スルーホール３６ｑは、導電端子ピン４０に対して非接触としているが、更なるインダクタンス低減が必要な場合、スルーホール３６ｑと導電端子ピン４０とをはんだ付け等によって電気的に接続することにより、配線長さを短縮することができる。
さらに、プリント基板３６の裏面には、図１０に示すように、表面側の導体パターン３６ａ及び３６ｂと平面から見て重なるように主回路構成部品３３Ａの電流路となる幅広の右側に向かってＴ字形状の導体パターン３６ａ及び３６ｂが形成されている。
また、プリント基板３６の裏面には、主回路構成部品３３ＡのトランジスタＱ２ａ〜Ｑ２ｄのソースと、主回路構成部品３３ＢのトランジスタＱ１ａ〜Ｑ１ｄのソースにポスト電極３７を介して接続されるソース補助端子用配線路３６ｒ及び３６ｓが形成されている。これらソース補助端子用配線路３６ｒ及び３６ｓは表側のゲート用配線路３６ｃ及び３６ｄと平面から見て重なるように形成され、左端に形成された導電端子ピン４１ａ及び４１ｂを挿通する挿通孔３６ｔ及び３６ｕの周囲に形成された端子接続パターン３６ｖ及び３６ｗに接続されている。
ここで、プリント基板３６の表裏の導体パターン３６Ｂの導体パターン３６Ａよりの端部が棒状導電接続部材としての複数例えば６本のポスト電極３７ｂによって絶縁基板１１のチップ搭載パターン１４ｃの幅狭部１４ｂに電気的に接続され、ポスト電極３７ｂによって主回路構成部品３３Ａ及び３３Ｂ間の電流路を形成している。
また、プリント基板３６の表裏の導体パターン３６ａ同士が互いに同電位に設定され、同様に表裏の導体パターン３６ｂ同士も互いに同電位に設定されている。
そして、上述した主回路構成部品３３Ａ及び３３Ｂに導電端子ピン３８〜４０、４１ａ，４１ｂ及び４２ａ，４２ｂを圧入して垂直に保持した状態で、主回路構成部品３３Ａ及び３３Ｂとプリント基板３６とが、図１１に示すように、接合されている。この場合、プリント基板３６に穿設した挿通孔３６ｐ及び３６ｏ、３６ｑ、３６ｔ、３６ｕ、３６ｆ、３６ｋに、それぞれ導電端子ピン３８、３９、４０、４１ａ、４１ｂ、４２ａ、４２ｂを挿通する。
また、プリント基板３６に形成された棒状導電接続部材となるポスト電極３７を第１の半導体チップ３２Ａ及第２の半導体チップ３２Ｂと導体パターン１４とにはんだを介して当接させる。
この状態でリフロー処理することにより、プリント基板３６のポスト電極３７が第１の半導体チップ３２Ａ及び第２の半導体チップ３２Ｂと導体パターン１４とに電気的且つ機械的に接合される。
これと同時に挿通孔３６ｑ、３６ｔ、３６ｕ、３６ｆ、３６ｋと導電端子ピン４０、４１ａ、４１ｂ、４２ａ、４２ｂとが棒状導電接続部材としてのポスト電極３７ａを介して、電気的に接合される。このとき、封止領域規制棒部５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄは、下端が絶縁基板１１の導体パターン１４におけるチップ搭載パターン１４ｃ及び１４ｊに電気的に接続されているが、プリント基板３６側では導体パターンには接続されておらず、電流路としては使用されない。
このように主回路構成部品３３Ａ及び３３Ｂとプリント基板３６とを接合した後に、絶縁基板１１の導体パターン１４とプリント基板３６との間に、例えば導体パターン１４及びプリント基板３６間の前端側から第２の封止部材としてのアンダーフィル樹脂５１を充填したシリンジ等を使用してアンダーフィル樹脂５１を封止領域ＳＡａ及びＳＡｂに所定量注入する。
このアンダーフィル樹脂５１の注入により、前述した第１の実施形態と同様に、注入されたアンダーフィル樹脂５１が封止領域規制棒部５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄに達したときに、封止領域規制棒部５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄの表面を伝って上部に吸い上がるように動き、封止領域規制棒部５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄの周囲にアンダーフィル樹脂５１が集まろうとする。
このとき、アンダーフィル樹脂５１の表面張力により、多くのアンダーフィル樹脂５１か封止領域規制棒部５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄ側に引っ張られて半導体チップ３２Ａ及び３２Ｂの周囲を覆うとともに、半導体チップ３２Ａ及び３２Ｂの上面を覆ってアンダーフィル樹脂５１が封止領域ＳＡａ及びＳＡｂ内に正確に充填される。
ここで、封止領域ＳＡａ及びＳＡｂは、図８〜図１０に示すように半導体チップ３２Ａ及び３２Ｂの側面を完全に覆い絶縁基板１１の導体パターン１４より狭い範囲とされ、且つプリント基板１６よりも狭い範囲とされている。
このため、絶縁基板１１及びプリント基板３６の長手方向の端部を含む３方の側面側に絶縁基板１１の導体パターン１４の上面と、アンダーフィル樹脂２１の側面とプリント基板１６の下面とで囲まれる横向きのＵ字部５３が形成されることになる。
このとき、Ｕ字部５３によって後述するエポキシ樹脂５４の接着面積を増加させることができる。しかも、Ｕ字部５３を形成する上下内面が後述するエポキシ樹脂５４との接着強度が高くなる銅で形成される絶縁基板１１の導体パターン１４及びプリント基板３６の下面に形成された導体パターンで構成されることになる。
この状態で、絶縁基板１１の放熱用伝熱パターン１５の底面を除いて樹脂注入金型（図示せず）で覆ってから、アンダーフィル樹脂５１より耐熱温度が低い第２の封止樹脂としての安価なエポキシ樹脂５４を注入する。これにより、エポキシ樹脂５４によって、絶縁基板１１、アンダーフィル樹脂５１、封止領域規制棒部５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄ及びプリント基板３６を封止するモールド成形を行う。
このとき、エポキシ樹脂５４が、図７に示すように、側面側では絶縁基板１１の導体パターン１４、アンダーフィル樹脂５１及びプリント基板３６で囲まれるＵ字部５３内に入り込む。また、エポキシ樹脂５４は、長手方向の中央部では、封止領域ＳＡａ及びＳＡｂに充填されたアンダーフィル樹脂５１間を埋めるように充填される。したがって、エポキシ樹脂５４と絶縁基板１１及びプリント基板３６との樹脂剥離を形状的に確実に抑制することができる。
このとき、前述したように、Ｕ字部５３の上下面に絶縁基板１１の導体パターン１４及びプリント基板３６の導体パターンにエポキシ樹脂５４が接触するので、比較的高い接着強度が得られる。このため、温度サイクル試験等を行った場合でも、外周側でエポキシ樹脂５４の剥離が生じることがないとともに、樹脂クラックや基板ダメージを確実に抑制することができる。したがって、半導体装置の信頼性を向上させることができる。
このようにモールド成型することにより、パワー半導体モジュール３０の外形は、全体として図６に示すように上面視で矩形形状をなす直方体状のモールド成型体５５として形成されている。
そして、モールド成型体５５には、その長手方向の両端部側に、図６に示すように、絶縁用壁部５６Ａ、５６Ｂが形成されている。これら絶縁用壁部５６Ａ、５６Ｂは、Ｕ字状突出部５６ｃとＵ字部５７とで形成されている。
Ｕ字状突出部５６ｃは、モールド成型体５５の長手方向端面より内方側に形成されて表面から突出する比較的大径の半円筒突出部５６ａとこの半円筒突出部５６ａの両端面から接線方向にモールド成型体５５の端面に延長する側壁部５６ｂとで構成されている。
Ｕ字部５７は、Ｕ字状突出部５６ｃの内周面に連接してモールド成型体５５の約半分の厚みまで掘り込まれて端面側を開放した構成を有する。
これら絶縁用壁部５６Ａ、５６Ｂを構成するＵ字部５７の底部に、例えば半円筒突出部５６ａの中心軸を中心とする取付孔５８がモールド成型体５５の底面に貫通して形成されている。ここで、絶縁用壁部５６Ａ、５６Ｂの半円筒突出部５６ａの内径は、取付孔５８に挿通される取付ボルト、取付ねじ等の固定具の頭部より大きな径に設定されている。また、半円筒突出部５６ａは、隣接する導電端子ピン３８、４２ａ，４２ｂと固定具の頭部との間に必要とする沿面距離を十分確保可能な壁面高さに設定されている。
そして、上記構成を有するパワー半導体モジュール３０を所要数並列に配置した状態で、導電端子ピン３８〜４０を個別に主端子バーに接続すると共に、導電端子ピン４１ａ，４１ｂ、４２ａ，４２ｂをワイヤ配線やプリント配線を介して駆動回路に接続することにより、たとえばインバータ回路のＵ相を形成することができる。これらを３組合わせることによりインバータ回路のＵ相、Ｖ相及びＷ相を形成することができる。
このように、第２の実施形態においても、複数の半導体チップ３２Ａ及び３２Ｂを覆うように第１の封止部材としてのアンダーフィル樹脂５１を封止領域規制棒部５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄによってアンダーフィル樹脂５１の表面張力を利用して所定の封止領域ＳＡａ及びＳＡｂに正確に充填することができる。
しかも、絶縁基板１１及びプリント基板３６間でアンダーフィル樹脂５１の周囲を第２の封止部材としてのエポキシ樹脂５４で覆うので、このエポキシ樹脂５４がアンダーフィル樹脂５１の周囲に剥離を生じることなく充填される。このため、前述した第１の実施形態と同様の作用効果を得ることができる。しかも、アンダーフィル樹脂５１が複数の半導体チップ３２Ａ及び３２Ｂを覆う領域にだけ充填されるので、アンダーフィル樹脂５１の使用量を必要最小限とすることができ、製造コストをより低減することができる。
その上、第２の実施形態では、封止領域ＳＡａ及びＳＡｂの外周縁に、導体パターン１４に嵌合された導電端子ピン３９及び３８が通るので、これら導電端子ピン３９及び３８も封止領域規制棒部として利用することができ、封止領域ＳＡａ及びＳＡｂの形成をより正確に行うことができる。
なお、上記第１及び第２の実施形態では、封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄ，５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄを銅で形成する場合について説明したが、これに限定されるものではなく、アンダーフィル樹脂２１及び５１に対して濡れ性が高いものであれば、金属製でも合成樹脂性でもよい。また、棒部の形状としては円柱状に限らず、楕円形断面を有する棒状や三角形、四角形等の多角形断面を有する角柱状に形成するようにしてもよい。
また、上記第１及び第２の実施形態においては、封止領域ＳＡａ及びＳＡｂを上面視で長方形に形成した場合について説明したが、これに限定されるものではなく、半導体チップの配置や形状に応じて任意の形状とすることができる。
また、上記第１及び第２の実施形態においては、封止領域ＳＡａ及びＳＡｂを規制する封止領域規制棒部２２Ａａ〜２２Ａｄ，２２Ｂａ〜２２Ｂｄ及び５０Ａａ〜５０Ａｄ，５０Ｂａ〜５０Ｂｄの本数は、４本に限定するものではなく、アンダーフィル樹脂２１，５１の表面張力と封止領域ＳＡａ，ＳＡｂの辺の長さとに応じてアンダーフィル樹脂２１，５１の流出を防止可能な本数に設定すればよい。
また、上記第１及び第２の実施形態における絶縁基板１１は、上記構成に限定されるものではなく、セラミックスと銅をロウ付けし、エッチングによって銅をパターニングした所謂ＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板、セラミックス基板と銅とを直接接合したＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板等を適用することができる。また、セラミックス基板材料としては、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等を適用することができる。さらに、セラミックス基板に代えて樹脂基板を適用することもできる。要は絶縁性を確保できる基板であればよい。
また、上記第１及び第２の実施形態においては、プリント基板１６，３６と半導体チップ１２Ａ，１２Ｂ，３２Ａ，３２Ｂとの間を円柱状のポスト電極１８，３７で接続する場合について説明したが、これに限定されるものではなく、四角柱、三角柱、多角柱、楕円柱等の任意の形状のポスト電極を適用することができる。
また、上記第１及び第２の実施形態では、第１の半導体チップ１２Ａ、３２ＡにパワーＭＯＳＦＥＴを内蔵する場合について説明したが、これに限定されるものではなく、第１の半導体チップ１２Ａ、３２ＡにＩＧＢＴを内蔵するようにしてもよく、他の電圧制御型半導体素子を内蔵するようにしてもよい。
また、上記第１及び第２の実施形態においては、絶縁基板１１Ａ及び１１Ｂに第１の半導体チップ１２Ａ、３２Ａ及び第２の半導体チップ１２Ｂ、３２Ｂを複数配置する場合について説明したが、これに限定されるものではなく、トランジスタ内蔵ダイオードを使用できる場合や、同期整流方式を採用する場合などは、フリー・ホイーリング・ダイオードを省略してパワーＭＯＳＦＥＴやＩＧＢＴ等のパワー半導体スイッチング素子のみで構成することもできる。
また、本発明は、半導体モジュールの端子接続の組み合わせだけで所望する回路構成が得られることから、本発明は上述した電力変換用インバータ装置に限定されるものではなく、パワー半導体モジュールを使用する他の電力変換装置や高周波用途のスイッチングＩＣ等の他の半導体装置に本発明を適用することができる。
１…パワー半導体モジュール、１１…絶縁基板、１２Ａ，３２Ａ…第１の半導体チップ、１２Ｂ，３２Ｂ…第２の半導体チップ、１４…導電パターン、１４ａ，１４ｈ…幅広部、１４ｂ，１４ｉ…幅狭部、１４ｃ，１４ｊ…チップ搭載パターン、１４ｄ，１４ｅ，１４ｋ，１４ｌ，１４ｍ，１４ｎ…端子接続パターン、１５…放熱用伝熱パターン、１６，３６…プリント基板、２１，５１…アンダーフィル樹脂、２２Ａａ〜２２Ａｄ，２２Ｂａ〜２２Ｂｄ，５０Ａａ〜５０Ａｄ，５０Ｂａ〜５０Ｂｄ…封止領域規制棒部、ＳＡａ，ＳＡｂ…封止領域、２３，５３…Ｕ字部、２４，５４…エポキシ樹脂
因みに、封止領域規制棒部２２Ａａ〜２２Ａｄ及び２２Ｂａ〜２２Ｂｄを配置しない場合には、図３に要部を拡大して示すように、アンダーフィル樹脂２１の封止領域ＳＡａ及びＳＡｂを調整することができず、絶縁基板１１の導体パターン１４の外周縁を越えてプリント基板１６の外周縁まで達することがある。
このようにアンダーフィル樹脂２１によって絶縁基板１１及びプリント基板１６間が全て埋めつくされてしまうと、外側を覆うエポキシ樹脂２４が絶縁基板１１の導体パターン１４及びプリント基板１６間に入り込むことができない。
このため、アンダーフィル樹脂２１とエポキシ樹脂２４との接着強度が求められることになるが、銅と比較して接着強度の低下は否めなく、剥離が生じ易くなる。これに伴って、プリント基板１６の角部との接触位置に樹脂クラック２５が発生したり、絶縁基板１１を構成するセラミックス基板１３にセラミックスクラック２６が発生したりすることがあり、半導体装置の信頼性が低下する。
また、上記実施形態においては、プリント基板１６の中央部に形成した注入口１６ａからアンダーフィル樹脂２１を注入することにより、半導体チップ１２Ａ及び１２Ｂ間の全てにアンダーフィル樹脂２１を充填する場合について説明したが、これに限定されるものではない。
すなわち、図５に示すように、プリント基板１６の半導体チップ１２Ａ及び１２Ｂの直上に注入口を形成してアンダーフィル樹脂２１を注入するか又は半導体チップ１２Ａ及び１２Ｂの側面側からアンダーフィル樹脂２１を注入して、半導体チップ１２Ａ及び１２Ｂ毎にこれらの周囲を覆う封止領域ＳＡａ及びＳＡｂを形成するようにしてもよい。この場合には、半導体チップ１２Ａ及び１２Ｂ間のアンダーフィル樹脂２１の充填量を減少させることができ、この分製造コストを低減することができる。また、絶縁基板１１及びプリント基板１６間でアンダーフィル樹脂２１間にエポキシ樹脂２４が充填されるので、エポキシ樹脂２４の接着強度をより向上させることができる。
ここで、チップ搭載パターン１４ｃの幅広部１４ａには、図８に示すように、はんだ等の接合部材を介して第１の半導体チップ３２Ａ及び第２の半導体チップ３２Ｂが実装されていると共に、第１の半導体チップ３２Ａの幅方向外側に主回路用外部接続端子となる導電端子ピン３９を圧入する嵌合孔１４ｆが形成されている。一方、端子接続パターン１４ｄ及び１４ｅには外部接続端子としてのソース端子となる導電端子ピン４０を圧入する嵌合孔１４ｇが形成されている。
ここで、プリント基板３６の表裏の導体パターン３６ｂの導体パターン３６ａよりの端部が棒状導電接続部材としての複数例えば６本のポスト電極３７ｂによって絶縁基板１１のチップ搭載パターン１４ｃの幅狭部１４ｂに電気的に接続され、ポスト電極３７ｂによって主回路構成部品３３Ａ及び３３Ｂ間の電流路を形成している。
また、プリント基板３６の表裏の導体パターン３６ａ同士が互いに同電位に設定され、同様に表裏の導体パターン３６ｂ同士も互いに同電位に設定されている。
そして、上述した主回路構成部品３３Ａ及び３３Ｂに導電端子ピン３８〜４０、４１ａ，４１ｂ及び４２ａ，４２ｂを圧入して垂直に保持した状態で、主回路構成部品３３Ａ及び３３Ｂとプリント基板３６とが、図１１に示すように、接合されている。この場合、プリント基板３６に穿設した挿通孔３６ｐ及び３６ｏ、スルーホール３６ｑ、挿通孔３６ｔ、３６ｕ、３６ｆ、３６ｋに、それぞれ導電端子ピン３８、３９、４０、４１ａ、４１ｂ、４２ａ、４２ｂを挿通する。
また、プリント基板３６に形成された棒状導電接続部材となるポスト電極３７を第１の半導体チップ３２Ａ及第２の半導体チップ３２Ｂと導体パターン１４とにはんだを介して当接させる。
この状態でリフロー処理することにより、プリント基板３６のポスト電極３７が第１の半導体チップ３２Ａ及び第２の半導体チップ３２Ｂと導体パターン１４とに電気的且つ機械的に接合される。
これと同時にスルーホール３６ｑ、挿通孔３６ｔ、３６ｕ、３６ｆ、３６ｋと導電端子ピン４０、４１ａ、４１ｂ、４２ａ、４２ｂとが棒状導電接続部材としてのポスト電極３７ａを介して、電気的に接合される。このとき、封止領域規制棒部５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄは、下端が絶縁基板１１の導体パターン１４におけるチップ搭載パターン１４ｃ及び１４ｊに電気的に接続されているが、プリント基板３６側では導体パターンには接続されておらず、電流路としては使用されない。
このとき、アンダーフィル樹脂５１の表面張力により、多くのアンダーフィル樹脂５１か封止領域規制棒部５０Ａａ〜５０Ａｄ及び５０Ｂａ〜５０Ｂｄ側に引っ張られて半導体チップ３２Ａ及び３２Ｂの周囲を覆うとともに、半導体チップ３２Ａ及び３２Ｂの上面を覆ってアンダーフィル樹脂５１が封止領域ＳＡａ及びＳＡｂ内に正確に充填される。
ここで、封止領域ＳＡａ及びＳＡｂは、図８〜図１０に示すように半導体チップ３２Ａ及び３２Ｂの側面を完全に覆い絶縁基板１１の導体パターン１４より狭い範囲とされ、且つプリント基板３６よりも狭い範囲とされている。
このため、絶縁基板１１及びプリント基板３６の長手方向の端部を含む３方の側面側に絶縁基板１１の導体パターン１４の上面と、アンダーフィル樹脂５１の側面とプリント基板３６の下面とで囲まれる横向きのＵ字部５３が形成されることになる。
このとき、Ｕ字部５３によって後述するエポキシ樹脂５４の接着面積を増加させることができる。しかも、Ｕ字部５３を形成する上下内面が後述するエポキシ樹脂５４との接着強度が高くなる銅で形成される絶縁基板１１の導体パターン１４及びプリント基板３６の下面に形成された導体パターンで構成されることになる。
また、上記第１及び第２の実施形態においては、絶縁基板１１に第１の半導体チップ１２Ａ、３２Ａ及び第２の半導体チップ１２Ｂ、３２Ｂを複数配置する場合について説明したが、これに限定されるものではなく、トランジスタ内蔵ダイオードを使用できる場合や、同期整流方式を採用する場合などは、フリー・ホイーリング・ダイオードを省略してパワーＭＯＳＦＥＴやＩＧＢＴ等のパワー半導体スイッチング素子のみで構成することもできる。
また、本発明は、半導体モジュールの端子接続の組み合わせだけで所望する回路構成が得られることから、本発明は上述した電力変換用インバータ装置に限定されるものではなく、パワー半導体モジュールを使用する他の電力変換装置や高周波用途のスイッチングＩＣ等の他の半導体装置に本発明を適用することができる。
１…パワー半導体モジュール、１１…絶縁基板、１２Ａ，３２Ａ…第１の半導体チップ、１２Ｂ，３２Ｂ…第２の半導体チップ、１４…導体パターン、１４ａ，１４ｈ…幅広部、１４ｂ，１４ｉ…幅狭部、１４ｃ，１４ｊ…チップ搭載パターン、１４ｄ，１４ｅ，１４ｋ，１４ｌ，１４ｍ，１４ｎ…端子接続パターン、１５…放熱用伝熱パターン、１６，３６…プリント基板、２１，５１…アンダーフィル樹脂、２２Ａａ〜２２Ａｄ，２２Ｂａ〜２２Ｂｄ，５０Ａａ〜５０Ａｄ，５０Ｂａ〜５０Ｂｄ…封止領域規制棒部、ＳＡａ，ＳＡｂ…封止領域、２３，５３…Ｕ字部、２４，５４…エポキシ樹脂

Claims (12)

  1. 半導体チップを含む主回路構成部品が実装された絶縁基板と、
    該絶縁基板と対向し、当該絶縁基板との対向面に前記半導体チップに接続する導電接続部材が配置されたプリント基板と、
    前記絶縁基板と前記プリント基板との対向面間で前記半導体チップを囲むように封止する第１の封止部材と、
    前記絶縁基板の側面、前記第１の封止部材の側面、前記プリント基板の側面及び上面を覆う第２の封止部材とを備え、
    前記第１の封止部材の封止領域の外周部に配置され、前記絶縁基板及び前記プリント基板間に接続された封止領域規制棒部を有し、
    前記第１の封止部材の耐熱温度が前記第２の封止部材の耐熱温度より高いことを特徴とする半導体装置。
  2. 前記第１の封止部材の封止領域の外周部を規定する角部に、前記封止領域規制棒部が配置されることを特徴とする請求項１に記載の半導体装置。
  3. 前記封止領域規制棒部は、液状の前記第１の封止部材をその表面張力で支持していることを特徴とする請求項１に記載の半導体装置。
  4. 前記第１の封止部材の封止領域は、前記絶縁基板及び前記プリント基板の外周より狭く設定されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記封止領域規制棒部は、前記第１の封止部材の濡れ性が高い部材で形成されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記封止領域規制棒部は、前記絶縁基板に形成された嵌合孔に嵌合保持されていることを特徴とする請求項１に記載の半導体装置。
  7. 前記封止領域規制棒部は、前記絶縁基板の導体パターンと前記プリント基板の導体パターンを電気的に接続する導体で形成されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記封止領域規制棒部は、前記第１の封止部材に対する濡れ性が高い絶縁樹脂で形成されていることを特徴とする請求項１に記載の半導体装置。
  9. 前記第１の封止部材の封止領域は、前記半導体チップが複数配置されている場合に、各半導体チップ毎に配置されていることを特徴とする請求項１に記載の半導体装置。
  10. 前記封止領域規制棒部の配置間隔は、前記第１の封止部材の表面張力に応じて設定されていることを特徴とする請求項１に記載の半導体装置。
  11. 前記絶縁基板及びプリント基板の何れか一方に、当該絶縁基板及びプリント基板間に前記第１の封止部材を注入する注入口が形成されていることを特徴とする請求項１に記載の半導体装置。
  12. 前記半導体チップは、パワー半導体素子であることを特徴とする請求項１に記載の半導体装置。
JP2014554083A 2012-12-28 2013-11-08 半導体装置 Expired - Fee Related JP5930070B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012287754 2012-12-28
JP2012287754 2012-12-28
PCT/JP2013/006591 WO2014103133A1 (ja) 2012-12-28 2013-11-08 半導体装置

Publications (2)

Publication Number Publication Date
JP5930070B2 JP5930070B2 (ja) 2016-06-08
JPWO2014103133A1 true JPWO2014103133A1 (ja) 2017-01-12

Family

ID=51020270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014554083A Expired - Fee Related JP5930070B2 (ja) 2012-12-28 2013-11-08 半導体装置

Country Status (5)

Country Link
US (1) US9852968B2 (ja)
EP (1) EP2940726B1 (ja)
JP (1) JP5930070B2 (ja)
CN (1) CN104620372B (ja)
WO (1) WO2014103133A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6511979B2 (ja) * 2015-06-18 2019-05-15 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE112016007203T5 (de) * 2016-09-07 2019-06-06 Mitsubishi Electric Corporation Halbleitervorrichtung
DE102016117003A1 (de) * 2016-09-09 2018-03-15 Eaton Industries (Austria) Gmbh Schutzschaltgerät
DE102016123917A1 (de) * 2016-12-09 2018-06-14 Endress+Hauser SE+Co. KG Elektronik-Baugruppe
JP6786416B2 (ja) * 2017-02-20 2020-11-18 株式会社東芝 半導体装置
JP6301031B1 (ja) * 2017-04-21 2018-03-28 三菱電機株式会社 半導体装置
CN108802593B (zh) * 2018-04-12 2021-01-08 合肥英唐电子有限公司 一种测试有数码管的成品封胶电路板的全自动测试设备
JP6602519B1 (ja) * 2019-05-09 2019-11-06 三菱電機株式会社 半導体装置、半導体装置の劣化診断装置及び半導体装置の劣化診断方法
JP7286582B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
JP2022046369A (ja) * 2020-09-10 2022-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
CN116762164A (zh) 2021-01-15 2023-09-15 三菱电机株式会社 半导体装置及其制造方法以及半导体封装

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216553A (ja) * 1985-07-15 1987-01-24 Sharp Corp 制御回路内蔵型電力半導体装置
JPH05175375A (ja) 1991-12-25 1993-07-13 Hitachi Ltd 樹脂封止型半導体装置
JPH0864759A (ja) 1994-08-24 1996-03-08 Hitachi Ltd 樹脂封止型パワーモジュール装置及びその製法
JPH09321182A (ja) 1996-05-29 1997-12-12 Shiaru:Kk 樹脂封止型半導体装置
JP3527369B2 (ja) 1996-09-04 2004-05-17 東レ・ダウコーニング・シリコーン株式会社 電気部品およびその製造方法
JP2002164479A (ja) * 2000-11-22 2002-06-07 Niigata Seimitsu Kk 半導体装置およびその製造方法
JP4022758B2 (ja) * 2003-03-31 2007-12-19 株式会社デンソー 半導体装置
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP4884830B2 (ja) * 2006-05-11 2012-02-29 三菱電機株式会社 半導体装置
JP5241177B2 (ja) 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP5228519B2 (ja) * 2008-02-19 2013-07-03 富士電機株式会社 半導体装置
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
JP5043743B2 (ja) 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR101481577B1 (ko) 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
JP5404009B2 (ja) * 2008-11-20 2014-01-29 シャープ株式会社 発光装置
JP5321270B2 (ja) 2009-06-17 2013-10-23 信越化学工業株式会社 フリップチップ型半導体装置用シリコーンアンダーフィル材およびそれを使用するフリップチップ型半導体装置
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
JP2011049502A (ja) 2009-08-28 2011-03-10 Nec Corp 半導体装置の実装構造および半導体装置の製造方法
JP2011233854A (ja) * 2010-04-26 2011-11-17 Nepes Corp ウェハレベル半導体パッケージ及びその製造方法
JP5842349B2 (ja) * 2011-03-18 2016-01-13 富士通株式会社 シート状構造体、シート状構造体の製造方法、電子機器及び電子機器の製造方法

Also Published As

Publication number Publication date
WO2014103133A1 (ja) 2014-07-03
US20150187689A1 (en) 2015-07-02
JP5930070B2 (ja) 2016-06-08
US9852968B2 (en) 2017-12-26
CN104620372B (zh) 2017-10-24
CN104620372A (zh) 2015-05-13
EP2940726A1 (en) 2015-11-04
EP2940726A4 (en) 2016-07-20
EP2940726B1 (en) 2017-08-09

Similar Documents

Publication Publication Date Title
JP5930070B2 (ja) 半導体装置
JP3910383B2 (ja) パワーモジュールおよびインバータ
WO2014061211A1 (ja) 半導体装置
JP6791621B2 (ja) 半導体装置
US9196577B2 (en) Semiconductor packaging arrangement
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP5017332B2 (ja) インバータ
JP2007234690A (ja) パワー半導体モジュール
KR102004785B1 (ko) 반도체모듈 패키지 및 그 제조 방법
US8786064B2 (en) Semiconductor package and method for manufacturing the same and semiconductor package module having the same
KR20090104477A (ko) 반도체 소자 패키지
JP2019071412A (ja) チップパッケージ
CN110914975A (zh) 功率半导体模块
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
US20210225734A1 (en) Electronic module including a semiconductor package connected to a fluid heatsink
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
JP5962365B2 (ja) パワー半導体モジュール
US11145629B2 (en) Semiconductor device and power conversion device
JP7392308B2 (ja) 半導体装置
JP2013004912A (ja) 半導体モジュール
WO2014065124A1 (ja) 半導体装置および電子機器
CN111244061A (zh) 氮化镓设备的封装结构
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
US11450623B2 (en) Semiconductor device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160418

R150 Certificate of patent or registration of utility model

Ref document number: 5930070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees