CN116762164A - 半导体装置及其制造方法以及半导体封装 - Google Patents

半导体装置及其制造方法以及半导体封装 Download PDF

Info

Publication number
CN116762164A
CN116762164A CN202180090637.2A CN202180090637A CN116762164A CN 116762164 A CN116762164 A CN 116762164A CN 202180090637 A CN202180090637 A CN 202180090637A CN 116762164 A CN116762164 A CN 116762164A
Authority
CN
China
Prior art keywords
protruding portion
flexible wiring
semiconductor package
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180090637.2A
Other languages
English (en)
Inventor
门脇和丈
原田耕三
六分一穗隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116762164A publication Critical patent/CN116762164A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开的半导体装置(1)具备：半导体元件(9)；多个导电部件(5)，与半导体元件(9)电连接，朝向上方延伸；密封树脂(6)，密封半导体元件(9)和导电部件(5)，并且形成覆盖多个导电部件(5)的顶端部(5a)的周围的突出部(6a)；控制基板(7)，形成有突出部(6a)被插入的贯通孔(7a)，具有控制电极(7b)；以及可挠性布线(8)，连接控制电极(7b)和导电部件(5)的顶端部(5a)，具有可挠性，通过这样的结构，能够得到防止由于在半导体装置(1)或者半导体封装(4)产生的外力或者应力引起的不良现象、耐久性优良的半导体装置(1)或者半导体封装(4)。

Description

半导体装置及其制造方法以及半导体封装
技术领域
本公开涉及使用具有半导体元件的半导体封装的半导体装置及其制造方法以及半导体封装。
背景技术
在构成在车载设备、工业用设备等电力变换装置中使用的半导体装置或者半导体装置的一部分的半导体封装中，由于热、振动、冲击等产生外力或者应力，并且被施加高电压，所以要求高的耐久性。以往，公开了具有高强度的接合部的半导体装置，用密封树脂密封半导体元件和导电部件的一部分，将导电部件的顶端露出的半导体封装安装到对置的控制基板，用焊料连接导电部件的顶端和控制基板的电极(例如专利文献1)。另外，公开了利用底部填充材料包覆在半导体封装与控制基板之间露出的导电部件来提高绝缘性的半导体装置(例如专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2013-21371号公报(图2)
专利文献2：WO2014/103133(图1)
发明内容
然而，在半导体装置或者半导体封装的制造、使用等中，在作为在半导体封装的导电部件和控制基板的电极的连接中使用的接合部件的焊料或者在半导体封装的导电部件的包覆中使用的底部填充材料产生外力或者应力，在接合部件或者绝缘树脂引起剥离、裂纹等损伤，存在在半导体装置的电连接或者绝缘等中产生不良现象的可能性。因此，课题在于，防止由于外力或者应力引起的不良现象，得到耐久性优良的半导体装置或者半导体封装。
本公开是为了解决上述课题而完成的，其目的在于提供耐久性优良的半导体装置或者半导体封装。
本公开的半导体装置具备：半导体元件；多个导电部件，与半导体元件电连接，朝向上方延伸；密封树脂，密封半导体元件和导电部件，并且形成覆盖多个导电部件的顶端部的周围的突出部；控制基板，形成有突出部被插入的贯通孔，具有控制电极；以及可挠性布线，连接控制电极和导电部件的顶端部，具有可挠性。
另外，本公开的半导体装置的制造方法具备：半导体封装固定工序，将半导体封装固定到基体板，该半导体封装具有形成覆盖多个导电部件的顶端部的周围的突出部的密封树脂；突出部插入工序，将突出部插入到设置于控制基板的贯通孔；以及可挠性布线连接工序，通过线键合用可挠性布线连接顶端部和设置于控制基板的控制电极。
进而，本公开的半导体封装具备：半导体元件；多个导电部件，与半导体元件电连接，朝向上方延伸；以及密封树脂，密封半导体元件和导电部件，并且形成覆盖多个导电部件的顶端部的周围的突出部。
根据本公开，能够得到防止由于在半导体装置或者半导体封装产生的外力或者应力引起的不良现象、耐久性优良的半导体装置或者半导体封装。
附图说明
图1是示出实施方式1中的半导体装置的概略结构的示意图。
图2是示出实施方式1中的半导体封装的概略结构的示意图。
图3是示出实施方式1中的半导体封装的概略结构的剖面示意图。
图4是示出实施方式1中的半导体封装和控制基板的对应关系的说明图。
图5是示出实施方式1中的半导体封装的制造方法的说明图。
图6是示出实施方式1中的半导体装置的可挠性布线的连接状态的剖面示意图。
图7是示出实施方式1中的半导体装置的变形例的概略结构的剖面示意图。
图8是示出实施方式1中的半导体装置的变形例的概略结构的示意图。
图9是示出实施方式2中的半导体封装的突出部和控制基板的关系的剖面示意图。
图10是示出实施方式1、2中的半导体封装的变形例的概略结构的示意图。
图11是示出实施方式1、2中的半导体封装的变形例的概略结构的剖面示意图。
图12是示出实施方式1、2中的半导体封装的变形例的概略结构的示意图。
(符号说明)
1、1a：半导体装置；2：基体板；3：绝缘部件；4、4a：半导体封装；5：：导电部件；5a：顶端部；6：密封树脂；6a：突出部；6b：支撑面；6c：第二突出部；6d：支撑部；6e：插入部；7：控制基板；7a：贯通孔；7b：控制电极；7c：第二贯通孔；8：可挠性布线；8a：第一连接点；8b：第二连接点；9：半导体元件；10：下表面接合层；11：中继电极；12：上表面接合层；13：接合保护部件；14：电极柱；14a：电极柱顶端部：15：控制用端子；16：绝缘层；17：导电层；d1、d2：切削方向：；D1：连接点间距离；D2：容许宽度；H1：突出部高度；H2：控制基板厚度；H3：第二突出部高度；H4：插入部高度。
具体实施方式
本发明人们潜心研究的结果，发现通过设为形成覆盖半导体封装的多个导电部件的顶端部的周围的突出部，使导电部件的顶端部的周围不露出的半导体封装的密封构造，能够无需使用底部填充材料，而提高半导体封装与控制基板之间的导电部件的绝缘性，使得不产生底部填充材料的剥离、裂纹等不良现象自身。另外，发现通过设为用具有可挠性的可挠性布线连接半导体封装的导电部件和控制基板的控制电极的结构，能够抑制由于其连接点的接合部的疲劳引起的损伤，提高电连接的稳定性。而且，发现能够得到耐久性优良的半导体装置或者半导体封装。
以下，根据附图，详细说明本公开的实施方式所涉及的半导体装置、半导体装置的制造方法、半导体封装以及半导体封装的制造方法。
实施方式1
图1是示出本实施方式的半导体装置1的概略结构的示意图。半导体装置1是在基体板2之上隔着绝缘部件3固定半导体封装4，用可挠性布线8连接半导体封装4的导电部件5的顶端部5a和控制基板7的控制电极7b的结构。半导体封装4以及控制基板7的详细情况后述，在此形成于半导体封装4的突出部6a成为被插入到控制基板7的贯通孔7a的状态。
基体板2是固定半导体封装4的基板，将在半导体封装4中产生的热向外部散热。在基体板2中使用以铜为主成分的钣金即可。绝缘部件3使基体板2和半导体封装4电绝缘，并且将半导体封装4的发热向基体板2传热。在绝缘部件3中使用在绝缘性的环氧树脂中作为填充物混入二氧化硅而成的绝缘部件即可。
可挠性布线8是具有可挠性的导电性的布线，在作为可挠性布线8和导电部件5的顶端部5a的连接点的第一连接点8a以及作为可挠性布线8和控制基板7的控制电极7b的连接点的第二连接点8b连接。另外，可挠性布线8是在第一连接点8a与第二连接点8b之间弯曲而形成的。在对半导体封装4或者控制基板7施加外力或者应力的情况下，可挠性布线8的弯曲部变位，能够抑制对第一连接点8a和第二连接点8b施加负荷。在可挠性布线8中，能够使用铝、铜、银、金或者对它们加上添加物而成的合金等材料，优选使用难以产生氧化、腐蚀等化学变化的材料。在此，在可挠性布线8中选择具有弹性或者不具有脆性的材料时，可挠性布线8针对外力或者应力弹性变形，能够在可挠性布线8中难以产生疲劳或者损伤。另外，在可挠性布线8中，能够使用直径或者宽度为0.1mm以上且2mm以下程度的导电性线或者带。
图2是示出构成本实施方式的半导体装置1的半导体封装4的概略结构的示意图。如图2所示，半导体封装4具有用密封树脂6包覆多个导电部件5的顶端部5a的周围而形成的多个突出部6a。
突出部6a设为能够插入到控制基板7的贯通孔7a的形状、大小即可。能够使突出部6a的直径成为0.5mm以上且10mm以下程度，使高度成为0.1mm以上且5mm以下程度。例如，在突出部6a的形状是长方体的情况下，能够使宽度或者纵深成为0.1mm以上且10mm以下程度，使高度成为0.1mm以上且5mm以下程度。密封树脂6覆盖除了导电部件5的顶端部5a的上部和半导体封装4的底面以外的半导体封装4的外周，与可挠性布线8连接的顶端部5a的上端露出。在密封树脂6的上表面，在突出部6a以外的部分设置有作为平坦的面的支撑面6b，支撑面6b能够支撑控制基板7。在此，图2所示的导电部件5的顶端部5a的多个露出部分是在电源电压或者控制电压的供给、工作电流或者工作温度的检测等中使用的电极。
图3是图2的A-A面中的半导体封装4的剖面示意图。2个半导体元件9的下表面侧的未图示的电极经由下表面接合层10以及中继电极11与导电部件5连接，2个半导体元件9的上表面侧的未图示的电极经由上表面接合层12与导电部件5连接。
导电部件5如图3所示，有与中继电极11连接的部分和经由上表面接合层12与半导体元件9的电极连接的部分，朝向半导体封装4的上方延伸，在比半导体封装4的支撑面6b更靠上的部分具有顶端部5a。图3所示的顶端部5a的上端的露出部的宽度是能够连接可挠性布线8的程度即可，是0.1mm以上且5mm以下程度。在导电部件5中能够使用铜合金、铁合金等导电材料。
密封树脂6具有绝缘性，密封半导体元件9、中继电极11以及导电部件5，并且覆盖导电部件5的顶端部5a的周围，比支撑面6b更靠上地形成突出部6a。在形成突出部6a后，导电部件5的顶端部5a的侧部被绝缘，能够延长沿着密封树脂6的表面的露出部之间的距离，能够抑制半导体元件9的电极之间的放电，提高半导体封装4以及半导体装置1的绝缘性。在密封树脂6中，能够使用以环氧树脂为主剂，将二氧化硅粉末作为填充物混入而成的材料。
半导体元件9使用IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)、FWD(Free Wheeling Diode，续流二极管)等元件，在1个半导体封装中也可以使用1种或者组合使用2种以上，也可以使使用的数量成为单个或者多个。在半导体元件9中，能够使用硅、碳化硅、氮化镓等半导体材料。图3中的半导体元件9是在上表面和下表面配置电极的例子，下表面侧的未图示的电极例如是漏极电极，上表面侧的未图示的电极是例如源极电极。另外，半导体元件9也可以具备在电源电压或者控制电压的供给、工作电流或者工作温度的检测等中使用的电极。
下表面接合层10连接半导体元件9的下表面侧的电极和配置于中继电极11的电极图案，使半导体元件9与导电部件5电连接。上表面接合层12将半导体元件9的上表面侧的电极和导电部件5电连接。在下表面接合层10以及上表面接合层12中，使用作为低熔点金属材料的焊料或者含有导电粒子的银膏的硬化物即可。在中继电极11中，使用铜、铝等具有导电性以及热传导性的板状或者块状的材料即可。另外，也可以将半导体元件9经由下表面接合层10连接到导电部件5，使导电部件5以向上方延伸的方式弯曲，将导电部件5作为中继电极11。
图4是示出本实施方式中的半导体封装4和控制基板7的对应关系的说明图。在控制基板7形成有半导体封装4的突出部6a被插入的贯通孔7a和连接可挠性布线8的控制电极7b。
控制基板7控制半导体元件9的电源电压或者控制电压等。控制基板7也可以具备在半导体元件9的工作电流、工作温度等的检测中使用的电极。在控制基板7中，使用在使环氧树脂渗入玻璃纤维而成的玻璃环氧基板上形成有铜布线的所谓印刷基板即可，厚度是0.1mm以上且3mm以下程度。
贯通孔7a设为能够插入突出部6a的形状、大小即可。贯通孔7a的开口径是0.5mm以上且10mm以下程度即可，该孔的深度是控制基板7的厚度量即可。例如，在俯视时开口形状为长方形的情况下，其宽度或者纵深是0.5mm以上且10mm以下程度即可。贯通孔7a能够用NC加工机、激光加工机等形成。贯通孔7a的宽度、纵深分别大于半导体封装4的突出部6a的宽度、纵深，根据将突出部6a插入贯通孔7a而在突出部6a的左、右产生的间隙的大小适当地调节即可。使左、右的间隙的大小均等的情况下的单侧的间隙的大小优选设为0.1mm以上且5mm以下。在减小间隙时，能够缩短可挠性布线8的布线长度来削减可挠性布线8的材料的使用量，并且在半导体装置1产生外力或者应力的情况下突出部6a和贯通孔7a易于接触，所以可挠性布线8难以延伸，能够抑制可挠性布线8成为过负荷。在增大间隙时，易于将突出部6a插入到贯通孔7a，装配精度提高，能够抑制由于插入不足等引起的不良现象。
控制电极7b是与形成于控制基板7的铜布线连接的、在半导体元件9的电源电压或者控制电压的供给、工作电流或者工作温度的检测等中使用的电极。在控制电极7b中，能够使用铜，也可以使用对铜实施镍、金等的镀敷处理而成的金属材料，优选选择在与可挠性布线8的连接中能够得到期望的接合强度的材料。另外，从控制电极7b至贯通孔7a的开口端部的距离优选成为0.5mm以上且10mm以下，在缩短距离时，能够缩短可挠性布线8的布线长度来削减可挠性布线8的材料的使用量，在延长距离时，能够抑制在形成开口时有可能产生的控制电极7b的变形、消失、损伤。
接下来，说明本实施方式中的半导体装置1的制造方法。半导体装置1的制造方法具备：半导体封装固定工序，将半导体封装4固定到基体板2；突出部插入工序，将半导体封装4的突出部6a插入到控制基板7的贯通孔7a；以及可挠性布线连接工序，用可挠性布线8连接半导体封装4的导电部件5的顶端部5a和控制基板7的控制电极7b。
在半导体封装固定工序中，向基体板2涂敷或者粘合具有粘接性以及热硬化性的液状或者片材状的绝缘部件3，在其上的期望的位置放置半导体封装4并加热，使绝缘部件3硬化，如图1所示，向基体板2固定半导体封装4。
在突出部插入工序中，如图4所示，以与半导体封装4的突出部6a的位置对应的方式调整控制基板7的贯通孔7a的位置，将突出部6a插入到贯通孔7a。也可以在半导体封装4的突出部6a以外的平坦的上表面涂敷环氧树脂、聚氨酯树脂、硅树脂等具有粘接性以及热硬化性的树脂材料，粘合以及加热而使树脂材料硬化，向半导体封装4固定控制基板7。在此，固定方法除了利用树脂材料的粘接以外，也可以使用机械性地固定的方法，例如，也可以利用螺钉、钩子等机构来固定。
在可挠性布线连接工序中，使用利用焊线机的超声波接合，用可挠性布线8连接导电部件5的顶端部5a和控制基板7的控制电极7b。在可挠性布线8中使用带状的导线的情况下，在焊线机中也可以使用专用加工工具。在此，关于连接方法，除了利用焊线机的线键合以外，还能够使用对将顶端以外绝缘包覆的金属布线进行焊接而连接的方法。
在此，说明半导体封装4的制造方法。半导体封装4具备：半导体元件接合工序，将半导体元件9接合到中继电极11；导电部件接合工序，将导电部件5接合到半导体元件9以及中继电极11；以及密封工序，用密封树脂6覆盖导电部件5、导电部件5的顶端部5a的周围以及半导体元件9。
在半导体元件接合工序中，将半导体元件9的下表面电极焊接到中继电极11或者涂敷导电性膏并烧结而接合，如图2所示，将半导体元件9固定到中继电极11。也可以对中继电极11的接合部分实施镀镍、等离子体照射等表面处理，提高半导体元件9和中继电极11的接合性。
在导电部件接合工序中，将导电部件5用焊接接合到半导体元件9以及中继电极11，如图3所示，以朝向半导体封装4的上方延伸的方式固定折弯的导电部件5。
在密封工序中，通过所谓传递模密封导电部件5以及半导体元件9，在该传递模中，将接合了导电部件5的半导体元件9以及中继电极11配置到模具，使熔融的密封树脂材料流入模具并对整体加热，使密封树脂材料硬化而使密封树脂6一体成形。在此，通过在模具的与密封树脂6的突出部6a对应的部分设置长方体形状的空间，能够利用传递模形成长方体形状的突出部6a。在此，在不形成该空间而用传递模进行树脂密封时，如图5所示，不形成突出部6a，但关于希望形成突出部6a的部分以外，通过端面铣刀沿着图5所示的切削方向d1以及与其正交的切削方向d2切削，能够形成突出部6a。由此，无需再制作在传递模中使用的模具而能够变更突出部6a的位置，能够降低设计和制造的成本。另外，除了传递模以外，还能够在利用压缩成型、灌封等进行树脂包覆并使树脂硬化之后，通过切削、研磨等形成突出部6a。
通过以上的工序，能够制造本实施方式所涉及的半导体装置1和在半导体装置1中使用的半导体封装4。
这样，半导体装置1具备：半导体元件9；多个导电部件5，与半导体元件9电连接，朝向上方延伸；密封树脂6，密封半导体元件9和导电部件5，并且形成覆盖多个导电部件5的顶端部5a的周围的突出部6a；控制基板7，形成有突出部6a被插入的贯通孔7a，具有控制电极7b；以及可挠性布线8，连接控制电极7b和导电部件5的顶端部5a，具有可挠性，通过这样的结构，通过形成有突出部6a的密封树脂6，半导体封装4的导电部件5的顶端部5a的周围被绝缘，无需在半导体封装4与控制基板7之间设置底部填充材料等绝缘树脂，所以即使在半导体装置1产生外力或者应力，也不会产生该绝缘树脂的剥离、裂纹等不良现象自身。因此，能够得到防止由于在半导体装置1产生的外力或者应力引起的不良现象、耐久性优良的半导体装置1。另外，能够在这样的半导体装置1的制造中，使用形成有突出部6a的半导体封装4。
此外，在本实施方式中，示出了形成多个导电部件5的顶端部5a的周围被全部覆盖的突出部6a的密封树脂6的例子，但也可以是形成如下的突出部6a的结构的密封树脂6：顶端部5a的周围中的、控制基板7的上表面的高度以下的部分被密封树脂6覆盖、换言之比控制基板7的上表面的高度更靠上的部分未被密封树脂6覆盖。另外，如图3所示，示出了导电部件5的顶端部5a的上端全部露出的例子，但顶端部5a的上端的露出部按照可挠性布线8能够连接的程度露出即可，也可以设成为顶端部5a的上端的一部分被密封树脂6包覆的结构。例如，能够使顶端部5a的上端的露出部的宽度成为顶端部5a的宽度的一半程度。通过与这些顶端部5a的上下以及左右方向的露出有关的结构，也确保半导体装置1的绝缘性，在半导体封装4的制造中，密封树脂6的密封精度被缓和或者可挠性布线8的连接变得容易。
另外，如图6所示，从突出部6a的下端至突出部6a的上端、换言之从半导体封装4的形成突出部6a的面至突出部6a的上端的长度即突出部高度H1优选为控制基板7的厚度H2以上，突出部6a的上端比控制基板7的上表面处于更靠上方。在图6中，突出部6a的上端比控制基板7的上表面向上方以突出部6a的高度H1和控制基板7的厚度H2的差分处于更靠上方。通过该结构，突出部6a向贯通孔7a的插入变得容易，能够抑制由于插入不足等引起的半导体封装4和控制基板7的固定不良现象、可挠性布线8的连接不良现象等。另外，半导体封装4的支撑面6b和控制基板7的下表面既可以相接也可以离开。
进而，如图6所示，在作为可挠性布线8和顶端部5a的连接点即第一连接点8a与可挠性布线8和控制电极7b的连接点即第二连接点8b之间的长度的连接点间距离D1、从第一连接点8a至第二连接点8b的可挠性布线8的长度以及突出部6a的侧部和控制基板7的贯通孔7a的开口端的宽度即容许宽度D2的关系中，可挠性布线8的长度优选比连接点间距离D1与容许宽度D2之和长。通过该结构，即使产生外力或者应力而突出部6a和控制基板7横向活动而突出部6a的侧部与贯通孔7a的开口端碰撞，可挠性布线8的弯曲部不会延伸尽，能够抑制对可挠性布线8的第一连接点8a以及第二连接点8b施加负荷。
另外，突出部6a的形状除了图2所示的长方体以外也可以是多棱柱、圆柱等，关于控制基板7的贯通孔7a的形状，根据突出部6a的形状选择即可。进而，虽然示出了半导体封装4的支撑面6b为平坦的例子，但也可以并非完全平坦，也可以具有凹凸，还可以具有如圆顶型的球面。
另外，半导体封装4也可以如图7所示，在支撑面6b具备不包括导电部件5的顶端部5a的由密封树脂6构成的第二突出部6c。通过与第二突出部6c对应地在控制基板7设置第二贯通孔7c，并将第二突出部6c插入到第二贯通孔7c，半导体封装4和控制基板7进一步稳定地固定。因此，即使在半导体装置1或者半导体封装4产生外力或者应力而突出部6a和控制基板7即将横向活动也被限制，可挠性布线8的弯曲部不会延伸尽，能够进一步抑制对可挠性布线8的第一连接点8a以及第二连接点8b施加负荷。第二突出部6c的形状设为长方体、多棱柱、圆柱等即可。另外，能够使第二突出部6c的直径成为0.5mm以上且10mm以下程度，使高度成为0.1mm以上且5mm以下程度。例如，在第二突出部6c的形状是长方体的情况下，能够使宽度或者纵深成为0.5mm以上且10mm以下程度，使高度成为0.1mm以上且5mm以下程度。
进而，第二贯通孔7c是能够插入第二突出部6c的形状、大小即可，能够使其开口径成为0.5mm以上且10mm以下程度，使其孔的深度成为控制基板7的厚度量。例如，在俯视时第二贯通孔7c的开口形状是长方形的情况下，能够使其开口径的宽度或者纵深成为0.5mm以上且10mm以下程度。第二贯通孔7c能够用NC加工机、激光加工机等形成。第二贯通孔7c的宽度、纵深分别大于第二突出部6c的宽度、纵深，根据将第二突出部6c插入到第二贯通孔7c而在第二突出部6c的左、右产生的间隙的大小适当地调节即可。使左、右的间隙的大小均等的情况下的单侧的间隙的大小优选设为0.1mm以上且5mm以下。在减小间隙时，在半导体装置1产生外力或者应力的情况下，第二突出部6c和第二贯通孔7c易于接触，所以可挠性布线8难以延伸，能够抑制可挠性布线8成为过负荷。在增大间隙时，易于将第二突出部6c插入到第二贯通孔7c，装配精度提高，能够抑制由于插入不足等引起的不良现象。
进而，如图7所示，作为从第二突出部6c的下端至第二突出部6c的上端、换言之从半导体封装4的形成第二突出部6c的面至第二突出部6c的上端的长度的第二突出部高度H3优选为控制基板7的厚度H2以上，突出部6a的上端比控制基板7的上表面处于更靠上方。在图7中，突出部6a的上端比控制基板7的上表面以第二突出部高度H3和控制基板7的厚度H2的差分处于更靠上方。通过该结构，突出部6a向贯通孔7a的插入变得容易，能够抑制由于插入不足等引起的半导体封装4和控制基板7的固定不良现象、可挠性布线8的连接不良现象等。
进而，关于将第二突出部6c插入到贯通孔7a而产生的、第二突出部6c的左、右的间隙的大小，在使左、右的间隙均等的情况下，优选使单侧的间隙的大小成为0.5mm以上且5mm以下。在减小该单侧的间隙时，即使在半导体装置1或者半导体封装4产生外力或者应力而突出部6a和控制基板7即将横向活动，第二突出部6c和贯通孔7a接触，而突出部6a和控制基板7横向活动，可挠性布线8的弯曲部不会延伸尽，能够进一步抑制对可挠性布线8的第一连接点8a以及第二连接点8b施加负荷。在增大间隙时，易于将突出部6a插入到贯通孔7a，装配精度提高，能够抑制由于插入不足等引起的不良现象。
另外，也可以如图8所示，设为在图1的半导体装置1的控制基板7之上形成有覆盖导电部件5的顶端部5a、控制基板7的控制电极7b以及可挠性布线8的接合保护部件13的半导体装置1a。接合保护部件13具有弹性，从在半导体装置1a产生的外力或者应力保护顶端部5a、控制电极7b或者可挠性布线8。在接合保护部件13中使用弹性率为1MPa以上且小于1000MPa的比较柔软的树脂时，接合保护部件13易于追踪由于在半导体装置1a产生的外力或者应力引起的可挠性布线8的变位、变形，能够抑制对可挠性布线8的第一连接点8a以及第二连接点8b施加负荷。另外，在使用弹性率为1GPa以上且10GPa以下的比较难以产生弹性变形的树脂时，能够强化半导体封装4和控制基板7的固定，并且固定可挠性布线8，能够抑制由于在半导体装置1a产生的外力引起的可挠性布线8的变位、变形，抑制对可挠性布线8的第一连接点8a以及第二连接点8b施加负荷。进而，接合保护部件13具有绝缘性，且覆盖顶端部5a、控制电极7b以及可挠性布线8，从而它们之间的绝缘性提高。在接合保护部件13中，能够使用硅酮、氟、聚氨酯、聚烯烃、聚酰亚胺等热硬化性树脂、紫外线硬化性树脂等。另外，也可以使填充物分散到接合保护部件13，调整接合保护部件13的弹性率。在此，接合保护部件13为了在控制基板7的期望的位置以期望的形状形成，优选在硬化前具有触变性。
另外，在形成接合保护部件13的接合保护形成工序中，使用涂胶机、狭缝涂布机等，以覆盖导电部件5的顶端部5a、控制基板7的控制电极7b以及可挠性布线8的方式或者以覆盖控制基板7的上表面的整面的方式涂敷接合保护部件原料并使其硬化。在接合保护部件13的材料中选择了热硬化性树脂的情况下，加热而使其硬化，在选择了紫外线硬化性树脂的情况下，照射适合于树脂的波长的紫外线而使其硬化。
另外，虽然示出了将半导体封装4、半导体元件9、导电部件5具备多个的例子，但它们的数量也可以适当地变更。例如，也可以使半导体元件9成为4个，使导电部件5成为8个。在此，半导体封装4也可以具备多个在向半导体元件9供给电源电压或者控制电压、半导体元件9的工作电流或者工作温度的检测等中使用的电极，也可以与其对应地增加导电部件5的数量。
另外，虽然示出了将半导体元件9的未图示的电极配置到半导体元件9的上表面和下表面的例子，但也可以仅在半导体元件9的上表面配置多个。在该情况下，向半导体元件9的上表面的多个电极经由上表面接合层12连接多个导电部件5。
通过这样的结构，半导体封装4的导电部件5的顶端部5a的周围也被绝缘，无需在半导体封装4与控制基板7之间设置底部填充材料等绝缘树脂，所以即使在半导体装置1产生外力或者应力，也不会产生该绝缘树脂的剥离、裂纹等不良现象自身。另外，即使在半导体装置1产生外力或者应力接合保护部件13也追踪可挠性布线8或者接合保护部件13固定可挠性布线8，从而能够抑制对可挠性布线8的第一连接点8a以及第二连接点8b施加负荷。因此，能够得到防止由于在半导体装置1产生的外力或者应力引起的不良现象、耐久性优良的半导体装置1或者半导体封装4。
实施方式2
在实施方式1中，示出了半导体封装4的突出部6a的形状是长方体的例子，但在本实施方式中，说明突出部6a是阶梯状的形状的例子。其以外的结构与实施方式1相同。
图9是示出本实施方式中的半导体封装4的突出部6a和控制基板7的关系的剖面示意图。突出部6a是包括具有支撑部6d的下段和在下段之上具有插入部6e的上段的阶梯状的形状。支撑部6d支撑控制基板7的下表面，插入部6e被插入到控制基板7的贯通孔7a。在此，支撑部6d的上表面支撑控制基板7。
支撑部6d的直径大于控制基板7的贯通孔7a的开口径，插入部6e的直径小于控制基板7的贯通孔7a的开口径。能够使插入部6e的直径成为0.5mm以上且10mm以下程度，使高度成为0.1mm以上且5mm以下程度。例如，在插入部是长方体的情况下，能够使宽度或者纵深成为0.5mm以上且10mm以下程度，使高度成为0.1mm以上且5mm以下程度。支撑部6d的直径大于插入部6e的直径即可，设为能够支撑控制基板7的下表面的程度即可。
导电部件5的顶端部5a在插入部6e的上端部露出，该露出部成为与可挠性布线8的连接点。另外，作为从支撑部6d的上端至插入部6e的上端的长度的插入部高度H4优选为控制基板7的厚度H2以上，插入部6e的上端比控制基板7的上表面处于更靠上方。在图9中，插入部6e的上端比控制基板7的上表面以插入部高度H4和控制基板7的厚度H2的差分处于更靠上方。通过该结构，在控制基板7的背面搭载有电路布线/零件的情况或者在半导体封装4的突出部6a以外存在凹凸部的情况下，半导体封装4和控制基板7不会接触，而半导体封装4和控制基板7被平行地配置，所以难以产生突出部6a的插入不足。另外，通过这样消除插入不足，可挠性布线8易于连接。
在此，控制基板7是对板状地成形的环氧树脂进行加热而形成的，有时由于加热、吸湿等产生翘曲。即使在这样控制基板7的整面翘曲的情况下，通过上述结构，半导体封装4和控制基板7不会接触，而半导体封装4和控制基板7被平行地配置，所以难以产生突出部6a的插入不足。另外，通过这样消除插入不足，可挠性布线8易于连接。
即使设为这样的结构，通过形成有突出部6a的密封树脂6，半导体封装4的多个导电部件5的顶端部5a的周围被绝缘，无需在半导体封装4与控制基板7之间设置底部填充材料等绝缘树脂，所以即使在半导体装置1产生外力或者应力，也不会产生该绝缘树脂的剥离、裂纹等不良现象自身。因此，能够得到防止由于在半导体装置1产生的外力或者应力引起的不良现象、耐久性优良的半导体装置1或者半导体封装4。
此外，在实施方式1、2中，示出了将以朝向半导体封装4的上方延伸的方式弯曲的导电材料用于导电部件5的例子，但也可以是导电部件5使用电极柱14，并且与半导体元件9的电极连接的布线使用可挠性布线8的结构，如图10至图12所示构成半导体封装4a即可。在此，图10是示出半导体封装4a的概略结构的示意图，图11是图10的B-B面中的半导体封装4a的剖面示意图，图12是示出半导体封装4a的概略结构的示意图。为了使说明明了化，在图10中去掉密封树脂6而图示。
如图10所示，作为导电部件5使用具有导电性的柱状的电极柱14，电极柱14与半导体元件9电连接，朝向半导体封装4a的上方延伸。另外，电极柱14与设置于具有绝缘性的绝缘层16之上的作为导电图案的导电层17也连接。半导体元件9隔着绝缘层16固定到中继电极11。在半导体元件9设置有作为与连接有电极柱14的电极不同的电极的控制用端子15，在半导体元件9是MOSFET的情况下，控制用端子15例如是栅极电极端子。该控制用端子15和导电层17通过可挠性布线8连接。在可挠性布线8的形成、连接中，例如能够使用线键合。
如图11所示，电极柱14被密封树脂6密封，覆盖电极柱顶端部14a的周围的突出部6a由密封树脂6形成。电极柱顶端部14a的上端未被密封树脂6覆盖而向外部露出，将可挠性布线8连接到该露出部。在电极柱14中使用铜、镍等金属材料即可，例如，也可以使用电沉积涂层，用环氧树脂、聚酰亚胺树脂、硅树脂等绝缘性的材料，覆盖电极柱14的上端以及下端以外的周围、换言之电极柱14的侧面。而且，例如，能够通过传递模形成密封树脂6，得到具有如图12所示的突出部6a的半导体封装4a。
这样，在与电极柱14一起使用可挠性布线8来制造半导体封装4a时，即使变更半导体元件9的布局，也不需要导电部件5的再设计或者制造，能够削减设计成本。
即使设为这样的结构，通过形成有突出部6a的密封树脂6，用作半导体封装4a的导电部件5的电极柱14的电极柱顶端部14a的周围被绝缘，无需在半导体封装4a与控制基板7之间设置底部填充材料等绝缘树脂，所以即使在半导体装置1产生外力或者应力，也不会产生该绝缘树脂的剥离、裂纹等不良现象自身。因此，能够得到防止由于在半导体装置1产生的外力或者应力引起的不良现象、耐久性优良的半导体装置1或者半导体封装4a。
除了上述以外，还能够进行各实施方式的自由的组合、各实施方式的任意的构成要素的变形或者各实施方式的任意的构成要素的省略。

Claims (13)

1.一种半导体装置，具备：
半导体元件；
多个导电部件，与所述半导体元件电连接，朝向上方延伸；
密封树脂，密封所述半导体元件和所述导电部件，并且形成覆盖所述多个导电部件的顶端部的周围的突出部；
控制基板，形成有所述突出部被插入的贯通孔，具有控制电极；以及
可挠性布线，连接所述控制电极和所述导电部件的所述顶端部，具有可挠性。
2.根据权利要求1所述的半导体装置，其特征在于，
作为从所述突出部的下端至所述突出部的上端的长度的所述突出部的高度是所述控制基板的厚度以上，所述突出部的上端比所述控制基板的上表面处于更靠上方。
3.根据权利要求1所述的半导体装置，其特征在于，
所述突出部具备具有支撑所述控制基板的下表面的支撑部的下段和具有插入到所述贯通孔的插入部的上段，所述插入部的高度是所述控制基板的厚度以上，所述插入部的上端比所述控制基板的上表面处于更靠上方。
4.根据权利要求1至3中的任意一项所述的半导体装置，其特征在于，
所述密封树脂的所述突出部以外的上表面平坦。
5.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于，
在作为所述可挠性布线和所述顶端部的连接点即第一连接点以及所述可挠性布线和所述控制电极的连接点即第二连接点之间的长度的连接点间距离、从所述第一连接点至所述第二连接点的所述可挠性布线的长度以及作为所述突出部的侧部和所述贯通孔的开口端的宽度的容许宽度的关系中，所述可挠性布线的长度比所述连接点间距离与所述容许宽度之和长。
6.根据权利要求1至5中的任意一项所述的半导体装置，其特征在于，
在所述控制基板上还形成有接合保护部件，该接合保护部件覆盖所述顶端部、所述控制电极以及所述可挠性布线，并使它们之间电绝缘。
7.根据权利要求1至6中的任意一项所述的半导体装置，其特征在于，
具有如下构造：在所述密封树脂的所述突出部以外的上表面具备不包括所述导电部件的由所述密封树脂构成的第二突出部，所述第二突出部被插入到与所述第二突出部对应地设置的所述控制基板的第二贯通孔。
8.一种半导体装置的制造方法，具备：
半导体封装固定工序，将半导体封装固定到基体板，该半导体封装具有形成覆盖多个导电部件的顶端部的周围的突出部的密封树脂；
突出部插入工序，将所述突出部插入到设置于控制基板的贯通孔；以及
可挠性布线连接工序，通过线键合用可挠性布线连接所述顶端部和设置于所述控制基板的控制电极。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
还具备在所述控制基板之上形成接合保护部件的接合保护部件形成工序，所述接合保护部件覆盖所述顶端部、所述控制电极以及所述可挠性布线，并使它们之间电绝缘。
10.一种半导体封装，具备：
半导体元件；
多个导电部件，与所述半导体元件电连接，朝向上方延伸；以及
密封树脂，密封所述半导体元件和所述导电部件，并且形成覆盖所述多个导电部件的顶端部的周围的突出部。
11.根据权利要求10所述的半导体封装，其特征在于，
所述突出部包括具有支撑部的下段和在所述下段之上具有插入部的上段，所述下段的直径大于所述上段的直径。
12.根据权利要求10或者11所述的半导体封装，其特征在于，
所述密封树脂的所述突出部以外的上表面平坦。
13.根据权利要求10至12中的任意一项所述的半导体封装，其特征在于，
在所述密封树脂的所述突出部以外的上表面还具备不包括所述导电部件的由所述密封树脂构成的第二突出部。
CN202180090637.2A 2021-01-15 2021-01-15 半导体装置及其制造方法以及半导体封装 Pending CN116762164A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/001341 WO2022153501A1 (ja) 2021-01-15 2021-01-15 半導体装置とその製造方法、および半導体パッケージ

Publications (1)

Publication Number Publication Date
CN116762164A true CN116762164A (zh) 2023-09-15

Family

ID=82448141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180090637.2A Pending CN116762164A (zh) 2021-01-15 2021-01-15 半导体装置及其制造方法以及半导体封装

Country Status (5)

Country Link
US (1) US20240072026A1 (zh)
JP (1) JPWO2022153501A1 (zh)
CN (1) CN116762164A (zh)
DE (1) DE112021006819T5 (zh)
WO (1) WO2022153501A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256421A (ja) * 1997-03-11 1998-09-25 Hitachi Ltd 半導体装置及びその実装方法
JP2006287101A (ja) * 2005-04-04 2006-10-19 Toyota Motor Corp パワーモジュール、及び、その製造方法
JP2006210941A (ja) * 2006-03-27 2006-08-10 Renesas Technology Corp 半導体装置
JP5525024B2 (ja) 2012-10-29 2014-06-18 株式会社オクテック 半導体装置及び半導体装置の製造方法
CN104620372B (zh) 2012-12-28 2017-10-24 富士电机株式会社 半导体装置
JP6613756B2 (ja) * 2015-09-18 2019-12-04 日本電気株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112021006819T5 (de) 2023-10-26
WO2022153501A1 (ja) 2022-07-21
JPWO2022153501A1 (zh) 2022-07-21
US20240072026A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US10770380B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4455488B2 (ja) 半導体装置
CN107039297B (zh) 电极端子、半导体装置以及电力变换装置
WO2014010220A1 (ja) サブマウントおよび封止済み半導体素子ならびにこれらの作製方法
JP5818102B2 (ja) 半導体装置の製造方法
JP2018133481A (ja) 半導体モジュールおよびインバータ装置
JP6305176B2 (ja) 半導体装置及び製造方法
CN111816633B (zh) 半导体装置及半导体装置的制造方法
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
CN115547967A (zh) 半导体封装件用夹片结构体及包括其的半导体封装件
CN107818963B (zh) 半导体装置及半导体装置的制造方法
JP2009206406A (ja) パワー半導体装置
CN116762164A (zh) 半导体装置及其制造方法以及半导体封装
US8686545B2 (en) Semiconductor device and method for manufacturing the same
CN112530915B (zh) 半导体装置
JP2012209444A (ja) 半導体装置の製造方法および半導体装置
CN109287130B (zh) 电子模块、引线框以及电子模块的制造方法
JP2017135144A (ja) 半導体モジュール
US20220293481A1 (en) Semiconductor module and manufacturing method of semiconductor module
US11145616B2 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
US20230253274A1 (en) Semiconductor device
US20230069967A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
US20220108959A1 (en) Semiconductor module
JP2023124230A (ja) 電力用半導体装置
CN116457938A (zh) 半导体模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination