JP2004241400A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004241400A JP2004241400A JP2003025786A JP2003025786A JP2004241400A JP 2004241400 A JP2004241400 A JP 2004241400A JP 2003025786 A JP2003025786 A JP 2003025786A JP 2003025786 A JP2003025786 A JP 2003025786A JP 2004241400 A JP2004241400 A JP 2004241400A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- semiconductor chip
- intermediate layer
- interposer substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
【課題】配線部の表面の一部がソルダーレジストにて被覆されたインターポーザ基板の表面にソルダーレジストを介して半導体チップを搭載してなる半導体装置において、ソルダーレジストや配線部の構成を変更することなく、ソルダーレジストへ加わる応力の集中を低減する。
【解決手段】配線部１１、１２、１３の表面の一部がソルダーレジスト１５にて被覆されたインターポーザ基板１０と、インターポーザ基板１０の表面にソルダーレジスト１５を介して搭載された半導体チップ２０とを備え、半導体チップ２０とソルダーレジスト１５との間に、熱膨張係数が半導体チップ２０とソルダーレジスト１５との中間の大きさである中間層４０が介在している。
【選択図】 図１
【解決手段】配線部１１、１２、１３の表面の一部がソルダーレジスト１５にて被覆されたインターポーザ基板１０と、インターポーザ基板１０の表面にソルダーレジスト１５を介して搭載された半導体チップ２０とを備え、半導体チップ２０とソルダーレジスト１５との間に、熱膨張係数が半導体チップ２０とソルダーレジスト１５との中間の大きさである中間層４０が介在している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、配線部の表面の一部がソルダーレジストにて被覆されたインターポーザ基板の表面にソルダーレジストを介して半導体チップを搭載してなる半導体装置に関する。
【０００２】
【従来の技術】
従来、この種の半導体装置としては、例えばＢＧＡ（ボールグリッドアレイ）が知られている（例えば、特許文献１参照）。そのＢＧＡの一般的な断面構成を図７に示す。
【０００３】
インターポーザ基板１０におけるチップ搭載面には半導体チップ２０が搭載されており、このチップ搭載面とは反対側の面にはんだよりなるバンプ７０が形成されている。また、インターポーザ基板１０のチップ搭載面側には、導体部としての配線部１１、１２が形成されており、この配線部１１、１２の表面の一部がソルダーレジスト１５によって被覆されている。
【０００４】
半導体チップ２０は、ソルダーレジスト１５の上にダイペースト材等の接着剤５０を介して搭載されており、半導体チップ２０は、ソルダーレジスト１５から露出する配線部１２すなわちパッド１２にボンディングワイヤ３０によって結線され電気的に接続されている。
【０００５】
そして、このようなＢＧＡにおいては、インターポーザ基板１０のチップ搭載面上の半導体チップ２０、ボンディングワイヤ３０がモールド樹脂６０によって包み込まれるように封止されている。
【０００６】
【特許文献１】
特開平１１−１８６４４０号公報（第３頁、第１−第２図）
【０００７】
【発明が解決しようとする課題】
しかしながら、このようなＢＧＡにおいては、インターポーザ基板１０と半導体チップ２０との熱膨張係数の差異により、インターポーザ基板１０の配線部１１が断線するという問題が生じていた。
【０００８】
そのメカニズムは、次のようなものと考えられる。半導体チップ２０の熱膨張係数（例えば４ｐｐｍ／℃）は、インターポーザ基板１０の熱膨張係数（約１０〜１８ｐｐｍ／℃）と比較して小さい。このような熱膨張係数の差があると、使用時の温度変化等により、半導体チップ２０とインターポーザ基板１０に挟まれている配線部１１やソルダーレジスト１５に大きな応力が印加される。
【０００９】
特に、ソルダーレジスト１５は熱膨張係数が半導体チップ２０と比較して大きく、例えば５０〜６０ｐｐｍ／℃である。また、ソルダーレジスト１５は弾性率も高いため、ソルダーレジスト１５には大きな応力が発生する。
【００１０】
すると、半導体チップ２０の下部および近傍部に位置するソルダーレジスト１５からクラックが発生し、発生したクラックの下の配線部１１に応力が集中し、断線に至る。実際に、ソルダーレジスト１５のクラック近傍にて配線部１１の断線が確認された。
【００１１】
ここで、ソルダーレジスト１５にかかる応力を低減する対策としてソルダーレジスト１５の低弾性化や半導体チップ２０の厚さを低減することが考えられる。
一方、配線部の幅を増加させたり配線膜厚を増加させたりすることで配線部１１の強度を向上させることも考えられる。
【００１２】
しかしながら、これらの対策は、ソルダーレジスト１５や配線部１１の構成の変更すなわちインターポーザ基板１０の構成の変更を伴うものであり、また、材料物性の限界や構造上の制約から十分な効果を得ることは困難である。
【００１３】
また、上記特許文献１には、通常のソルダーレジストの上に低弾性のソルダーレジストを形成する構造を採用することが提案されている。しかし、ソルダーレジストの低弾性化には現行材料では限界があり、また、半導体チップとソルダーレジストは熱膨張係数差が大きいために十分な効果を得ることが難しい。
【００１４】
なお、このような問題は、上記ＢＧＡ以外にも、配線部の表面の一部がソルダーレジストにて被覆されたインターポーザ基板と、インターポーザ基板の表面にソルダーレジストを介して搭載された半導体チップとを備える半導体装置について共通の問題と言える。
【００１５】
そこで、本発明は上記問題に鑑み、ソルダーレジストや配線部の構成を変更することなく、ソルダーレジストへ加わる応力の集中を低減することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、配線部（１１、１２、１３）の表面の一部がソルダーレジスト（１５）にて被覆されたインターポーザ基板（１０）と、インターポーザ基板の表面にソルダーレジストを介して搭載された半導体チップ（２０）とを備える半導体装置において、半導体チップとソルダーレジストとの間に、熱膨張係数が半導体チップとソルダーレジストとの中間の大きさである中間層（４０、８０、９０）が介在していることを特徴としている。
【００１７】
それによれば、半導体チップとソルダーレジストとの間に両者の中間の熱膨張係数を有する中間層が存在するため、半導体チップとインターポーザ基板との熱膨張係数差によってソルダーレジストへ加わる応力が緩和される。
【００１８】
このように、本発明によれば、中間層を介在させるのみの簡単な構成であるため、ソルダーレジストや配線部の構成を変更することなく、ソルダーレジストへ加わる応力の集中を低減することができる。
【００１９】
また、請求項２に記載の発明では、中間層（４０、８０、９０）は半導体チップ（２０）の面方向のサイズよりも大きいものであることを特徴とする。
【００２０】
本発明者の検討によれば、従来の半導体装置では、特に、半導体チップの端部の下およびその近傍においてソルダーレジストに大きな応力が加わり、その下の配線部が断線しやすいことがわかった。
【００２１】
それに対して、中間層を半導体チップの面方向のサイズよりも大きいものとすれば、半導体チップの端部とソルダーレジストとの間に中間層を存在させることができるため、効果的である。
【００２２】
ここで、請求項３に記載の発明のように、中間層（４０、８０、９０）の厚さは１００μｍ以上であることが好ましい。
【００２３】
また、中間層としては、請求項４に記載の発明のように、接着剤（５０、５１）を介して半導体チップ（２０）とソルダーレジスト（１５）との間に固定された板材の中間層を採用したり、請求項５に記載の発明のように、接着剤（８１、９１）とこの接着剤の膜厚を確保するためのスペーサ（８２、９２）とから構成された中間層（８０、９０）を採用することができる。
【００２４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２５】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。なお、以下の各実施形態相互において同一の部分には、図中、同一符号を付してある。
【００２６】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置Ｓ１としてのＢＧＡ（ボールグリッドアレイ）の概略断面構成を示す図であり、図２は、図１中のＢＧＡを上方から見た概略平面図である。
【００２７】
インターポーザ基板１０は、ＢＴ樹脂（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、エポキシ樹脂、ポリイミド樹脂等の合成樹脂を主成分とした基材により構成されており、基材の厚さは例えば０．１〜０．５ｍｍ程度のものである。
【００２８】
このインターポーザ基板１０の上面すなわちチップ搭載面および下面には、Ｃｕ等の導体からなる配線部１１、１２、１３が形成されている。
【００２９】
これら配線部１１〜１３としては、インターポーザ基板１０の上面に形成された配線１１およびボンディングパッド１２と、インターポーザ基板１０の下面に形成されたはんだ電極１３とが図示されている。
【００３０】
インターポーザ基板１０の上面の配線部１１、１２と下面のはんだ電極１３とは、インターポーザ基板１０に形成されたスルーホール１４を介して電気的に接続されている。このスルーホール１４は、インターポーザ基板１０に貫通穴を形成し、その貫通穴の側面にＣｕめっきを施す等により形成されている。
【００３１】
これら配線部１１〜１３は、例えば厚さ１５μｍ程度の銅箔をインターポーザ基板１０の表面に接着し、その銅箔表面にＣｕめっき（厚さ１５μｍ程度）を行った後、エッチングすることにより形成されている。また、ボンディングパッド１２の表面には、ワイヤボンディング性を向上させるためＡｕ／Ｎｉめっきが施されている。
【００３２】
さらに、このインターポーザ基板１０においては、配線部１１〜１３の表面の一部がソルダーレジスト１５にて被覆されている。ソルダーレジスト１５は、一般にはんだのレジスト材として工業的用いられているものであり、エポキシ樹脂やアクリル樹脂等からなり、印刷法等にて形成される。
【００３３】
具体的には、ソルダーレジスト１５は、ボンディングパッド１２およびはんだ電極１３以外のインターポーザ基板１０の表面を覆うように、例えば２０〜３０μｍの厚さにて形成されたものとなっている。
【００３４】
このようにして構成されているインターポーザ基板１０の上面（チップ搭載面）には、ソルダーレジスト１５を介してシリコン等の半導体よりなる半導体チップ２０が搭載されている。
【００３５】
この半導体チップ２０とインターポーザ基板１０の複数個のボンディングパッド１２とは、ＡｕやＡｌ等のボンディングワイヤ３０を介して結線され電気的に接続されている。
【００３６】
ここで、本半導体装置Ｓ１においては、半導体チップ２０とソルダーレジスト１５との間に、熱膨張係数が半導体チップ２０（例えば４ｐｐｍ／℃）とソルダーレジスト１５（例えば５０〜６０ｐｐｍ／℃）との中間の大きさである中間層４０が介在している。
【００３７】
本実施形態では、中間層４０は板材（フィルム）であり、この板材としての中間層４０は半導体チップ２０の面方向のサイズよりも大きいものである。
【００３８】
例えば、図１に示すように、半導体チップ２０の端部からはみ出す中間層４０の長さＬが０．５ｍｍ以上であり、且つボンディングパッド１２を覆わないような大きさとなっている。また、中間層４０の厚さは１００μｍ以上のものとすることができる。
【００３９】
この中間層４０の材料としては、例えば、エポキシ樹脂、アクリル樹脂およびポリイミド樹脂等の樹脂材料を主成分とし、これに熱膨張係数や弾性係数を制御するためのガラス繊維やフィラー材を加えたものを採用することができる。ここで、中間層４０の弾性係数は３００ＧＰａ（ギガパスカル）以下にすることが好ましい。
【００４０】
そして、中間層４０は接着剤５０、５１を介して半導体チップ２０とソルダーレジスト１５との間に固定されている。ここで、中間層４０の上下に存在する接着剤５０、５１はダイペースト材等からなる。
【００４１】
例えば、接着剤５０、５１を構成する材料としては、エポキシ樹脂やアクリル樹脂等を主成分とし、フィラー成分等により低弾性化したものを用い、接着剤５０、５１の厚さは２０〜３０μｍ程度に形成することができる。
【００４２】
また、本半導体装置Ｓ１では、インターポーザ基板１０のチップ搭載面上の構成部分すなわち半導体チップ２０、ボンディングワイヤ３０、中間層４０等がモールド樹脂６０よって包み込まれるように封止されている。このモールド樹脂６０は、例えばシリカ等のフィラー等を混ぜることにより熱膨張係数を調整したエポキシ樹脂等からなる。
【００４３】
さらに、インターポーザ基板１０の下面では、ソルダーレジスト１５から露出するはんだ電極１３の表面に、はんだ材料からなるバンプ７０が形成されている。このバンプ７０は、例えばＰｂ−ＳｎはんだやＳｎ−Ａｇ−Ｃｕ等のはんだ材料からなるものにできる。
【００４４】
このような半導体装置Ｓ１は、次のようにして製造される。配線部１１〜１３およびソルダーレジスト１５が形成されたインターポーザ基板１０の上面に、接着剤５０、５１を介して中間層４０、半導体チップ２０を搭載する。
【００４５】
その後、ワイヤボンディングを行い、続いてモールド樹脂６０の成形を行い、その後、はんだ電極１３にバンプ７０を形成する。こうして、本実施形態の半導体装置Ｓ１ができあがる。
【００４６】
この半導体装置Ｓ１は、プリント基板やセラミック基板等からなり、表面に電極１１０が形成された基板１００の上に、バンプ７０を介して搭載され、はんだリフロー等を行うことにより、基板１００に実装される。
【００４７】
ところで、本実施形態によれば、半導体チップ２０とソルダーレジスト１５との間に両者１０、１５の中間の熱膨張係数を有する中間層４０が存在するため、半導体チップ２０とインターポーザ基板１０との熱膨張係数差によってソルダーレジスト１５へ加わる応力が緩和される。
【００４８】
そのため、本実施形態によれば、従来の半導体装置の構成に対して中間層４０を介在させるのみの簡単な構成とすることができるため、ソルダーレジスト１５や配線部１１〜１３の構成を変更することなく、ソルダーレジスト１５へ加わる応力の集中を低減することができる。
【００４９】
そして、半導体チップ２０とインターポーザ基板１０との間においてソルダーレジスト１５の下に位置する配線部１１、１２の断線の発生を極力低減させることができる。
【００５０】
また、本発明者の検討によれば、従来の半導体装置では、特に、半導体チップの端部の下およびその近傍においてソルダーレジストに大きな応力が加わり、その下の配線部が断線しやすいことがわかった。
【００５１】
それに対して、本実施形態では、中間層４０を半導体チップ２０の面方向のサイズよりも大きいものとしている。そのため、半導体チップ２０の端部とソルダーレジスト１５との間に中間層４０を存在させることができ、この部分における配線部１１、１２の断線防止に効果的である。
【００５２】
（第２実施形態）
図３は、本発明の第２実施形態に係る半導体装置Ｓ２としてのＢＧＡの概略断面構成を示す図であり、図４は、図３中の破線で囲んだＡ部を拡大した断面図である。
【００５３】
上記実施形態では、中間層４０は板材を採用したが、本実施形態では、中間層８０として接着剤８１とこの接着剤８１の膜厚を確保するためのスペーサ８２とから構成されたものを採用している。そのため、本実施形態では、上記実施形態に存在していた中間層の上下の接着剤５０、５１（図１参照）を廃止した構成となっている。
【００５４】
この中間層８０の接着剤８１としては、上述した接着剤と同様に、エポキシ樹脂やアクリル樹脂等を主成分としたダイペースト材等を採用することができる。
本実施形態では、この接着剤８１の熱膨張係数が半導体チップ２０とソルダーレジスト１５との中間の大きさである。
【００５５】
この場合、中間層８０は１００μｍ以上の厚さが好ましいが、このように厚く接着剤８１を形成すると、膜厚の確保が困難になる。そこで、本実施形態では、図４に示すように、中間層８０の接着剤８１中にシリカ等からなるφ１００μｍ以上のスペーサ８２を入れた構成としている。このスペーサ８２により中間層８０の膜厚が確保される。
【００５６】
もし、スペーサ８２が存在せず接着剤８１のみであると、厚く形成した場合には、半導体チップ２０の重さによってチップ端部へはみ出した接着剤８１がチップ表面に付着したり、チップが水平に支持されない等の問題が発生する。
【００５７】
そして、このような本実施形態の半導体装置Ｓ２によっても、中間層８０の応力緩和作用によって上記実施形態と同様の作用効果が発揮される。
【００５８】
（第３実施形態）
図５は、本発明の第３実施形態に係る半導体装置Ｓ３としてのＢＧＡの概略断面構成を示す図であり、図６は、図５中のＢＧＡを上方から見た概略平面図である。
【００５９】
本実施形態も、上記第２実施形態と同様に、中間層９０として接着剤９１とこの接着剤９１の膜厚を確保するためのスペーサ９２とから構成されたものを採用している。ここで、接着剤９１は上記第２実施形態と同様のものを採用できる。
【００６０】
一方、本実施形態のスペーサ９２は、半導体チップ２０の四隅において半導体チップ２０の端部からはみ出すように配置されたブロック状のスペーサ９２としている。このスペーサ９２は、例えばシリコンゴム等の低弾性材料からなるもので、厚さが１００μｍ程度のものにすることができる。
【００６１】
このような中間層９０では、接着剤９１およびスペーサ９２の両方が、その熱膨張係数が半導体チップ２０とソルダーレジスト１５との中間の大きさであるものになっている。
【００６２】
本実施形態は、スペーサ９２を接着剤９１とともにソルダーレジスト１５の上に搭載し、その上に半導体チップ２０を搭載することで形成することができる。そして、このような本実施形態の半導体装置Ｓ３によっても、上記実施形態と同様の作用効果が発揮される。
【００６３】
なお、本発明は上記したＢＧＡ以外にも、配線部の表面の一部がソルダーレジストにて被覆されたインターポーザ基板と、インターポーザ基板の表面にソルダーレジストを介して搭載された半導体チップとを備える半導体装置について、適用可能であることは上述の説明から明らかである。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置としてのＢＧＡ（ボールグリッドアレイ）の概略断面図である。
【図２】図１中のＢＧＡを上方から見た概略平面図である。
【図３】本発明の第２実施形態に係る半導体装置としてのＢＧＡの概略断面図である。
【図４】図３中の破線で囲んだＡ部の拡大図である。
【図５】本発明の第３実施形態に係る半導体装置としてのＢＧＡの概略断面図である。
【図６】図５中のＢＧＡを上方から見た概略平面図である。
【図７】従来の一般的な半導体装置の概略断面図である。
【符号の説明】
１０…インターポーザ基板、１１…配線、１２…ボンディングパッド、
１３…はんだ電極、１５…ソルダーレジスト、２０…半導体チップ、
４０、８０、９０…中間層、５０、５１…接着剤、
８１、９１…中間層の接着剤、８２、９２…スペーサ。
【発明の属する技術分野】
本発明は、配線部の表面の一部がソルダーレジストにて被覆されたインターポーザ基板の表面にソルダーレジストを介して半導体チップを搭載してなる半導体装置に関する。
【０００２】
【従来の技術】
従来、この種の半導体装置としては、例えばＢＧＡ（ボールグリッドアレイ）が知られている（例えば、特許文献１参照）。そのＢＧＡの一般的な断面構成を図７に示す。
【０００３】
インターポーザ基板１０におけるチップ搭載面には半導体チップ２０が搭載されており、このチップ搭載面とは反対側の面にはんだよりなるバンプ７０が形成されている。また、インターポーザ基板１０のチップ搭載面側には、導体部としての配線部１１、１２が形成されており、この配線部１１、１２の表面の一部がソルダーレジスト１５によって被覆されている。
【０００４】
半導体チップ２０は、ソルダーレジスト１５の上にダイペースト材等の接着剤５０を介して搭載されており、半導体チップ２０は、ソルダーレジスト１５から露出する配線部１２すなわちパッド１２にボンディングワイヤ３０によって結線され電気的に接続されている。
【０００５】
そして、このようなＢＧＡにおいては、インターポーザ基板１０のチップ搭載面上の半導体チップ２０、ボンディングワイヤ３０がモールド樹脂６０によって包み込まれるように封止されている。
【０００６】
【特許文献１】
特開平１１−１８６４４０号公報（第３頁、第１−第２図）
【０００７】
【発明が解決しようとする課題】
しかしながら、このようなＢＧＡにおいては、インターポーザ基板１０と半導体チップ２０との熱膨張係数の差異により、インターポーザ基板１０の配線部１１が断線するという問題が生じていた。
【０００８】
そのメカニズムは、次のようなものと考えられる。半導体チップ２０の熱膨張係数（例えば４ｐｐｍ／℃）は、インターポーザ基板１０の熱膨張係数（約１０〜１８ｐｐｍ／℃）と比較して小さい。このような熱膨張係数の差があると、使用時の温度変化等により、半導体チップ２０とインターポーザ基板１０に挟まれている配線部１１やソルダーレジスト１５に大きな応力が印加される。
【０００９】
特に、ソルダーレジスト１５は熱膨張係数が半導体チップ２０と比較して大きく、例えば５０〜６０ｐｐｍ／℃である。また、ソルダーレジスト１５は弾性率も高いため、ソルダーレジスト１５には大きな応力が発生する。
【００１０】
すると、半導体チップ２０の下部および近傍部に位置するソルダーレジスト１５からクラックが発生し、発生したクラックの下の配線部１１に応力が集中し、断線に至る。実際に、ソルダーレジスト１５のクラック近傍にて配線部１１の断線が確認された。
【００１１】
ここで、ソルダーレジスト１５にかかる応力を低減する対策としてソルダーレジスト１５の低弾性化や半導体チップ２０の厚さを低減することが考えられる。
一方、配線部の幅を増加させたり配線膜厚を増加させたりすることで配線部１１の強度を向上させることも考えられる。
【００１２】
しかしながら、これらの対策は、ソルダーレジスト１５や配線部１１の構成の変更すなわちインターポーザ基板１０の構成の変更を伴うものであり、また、材料物性の限界や構造上の制約から十分な効果を得ることは困難である。
【００１３】
また、上記特許文献１には、通常のソルダーレジストの上に低弾性のソルダーレジストを形成する構造を採用することが提案されている。しかし、ソルダーレジストの低弾性化には現行材料では限界があり、また、半導体チップとソルダーレジストは熱膨張係数差が大きいために十分な効果を得ることが難しい。
【００１４】
なお、このような問題は、上記ＢＧＡ以外にも、配線部の表面の一部がソルダーレジストにて被覆されたインターポーザ基板と、インターポーザ基板の表面にソルダーレジストを介して搭載された半導体チップとを備える半導体装置について共通の問題と言える。
【００１５】
そこで、本発明は上記問題に鑑み、ソルダーレジストや配線部の構成を変更することなく、ソルダーレジストへ加わる応力の集中を低減することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、配線部（１１、１２、１３）の表面の一部がソルダーレジスト（１５）にて被覆されたインターポーザ基板（１０）と、インターポーザ基板の表面にソルダーレジストを介して搭載された半導体チップ（２０）とを備える半導体装置において、半導体チップとソルダーレジストとの間に、熱膨張係数が半導体チップとソルダーレジストとの中間の大きさである中間層（４０、８０、９０）が介在していることを特徴としている。
【００１７】
それによれば、半導体チップとソルダーレジストとの間に両者の中間の熱膨張係数を有する中間層が存在するため、半導体チップとインターポーザ基板との熱膨張係数差によってソルダーレジストへ加わる応力が緩和される。
【００１８】
このように、本発明によれば、中間層を介在させるのみの簡単な構成であるため、ソルダーレジストや配線部の構成を変更することなく、ソルダーレジストへ加わる応力の集中を低減することができる。
【００１９】
また、請求項２に記載の発明では、中間層（４０、８０、９０）は半導体チップ（２０）の面方向のサイズよりも大きいものであることを特徴とする。
【００２０】
本発明者の検討によれば、従来の半導体装置では、特に、半導体チップの端部の下およびその近傍においてソルダーレジストに大きな応力が加わり、その下の配線部が断線しやすいことがわかった。
【００２１】
それに対して、中間層を半導体チップの面方向のサイズよりも大きいものとすれば、半導体チップの端部とソルダーレジストとの間に中間層を存在させることができるため、効果的である。
【００２２】
ここで、請求項３に記載の発明のように、中間層（４０、８０、９０）の厚さは１００μｍ以上であることが好ましい。
【００２３】
また、中間層としては、請求項４に記載の発明のように、接着剤（５０、５１）を介して半導体チップ（２０）とソルダーレジスト（１５）との間に固定された板材の中間層を採用したり、請求項５に記載の発明のように、接着剤（８１、９１）とこの接着剤の膜厚を確保するためのスペーサ（８２、９２）とから構成された中間層（８０、９０）を採用することができる。
【００２４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２５】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。なお、以下の各実施形態相互において同一の部分には、図中、同一符号を付してある。
【００２６】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置Ｓ１としてのＢＧＡ（ボールグリッドアレイ）の概略断面構成を示す図であり、図２は、図１中のＢＧＡを上方から見た概略平面図である。
【００２７】
インターポーザ基板１０は、ＢＴ樹脂（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、エポキシ樹脂、ポリイミド樹脂等の合成樹脂を主成分とした基材により構成されており、基材の厚さは例えば０．１〜０．５ｍｍ程度のものである。
【００２８】
このインターポーザ基板１０の上面すなわちチップ搭載面および下面には、Ｃｕ等の導体からなる配線部１１、１２、１３が形成されている。
【００２９】
これら配線部１１〜１３としては、インターポーザ基板１０の上面に形成された配線１１およびボンディングパッド１２と、インターポーザ基板１０の下面に形成されたはんだ電極１３とが図示されている。
【００３０】
インターポーザ基板１０の上面の配線部１１、１２と下面のはんだ電極１３とは、インターポーザ基板１０に形成されたスルーホール１４を介して電気的に接続されている。このスルーホール１４は、インターポーザ基板１０に貫通穴を形成し、その貫通穴の側面にＣｕめっきを施す等により形成されている。
【００３１】
これら配線部１１〜１３は、例えば厚さ１５μｍ程度の銅箔をインターポーザ基板１０の表面に接着し、その銅箔表面にＣｕめっき（厚さ１５μｍ程度）を行った後、エッチングすることにより形成されている。また、ボンディングパッド１２の表面には、ワイヤボンディング性を向上させるためＡｕ／Ｎｉめっきが施されている。
【００３２】
さらに、このインターポーザ基板１０においては、配線部１１〜１３の表面の一部がソルダーレジスト１５にて被覆されている。ソルダーレジスト１５は、一般にはんだのレジスト材として工業的用いられているものであり、エポキシ樹脂やアクリル樹脂等からなり、印刷法等にて形成される。
【００３３】
具体的には、ソルダーレジスト１５は、ボンディングパッド１２およびはんだ電極１３以外のインターポーザ基板１０の表面を覆うように、例えば２０〜３０μｍの厚さにて形成されたものとなっている。
【００３４】
このようにして構成されているインターポーザ基板１０の上面（チップ搭載面）には、ソルダーレジスト１５を介してシリコン等の半導体よりなる半導体チップ２０が搭載されている。
【００３５】
この半導体チップ２０とインターポーザ基板１０の複数個のボンディングパッド１２とは、ＡｕやＡｌ等のボンディングワイヤ３０を介して結線され電気的に接続されている。
【００３６】
ここで、本半導体装置Ｓ１においては、半導体チップ２０とソルダーレジスト１５との間に、熱膨張係数が半導体チップ２０（例えば４ｐｐｍ／℃）とソルダーレジスト１５（例えば５０〜６０ｐｐｍ／℃）との中間の大きさである中間層４０が介在している。
【００３７】
本実施形態では、中間層４０は板材（フィルム）であり、この板材としての中間層４０は半導体チップ２０の面方向のサイズよりも大きいものである。
【００３８】
例えば、図１に示すように、半導体チップ２０の端部からはみ出す中間層４０の長さＬが０．５ｍｍ以上であり、且つボンディングパッド１２を覆わないような大きさとなっている。また、中間層４０の厚さは１００μｍ以上のものとすることができる。
【００３９】
この中間層４０の材料としては、例えば、エポキシ樹脂、アクリル樹脂およびポリイミド樹脂等の樹脂材料を主成分とし、これに熱膨張係数や弾性係数を制御するためのガラス繊維やフィラー材を加えたものを採用することができる。ここで、中間層４０の弾性係数は３００ＧＰａ（ギガパスカル）以下にすることが好ましい。
【００４０】
そして、中間層４０は接着剤５０、５１を介して半導体チップ２０とソルダーレジスト１５との間に固定されている。ここで、中間層４０の上下に存在する接着剤５０、５１はダイペースト材等からなる。
【００４１】
例えば、接着剤５０、５１を構成する材料としては、エポキシ樹脂やアクリル樹脂等を主成分とし、フィラー成分等により低弾性化したものを用い、接着剤５０、５１の厚さは２０〜３０μｍ程度に形成することができる。
【００４２】
また、本半導体装置Ｓ１では、インターポーザ基板１０のチップ搭載面上の構成部分すなわち半導体チップ２０、ボンディングワイヤ３０、中間層４０等がモールド樹脂６０よって包み込まれるように封止されている。このモールド樹脂６０は、例えばシリカ等のフィラー等を混ぜることにより熱膨張係数を調整したエポキシ樹脂等からなる。
【００４３】
さらに、インターポーザ基板１０の下面では、ソルダーレジスト１５から露出するはんだ電極１３の表面に、はんだ材料からなるバンプ７０が形成されている。このバンプ７０は、例えばＰｂ−ＳｎはんだやＳｎ−Ａｇ−Ｃｕ等のはんだ材料からなるものにできる。
【００４４】
このような半導体装置Ｓ１は、次のようにして製造される。配線部１１〜１３およびソルダーレジスト１５が形成されたインターポーザ基板１０の上面に、接着剤５０、５１を介して中間層４０、半導体チップ２０を搭載する。
【００４５】
その後、ワイヤボンディングを行い、続いてモールド樹脂６０の成形を行い、その後、はんだ電極１３にバンプ７０を形成する。こうして、本実施形態の半導体装置Ｓ１ができあがる。
【００４６】
この半導体装置Ｓ１は、プリント基板やセラミック基板等からなり、表面に電極１１０が形成された基板１００の上に、バンプ７０を介して搭載され、はんだリフロー等を行うことにより、基板１００に実装される。
【００４７】
ところで、本実施形態によれば、半導体チップ２０とソルダーレジスト１５との間に両者１０、１５の中間の熱膨張係数を有する中間層４０が存在するため、半導体チップ２０とインターポーザ基板１０との熱膨張係数差によってソルダーレジスト１５へ加わる応力が緩和される。
【００４８】
そのため、本実施形態によれば、従来の半導体装置の構成に対して中間層４０を介在させるのみの簡単な構成とすることができるため、ソルダーレジスト１５や配線部１１〜１３の構成を変更することなく、ソルダーレジスト１５へ加わる応力の集中を低減することができる。
【００４９】
そして、半導体チップ２０とインターポーザ基板１０との間においてソルダーレジスト１５の下に位置する配線部１１、１２の断線の発生を極力低減させることができる。
【００５０】
また、本発明者の検討によれば、従来の半導体装置では、特に、半導体チップの端部の下およびその近傍においてソルダーレジストに大きな応力が加わり、その下の配線部が断線しやすいことがわかった。
【００５１】
それに対して、本実施形態では、中間層４０を半導体チップ２０の面方向のサイズよりも大きいものとしている。そのため、半導体チップ２０の端部とソルダーレジスト１５との間に中間層４０を存在させることができ、この部分における配線部１１、１２の断線防止に効果的である。
【００５２】
（第２実施形態）
図３は、本発明の第２実施形態に係る半導体装置Ｓ２としてのＢＧＡの概略断面構成を示す図であり、図４は、図３中の破線で囲んだＡ部を拡大した断面図である。
【００５３】
上記実施形態では、中間層４０は板材を採用したが、本実施形態では、中間層８０として接着剤８１とこの接着剤８１の膜厚を確保するためのスペーサ８２とから構成されたものを採用している。そのため、本実施形態では、上記実施形態に存在していた中間層の上下の接着剤５０、５１（図１参照）を廃止した構成となっている。
【００５４】
この中間層８０の接着剤８１としては、上述した接着剤と同様に、エポキシ樹脂やアクリル樹脂等を主成分としたダイペースト材等を採用することができる。
本実施形態では、この接着剤８１の熱膨張係数が半導体チップ２０とソルダーレジスト１５との中間の大きさである。
【００５５】
この場合、中間層８０は１００μｍ以上の厚さが好ましいが、このように厚く接着剤８１を形成すると、膜厚の確保が困難になる。そこで、本実施形態では、図４に示すように、中間層８０の接着剤８１中にシリカ等からなるφ１００μｍ以上のスペーサ８２を入れた構成としている。このスペーサ８２により中間層８０の膜厚が確保される。
【００５６】
もし、スペーサ８２が存在せず接着剤８１のみであると、厚く形成した場合には、半導体チップ２０の重さによってチップ端部へはみ出した接着剤８１がチップ表面に付着したり、チップが水平に支持されない等の問題が発生する。
【００５７】
そして、このような本実施形態の半導体装置Ｓ２によっても、中間層８０の応力緩和作用によって上記実施形態と同様の作用効果が発揮される。
【００５８】
（第３実施形態）
図５は、本発明の第３実施形態に係る半導体装置Ｓ３としてのＢＧＡの概略断面構成を示す図であり、図６は、図５中のＢＧＡを上方から見た概略平面図である。
【００５９】
本実施形態も、上記第２実施形態と同様に、中間層９０として接着剤９１とこの接着剤９１の膜厚を確保するためのスペーサ９２とから構成されたものを採用している。ここで、接着剤９１は上記第２実施形態と同様のものを採用できる。
【００６０】
一方、本実施形態のスペーサ９２は、半導体チップ２０の四隅において半導体チップ２０の端部からはみ出すように配置されたブロック状のスペーサ９２としている。このスペーサ９２は、例えばシリコンゴム等の低弾性材料からなるもので、厚さが１００μｍ程度のものにすることができる。
【００６１】
このような中間層９０では、接着剤９１およびスペーサ９２の両方が、その熱膨張係数が半導体チップ２０とソルダーレジスト１５との中間の大きさであるものになっている。
【００６２】
本実施形態は、スペーサ９２を接着剤９１とともにソルダーレジスト１５の上に搭載し、その上に半導体チップ２０を搭載することで形成することができる。そして、このような本実施形態の半導体装置Ｓ３によっても、上記実施形態と同様の作用効果が発揮される。
【００６３】
なお、本発明は上記したＢＧＡ以外にも、配線部の表面の一部がソルダーレジストにて被覆されたインターポーザ基板と、インターポーザ基板の表面にソルダーレジストを介して搭載された半導体チップとを備える半導体装置について、適用可能であることは上述の説明から明らかである。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置としてのＢＧＡ（ボールグリッドアレイ）の概略断面図である。
【図２】図１中のＢＧＡを上方から見た概略平面図である。
【図３】本発明の第２実施形態に係る半導体装置としてのＢＧＡの概略断面図である。
【図４】図３中の破線で囲んだＡ部の拡大図である。
【図５】本発明の第３実施形態に係る半導体装置としてのＢＧＡの概略断面図である。
【図６】図５中のＢＧＡを上方から見た概略平面図である。
【図７】従来の一般的な半導体装置の概略断面図である。
【符号の説明】
１０…インターポーザ基板、１１…配線、１２…ボンディングパッド、
１３…はんだ電極、１５…ソルダーレジスト、２０…半導体チップ、
４０、８０、９０…中間層、５０、５１…接着剤、
８１、９１…中間層の接着剤、８２、９２…スペーサ。
Claims (5)
- 配線部（１１、１２、１３）の表面の一部がソルダーレジスト（１５）にて被覆されたインターポーザ基板（１０）と、
前記インターポーザ基板の表面に前記ソルダーレジストを介して搭載された半導体チップ（２０）とを備える半導体装置において、
前記半導体チップと前記ソルダーレジストとの間に、熱膨張係数が前記半導体チップと前記ソルダーレジストとの中間の大きさである中間層（４０、８０、９０）が介在していることを特徴とする半導体装置。 - 前記中間層（４０、８０、９０）は前記半導体チップ（２０）の面方向のサイズよりも大きいものであることを特徴とする請求項１に記載の半導体装置。
- 前記中間層（４０、８０、９０）の厚さは１００μｍ以上であることを特徴とする請求項１または２に記載の半導体装置。
- 前記中間層（４０）は板材であり、接着剤（５０、５１）を介して前記半導体チップ（２０）と前記ソルダーレジスト（１５）との間に固定されていることを特徴とする請求項１ないし３のいずれか一つに記載の半導体装置。
- 前記中間層（８０、９０）は、接着剤（８１、９１）とこの接着剤の膜厚を確保するためのスペーサ（８２、９２）とから構成されたものであることを特徴とする請求項１ないし３のいずれか一つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003025786A JP3879675B2 (ja) | 2003-02-03 | 2003-02-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003025786A JP3879675B2 (ja) | 2003-02-03 | 2003-02-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004241400A true JP2004241400A (ja) | 2004-08-26 |
| JP3879675B2 JP3879675B2 (ja) | 2007-02-14 |
Family
ID=32953985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003025786A Expired - Fee Related JP3879675B2 (ja) | 2003-02-03 | 2003-02-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3879675B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210792A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
| JP2011044561A (ja) * | 2009-08-20 | 2011-03-03 | Fujitsu Ltd | マルチチップモジュール及びマルチチップモジュールの製造方法 |
| JP2016063127A (ja) * | 2014-09-19 | 2016-04-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2003
- 2003-02-03 JP JP2003025786A patent/JP3879675B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210792A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
| JP4589743B2 (ja) * | 2005-01-31 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2011044561A (ja) * | 2009-08-20 | 2011-03-03 | Fujitsu Ltd | マルチチップモジュール及びマルチチップモジュールの製造方法 |
| JP2016063127A (ja) * | 2014-09-19 | 2016-04-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3879675B2 (ja) | 2007-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
| KR100371282B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2004214509A (ja) | 半導体装置およびそのアセンブリ方法 | |
| JPH10163386A (ja) | 半導体装置、半導体パッケージおよび実装回路装置 | |
| JP2000031327A (ja) | 半導体装置及びその製造方法 | |
| JP2005064479A (ja) | 回路モジュール | |
| JP4572467B2 (ja) | マルチチップ半導体装置およびその製造方法 | |
| JP2011044654A (ja) | 半導体装置 | |
| JP3442648B2 (ja) | ボールグリッドアレイ型半導体装置 | |
| JP5381175B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3879675B2 (ja) | 半導体装置 | |
| JP4577980B2 (ja) | 実装基板 | |
| JP3729487B2 (ja) | Ｂｇａパッケージ実装基板 | |
| JPH11260973A (ja) | 半導体チップの実装構造 | |
| WO2017043480A1 (ja) | 半導体パッケージ | |
| JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| JP4321269B2 (ja) | 半導体装置 | |
| JP5000621B2 (ja) | 半導体装置 | |
| JP2002289735A (ja) | 半導体装置 | |
| JP2001094228A (ja) | 半導体装置の実装構造 | |
| US20070209830A1 (en) | Semiconductor chip package having a slot type metal film carrying a wire-bonding chip | |
| JP4469427B2 (ja) | 半導体装置 | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ | |
| JP2003068922A (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
| JP2000114424A (ja) | 半導体素子実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |