JP2006210792A - 半導体装置 - Google Patents

Abstract

【課題】
半導体装置とプリント配線基板との電気的な接続を、安定させることが可能な半導体装置を提供する。
【解決手段】
本発明に係る半導体装置１は、実装基板２と、実装基板２上に搭載された回路基板４と、回路基板４上に搭載された半導体チップ６とを備え、実装基板２は、下面２ｂに外部端子１０が形成されていない下面領域１２を有し、回路基板４は、実装基板２の上面２ａにおいて、下面領域１２の直上に位置する上面領域１４に搭載されている。
【選択図】 図１

Description

本発明は、半導体装置に関するものである。

従来の半導体装置としては、例えば特許文献１に記載されたものがある。同文献に記載された半導体装置を図７に示す。この半導体装置１００は、実装基板１０２と、実装基板１０２の上面１０２ａにフリップチップ実装される半導体チップ１０４とを備える。半導体チップ１０４は、素子形成面１０４ａの所定の位置に、端子１０６とシート層１０８とを備える。端子１０６とシート層１０８との間には、柔軟性リード１１０が架設されている。柔軟性リード１１０と、実装基板１０２の配線とは、半田ボール１１２により電気的に接続されており、半導体チップ１０４は、実装基板１０２の配線と電気的に接続される。このように実装基板１０２の上面１０２ａ上に実装された半導体チップ１０４は、封入樹脂１１６によりモールドされ、半導体装置１００が形成されている。この半導体装置１００は、実装基板１０２の下面１０２ｂに外部端子１１４を備えており、プリント配線基板２００に実装することができる。

このように、半導体装置１００は、半導体チップ１０４と、半田ボール１１２との間に柔軟性のあるシート層１０８と柔軟性リード１１０とを備えており、半田ボール１１２が半導体チップ１０４に対して可動となるように構成されている。半田ボール１１２は、実装基板１０２に接続されており、実装基板１０２の外部端子１１４は、半導体チップ１０４に対して平行な方向に移動することが可能となる。したがって、半導体チップ１０４およびプリント配線基板２００が熱膨張しても、その熱膨張の差はシート層１０８および柔軟性リード１１０により吸収される。
特表平６−５０４４０８号公報

このような、特許文献１に記載の半導体装置によれば、半導体チップ１０４およびプリント配線基板２００の熱膨張の差による影響が軽減される。したがって、従来の半導体装置に比べて、半導体装置とプリント配線基板との電気的な接続を安定させることができる。

しかしながら、半導体チップ１０４とプリント配線基板２００との熱膨張率の差は、非常に大きい。半導体チップ１０４の熱膨張率が３ｐｐｍ／℃程度であるのに対して、プリント配線基板２００の熱膨張率は１６ｐｐｍ／℃程度である。したがって、プリント配線基板２００に実装した後、使用中における温度変化によって、熱膨張と収縮を繰り返すことによって、半導体チップ１０４の下に位置する柔軟性リード１１０と半田ボール１１２との接続部分にクラックが入り易く、半導体装置１００とプリント配線基板２００とが電気的に断線してしまう。したがって、半導体装置とプリント配線基板との電気的な接続が安定した半導体装置が求められていた。

本発明によれば、実装基板と、該実装基板上に搭載された回路基板と、該回路基板上に搭載された半導体チップとを備え、
前記実装基板は、下面に外部端子が形成されていない下面領域を有し、
前記回路基板は、前記実装基板の上面において、前記下面領域の直上に位置する上面領域に搭載されている半導体装置が提供される。

この半導体装置は、実装基板において、外部端子が形成されていない下面領域の直上に、回路基板が搭載され、回路基板上に半導体チップが搭載されている。つまり、外部端子は、回路基板または半導体チップが、実装基板に対して接近して配置されていない下面の領域に形成される。このような領域では、回路基板または半導体チップの熱膨張係数と、実装基板の熱膨張係数との差に起因する、ひずみ応力が低減され、このひずみ応力による外部端子の破損を防止することができる。したがって、このような領域に外部端子を形成することによって、半導体装置とプリント配線基板との電気的な接続を、安定して維持することができる。

本発明によれば、実装基板の上面において、外部端子が形成されていない下面領域の直上に位置する上面領域に、回路基板が搭載され、回路基板上に半導体チップが搭載されているため、半導体装置とプリント配線基板との電気的な接続を、安定して維持することができる半導体装置が実現される。

本発明に係る半導体装置は、実装基板と、該実装基板上に搭載された回路基板と、該回路基板上に搭載された半導体チップとを備える。前記実装基板は、下面に外部端子が形成されていない下面領域を有し、前記回路基板は、前記実装基板の上面において、前記領域の直上に位置する上面領域に搭載されている。

ここで回路基板とは、集積回路が形成されている基板だけではなく、集積回路が形成されていない板状の部材をも包含する。この回路基板としては、スペーサまたは半導体チップが用いられる。

以下、本発明の実施形態について、図面を用いて説明する。なお、前記回路基板としてスペーサを用いた場合を第１の実施形態とし、回路基板として半導体チップを用いた場合を第２の実施形態として説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図１は、本発明による半導体装置の第１の実施形態を示す概略断面図である。

図１に示すように、半導体装置１は、実装基板２と、実装基板２の上面２ａに搭載されたスペーサ４と、スペーサ４の上面４ａに搭載された第１の半導体チップ６と、第１の半導体チップ６の素子形成面６ａに搭載された第２の半導体チップ８と、を備える。実装基板２は、下面２ｂに、プリント配線基板に実装する際に使用する接続部材である外部端子１０が形成されている。

図２に、実装基板２の下面２ｂ側から見た概略図を示す。図２に示すように、実装基板２の下面２ｂには、外部端子１０により囲まれた、外部端子１０が形成されていない下面領域１２を有する。図２においては、下面領域１２は、外部端子１０が形成されていない領域であるが、外部端子１０が所定の数設けられた外部端子の形成密度が低い領域とすることを排除するものではない。また、図２においては、下面領域１２の形状が略正方形である態様を示すが、その形状は特に限定されない。

スペーサ４は、実装基板２の上面２ａにおいて、下面領域１２の直上に位置する上面領域１４に、チップマウント接着材１６により搭載される。上面領域１４は、下面領域１２と略同面積同形状である。スペーサ４の上面４ａには、チップマウント接着材１６により、第１の半導体チップ６が素子形成面６ａを上方向となるように搭載される。スペーサ４を用いることにより、下面領域１２および第１の半導体チップ６において、互いの面形状や面積を考慮する必要がなく、さらに下面領域１２の面積が、第１の半導体チップ６の下面（裏面）６ｂの面積より小さくても半導体チップを搭載することができる。

このスペーサ４は、上面領域１４内に収まるように搭載されていることが好ましい。つまり、スペーサ４が搭載されている領域の直下に位置する下面の領域には、外部端子１０が形成されていない。言い換えれば、外部端子は、スペーサまたは半導体チップが実装基板に対して接近して配置されていない領域に形成されている。このような領域では、スペーサまたは半導体チップの熱膨張係数と、実装基板の熱膨張係数との差に起因する、ひずみ応力が低減され、このひずみ応力による外部端子の破損を防止することができる。したがって、このような領域に外部端子を形成することによって、半導体装置とプリント配線基板との電気的な接続を、安定して維持することができる。

スペーサ４は、下面４ｂの面積が、第１の半導体チップ６の下面（裏面）６ｂの面積よりも小さいことが好ましい。これにより、上面領域１４（下面領域１２）の面積を、第１の半導体チップ６の下面６ｂの面積よりも小さくすることができる。

これに対し、従来の半導体装置においては、第１の半導体チップ６を、実装基板２に直接搭載していた。この場合、本願のような効果を得るには、下面領域１２の面積を、第１の半導体チップ６の下面６ｂの面積以上とする必要がある。しかしながら、下面領域１２を広くすると外部端子が減少するため、半導体装置１を多くの外部端子を使ってプリント配線基板に実装することが困難になる。しかしながら、スペーサ４の下面４ｂの面積を、第１の半導体チップ６の下面６ｂの面積よりも小さくすれば、下面領域１２の面積を下面６ｂの面積よりも小さくすることができ、外部端子１０の数が従来の半導体装置に比べて多くすることができる。したがって、半導体装置１を多くの外部端子を使ってプリント配線基板に実装することが可能となる。

なお、本発明の効果を損なわない範囲で、スペーサ４が、上面領域１４を超えて搭載されていてもよい。また、スペーサ４は、封止樹脂でモールドする際の熱や、実使用時の熱に対して耐熱性を有するものが用いられる。具体的には、シリコン等が挙げられる。

このスペーサ４の上面４ａには、さらに第１の半導体チップ６が搭載される。第１の半導体チップ６は、上面領域１４の少なくとも一部を覆うとともに、上面領域１４の外周縁１４ａを超える張り出し部分を有する。このような、第１の半導体チップ６と、上面領域１４との大きさの関係を図３を用いて説明する。

図３は、実装基板２の上面２ａにおいて、上面領域１４を覆うように第１の半導体チップ６を載置した状態であり、上面２ａ側から見た概略透視図である。図３（Ａ）に示すように、第１の半導体チップ６は、上面領域１４の外周縁１４ａを超える張り出し部分１７を有する。また、この他にも、例えば図３（Ｂ）のような位置関係であってもよい。つまり、第１の半導体チップ６は、上面領域１４を覆うように第１の半導体チップ６をどのように載置しても、上面領域１４の外周縁１４ａを超える張り出し部分１７が生じるような大きさである。

従来の半導体装置においては、実装基板の上面に半導体チップを直接搭載していた。したがって、実装基板の下面に外部端子が設けられていない下面領域を有していたとしても、このような大きさの第１の半導体チップ６を実装基板に直接搭載すると、実装基板の上面において、外部端子の直上に半導体チップが存在することになる。したがって、前述したように半導体装置とプリント配線基板とが電気的に断線する可能性があった。

これに対し、本願は、このような大きさの第１の半導体チップ６が、実装基板２上にスペーサ５を介して搭載されている。さらに、スペーサ５が搭載されている上面領域１４の直下に位置する下面領域１２には外部端子１０が形成されていない。言い換えれば、外部端子は、スペーサ５または第１の半導体チップ６が実装基板２に対して接近して配置されていない領域に形成されている。このような領域では、スペーサまたは半導体チップの熱膨張係数と、実装基板の熱膨張係数との差に起因するひずみ応力が低減され、このひずみ応力による外部端子の破損を防止することができる。したがって、このような領域に外部端子を形成することによって、半導体装置とプリント配線基板との電気的な接続を、安定して維持することができる。

この第１の半導体チップ６の素子形成面６ａには、チップマウント接着材１６により、第２の半導体チップ８が素子形成面８ａを上方となるようにさらに搭載されている。チップマウント接着材１６としては、回路の保護の観点から、絶縁ペーストを用いることが好ましい。

第１の半導体チップ６と実装基板２の配線とは、半導体チップ６の素子形成面６ａに形成されたボンディングパッド１８と、実装基板２の上面２ａのボンディングパッド（図示せず）とを、ボンディングワイヤ２０で接続することにより、電気的に接続される。一方、第２の半導体チップ８と実装基板２の配線とは、半導体チップ８の素子形成面８ａに形成されたボンディングパッド１８と、実装基板２の上面２ａのボンディングパッド（図示せず）とを、ボンディングワイヤ２０で接続することにより、電気的に接続される。

基板２の上面２ａの上に積層された、第１の半導体チップ６および第２の半導体チップ８は、封入樹脂２２により封止されており、本発明の半導体装置１が形成されている。

本発明による半導体装置は、図４に示すように、実装基板２の下面２ｂに、外部端子１０が形成されていない下面領域１２を２箇所有する構成としてもよい。また、図１および図４の態様に限定されず、下面領域１２を３箇所以上有する構成としてもよい。

以下、本発明に係る半導体装置１の第２の実施形態を説明する。なお、第１の実施形態とは回路基板のみが異なるため、他の部分の説明を省略する。第２の実施形態においては、回路基板として集積回路が形成されている半導体チップを用いる。

図５は、本発明による半導体装置の第２の実施形態を示す断面図である。

図５に示すように、半導体装置１は、実装基板２と、半導体チップ５と、第１の半導体チップ６と、第２の半導体チップ８と、が順に積層されてなる。半導体チップ５は、実装基板２の上面２ａ上に、素子形成面５ａを実装基板２側になるようにして、バンプ５ｃによりフリップチップ実装されている。第１の半導体チップ６は、半導体チップ５の下面（裏面）５ｂ上にチップマウント接着材１６により搭載される。

半導体チップ５は、実装基板２の上面２ａにおいて、下面領域１２の直上に位置する上面領域１４内に、チップマウント接着材１６により固着される。この半導体チップ５は、第１の実施態様と同様に、上面領域１４内に収まるように搭載されていることが好ましく、さらに素子形成面５ａ（図６においては下面５ｂ）の面積が、第１の半導体チップ６の下面（裏面）６ｂの面積よりも小さいことも好ましい。これにより、第１の実施態様と同様の効果が得られる。

従来の半導体装置においては、面積の異なる複数の半導体チップを積層する場合、実装基板上に、面積の大きい半導体チップから搭載していた。この場合において、本願のような効果を得るためには、半導体チップの直下に位置する実装基板２の下面２ｂに、外部端子１０が形成されていない下面領域を設ける必要がある。しかしながら、面積の大きい半導体チップを実装基板に直接搭載した場合には、実装基板の下面に形成される外部端子の数が少なくなるため、半導体装置を多くの外部端子を使って実装することが困難になる。これに対し、本願であれば、下面領域１４の外周縁１４ａよりも外方向へ張り出す部分１７を有するような第１の半導体チップ６であっても、半導体チップ５を介して多くの外部端子を有する実装基板２に搭載することができる。したがって、半導体装置とプリント配線基板との電気的な接続を、安定して維持することができる。

一方、図６に示すように、半導体チップ５を、実装基板２の上面２ａにおいて、下面領域１２の直上に位置する上面領域１４に、チップマウント接着材１６により搭載してもよい。この場合、素子形成面５ａ上に、層間接続部材２４を介して第１の半導体チップ６が積層される。半導体チップ５は、素子形成面５ａのボンディングパッド１８に、実装基板２の配線と電気的に接続するためのボンディングワイヤ２０が接続されている。したがって、層間接続部材２４を用いることにより、半導体チップ５と第１の半導体チップ６とは、ボンディングワイヤ２０に接触しないように、所定距離離間させることができる。

層間接続部材２４としては、厚膜に形成可能な絶縁ペースト、シート型チップマウント材、シリコンスペーサ等を用いることができる。

なお、本発明の効果を損なわない範囲で、半導体チップ５が、上面領域１４を超えて搭載されていてもよい。また、本実施形態においても、第１の実施形態と同様に、下面領域１２が複数設けられている構成であってもよい。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

例えば、上記では、回路基板（スペーサ４、半導体チップ５）上に、第１の半導体チップ６と第２の半導体チップ８とが２層積層された例により説明したが、これに限定されるわけではなく、半導体チップは１層以上有していればよい。

図１は、本発明の半導体装置における、第１の実施形態を示す概略断面図である。 図２は、半導体装置を実装基板の下面側から見た概略図である。 図３（Ａ）（Ｂ）は、実装基板２の上面２ａ側から見た概略透視図である。 図４は、本発明の半導体装置における、第１の実施形態を示す概略断面図である。 図５は、本発明の半導体装置における、第２の実施形態を示す概略断面図である。 図６は、本発明の半導体装置における、第２の実施形態のその他の例を示す概略断面図である。 図７は、従来の半導体装置の概略断面図である。

符号の説明

１ 半導体装置
２ 実装基板
２ａ 上面
２ｂ 下面
４ スペーサ
４ａ 上面
５ 半導体チップ
５ａ 素子形成面
５ｂ 下面
６ 第１の半導体チップ
６ａ 素子形成面
６ｂ 下面
８ 第２の半導体チップ
８ａ 素子形成面
１０ 外部端子
１２ 下面領域
１２ａ 外周縁
１４ 上面領域
１６ チップマウント接着材
１７ 張り出し部分
１８ ボンディングパッド
２０ ボンディングワイヤ
２２ 封入樹脂
１００ 半導体装置
１０２ 実装基板
１０２ａ 上面
１０４ 半導体チップ
１０４ａ 素子形成面
１０６ 端子
１０８ シート層
１１０ 柔軟性リード
１１２ 半田ボール
１１４ 外部端子
１１６ 封入樹脂
２００ プリント配線基板

Claims (9)

1. 実装基板と、該実装基板上に搭載された回路基板と、該回路基板上に搭載された半導体チップとを備え、
   前記実装基板は、下面に外部端子が形成されていない下面領域を有し、
   前記回路基板は、前記実装基板の上面において、前記下面領域の直上に位置する上面領域に搭載されていることを特徴とする半導体装置。
2. 前記半導体チップは、前記上面領域の少なくとも一部を覆うとともに、前記上面領域の外周縁を超える張り出し部分を有することを特徴とする請求項１に記載の半導体装置。
3. 前記回路基板の下面の面積が、前記半導体チップの下面の面積よりも小さいことを特徴とする請求項１または２に記載の半導体装置。
4. 前記回路基板は、前記上面領域内に搭載されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
5. 前記回路基板は、スペーサであることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
6. 前記回路基板は、素子形成面を有する半導体チップであることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
7. 前記回路基板は、前記素子形成面が前記実装基板側になるように、前記実装基板上に搭載された半導体チップであることを特徴とする請求項６に記載の半導体装置。
8. 前記回路基板は、前記素子形成面と反対側に位置する裏面が、前記実装基板側になるように、前記実装基板上に搭載された半導体チップであることを特徴とする請求項６に記載の半導体装置。
9. 前記下面領域は、複数設けられていることを特徴とする請求項１乃至８のいずれかに記載の半導体装置。

Images