JP2015035495A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015035495A
JP2015035495A JP2013165546A JP2013165546A JP2015035495A JP 2015035495 A JP2015035495 A JP 2015035495A JP 2013165546 A JP2013165546 A JP 2013165546A JP 2013165546 A JP2013165546 A JP 2013165546A JP 2015035495 A JP2015035495 A JP 2015035495A
Authority
JP
Japan
Prior art keywords
metal substrate
substrate
insulating substrate
semiconductor chip
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013165546A
Other languages
English (en)
Inventor
真吾 井上
Shingo Inoue
真吾 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2013165546A priority Critical patent/JP2015035495A/ja
Publication of JP2015035495A publication Critical patent/JP2015035495A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

【課題】放熱性に優れた半導体装置及びその製造方法を提供すること。【解決手段】本発明は、互いに電気的に分離された一部と他部の領域を有する金属基板10と、金属基板10上に設けられ、金属基板10の一部の領域38eに対応した位置に凹部18を有する絶縁基板12と、凹部18内の金属基板10の一部の領域38eに搭載された半導体チップ14と、絶縁基板12に設けられ、絶縁基板12の上面と金属基板10の他部の領域38d、38fとの間を電気的に接続させるビア配線34と、絶縁基板12の上面側と半導体チップ14との間に設けられ、半導体チップ14の電位をビア配線34に接続させるワイヤ32と、を有する半導体装置である。【選択図】図1

Description

本発明は、半導体装置及びその製造方法に関し、例えば半導体チップが基板上に実装された半導体装置及びその製造方法に関する。
配線パターンを形成した絶縁基板上に半導体チップを実装した半導体装置が知られている。このような半導体装置では、半導体チップで発生した熱を逃がすために、半導体チップ下の絶縁基板に複数のビアを形成することが行われている(例えば、特許文献1参照)。
特開2004−273927号公報
しかしながら、半導体チップ下の絶縁基板に複数のビアを形成した構成では、熱抵抗が大きいため、良好な放熱性が得られない。放熱性を向上させるために、絶縁基板に熱伝導率の高い窒化アルミニウム基板を用いることも考えられるが、窒化アルミニウム基板は高価であるため、コストが高くなってしまう。
本発明は、上記課題に鑑みなされたものであり、低コストで放熱性に優れた半導体装置及びその製造方法を提供することを目的とする。
本発明は、互いに電気的に分離された一部と他部の領域を有する金属基板と、前記金属基板上に設けられ、前記金属基板の前記一部の領域に対応した位置に凹部を有する絶縁基板と、前記凹部内の前記金属基板の前記一部の領域に搭載された半導体チップと、前記絶縁基板に設けられ、前記絶縁基板の上面と前記金属基板の前記他部の領域との間を電気的に接続させる導電領域と、前記絶縁基板の上面側と前記半導体チップとの間に設けられ、前記半導体チップの電位を前記導電領域に接続させる接続部と、を有することを特徴とする半導体装置である。本発明によれば、低コストで放熱性に優れた半導体装置を得ることができる。
本発明は、金属基板と絶縁基板が接合された構造を前記金属基板側から切断し、前記金属基板を、前記絶縁基板によって支持され、互いに電気的に分離された一部と他部の領域に分離する工程と、前記絶縁基板側から前記金属基板の前記一部の領域に到達する凹部内に半導体チップを搭載する工程と、前記半導体チップの電位を前記金属基板の前記他部の領域に接続させる接続部を設ける工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、低コストで放熱性に優れた半導体装置を得ることができる。
上記構成において、前記絶縁基板に設けられ、前記絶縁基板の上面と前記金属基板の前記他部の領域との間を電気的に接続させる導電領域を設ける工程を有する構成とすることができる。
本発明によれば、低コストで放熱性に優れた半導体装置を得ることができる。
図1(a)は、実施例1に係る半導体装置を示す上面図、図1(b)は、下面図、図1(c)は、図1(a)のA−A間の断面図である。 図2は、実施例1に係る半導体装置の製造方法を示す断面図(その1)である。 図3(a)から図3(c)は、実施例1に係る半導体装置の製造方法を示す断面図(その2)である。 図4(a)から図4(c)は、実施例1に係る半導体装置の製造方法を示す断面図(その3)である。 図5は、実施例2に係る半導体装置を示す断面図である。 図6(a)から図6(c)は、実施例2に係る半導体装置の製造方法を示す断面図(その1)である。 図7(a)及び図7(b)は、実施例2に係る半導体装置の製造方法を示す断面図(その2)である。 図8は、実施例3に係る半導体装置を示す断面図である。 図9(a)は、実施例4に係る半導体装置を示す上面図、図9(b)は、下面図である。
以下、図面を参照して、本発明の実施例について説明する。
図1(a)は、実施例1に係る半導体装置を示す上面図、図1(b)は、下面図、図1(c)は、図1(a)のA−A間の断面図である。なお、図1(a)は、リッド16と絶縁性接着剤40を透視して図示している。図1(a)から図1(c)のように、実施例1の半導体装置100は、金属基板10と絶縁基板12とを含む基板13と、半導体チップ14と、リッド16と、を含む。なお、金属基板10は、図1(b)においては領域38a〜38iの全てを指すものである。絶縁基板12は、金属基板10上に接合されている。金属基板10の厚さは、例えば0.4mm程度(好ましくは0.4mm以上且つ0.7mm以下)であり、絶縁基板12の厚さは、例えば0.8〜1.0mm程度である。従来、金属基板の膜厚は、1mm以上であり、本願では、従来よりも薄い膜厚の金属基板10を用いるため、金属基板10自体のインダクタンス成分を低減することができ、さらには、金属基板10を介して、下地となる筐体の実装基板(図示なし)へ半導体チップ14の熱をすばやく放熱させることができる。金属基板10は、例えば銅基板である。絶縁基板12は、例えばプリント基板であり、ガラスエポキシ等の樹脂基板である。
絶縁基板12には、金属基板10が露出する凹部18が設けられている。凹部18は、図1(c)のように、金属基板10の一部も除去されて形成され、底面が金属基板10の上面よりも下側に位置している場合でもよいし、底面が金属基板10の上面と同一面を形成している場合でもよい。
凹部18内の金属基板10に、金めっき層20を介して、半導体チップ14が導電性接着剤22によって固定されている。金めっき層20は、金属基板10の下面にも形成されている。導電性接着剤22は、例えば金−錫の合金、銀、又は半田など金属を含むペーストを用いることができる。半導体チップ14は、例えば高周波及び高出力で動作する半導体チップであり、窒化物半導体を用いた高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)チップである。なお、窒化物半導体としては、例えばGaN、InN、AlN、InGaN、AlGaN、InAlN、InAlGaNが挙げられる。半導体チップ14の上面には、半導体チップ14の上面に形成された機能部分におけるゲート電極及びドレイン電極に電気的に接続されたゲート電極パッド24及びドレイン電極パッド26が設けられている。半導体チップ14の下面には、半導体チップ14の上面に形成された機能部分におけるソース電極に、半導体チップ14を貫通するビア配線によって電気的に接続されたソース電極パッド28が設けられている。
金属基板10は、金属基板10の下面から絶縁基板12が露出するまで金属基板10が除去されたアイソレーション領域36によって、互いに電気的に分離された複数の領域38a〜38iに分けられている。アイソレーション領域36は、図1(c)のように、金属基板10の下面から絶縁基板12が露出するまで除去された凹部である場合でもよいし、凹部内に絶縁部材が埋め込まれている場合でもよい。また、アイソレーション領域36は、図1(c)のように、絶縁基板12の一部も除去されて形成され、上面が金属基板10の上面よりも上側に位置している場合でもよいし、上面が金属基板10の上面と同一面を形成している場合でもよい。絶縁基板12に設けられた凹部18は、金属基板10の複数の領域のうちの一部の領域38eに対応した位置に設けられている。
ゲート電極パッド24及びドレイン電極パッド26は、絶縁基板12の上面に設けられた配線30にワイヤ32(接続部)によって電気的に接続されている。配線30は、例えば金めっきが施された銅配線である。配線30は、絶縁基板12を貫通するビア配線34(導電領域)によって、金属基板10の複数の領域のうち半導体チップ14が搭載された領域38e以外の領域38d、38fに電気的に接続されている。ビア配線34は、例えば銅配線である。なお、配線30と金属基板10とは、ビア配線34によって電気的に接続される場合に限らず、例えば絶縁基板12の側面に形成された配線(例えば、ハーフビア配線)によって電気的に接続される場合でもよい。また、半導体チップ14の下面に設けられたソース電極パッド28は、導電性接着剤22によって、金属基板10の複数の領域のうちの半導体チップ14が搭載された領域38eに電気的に接続されている。
このように、ゲート電極パッド24、ドレイン電極パッド26、及びソース電極パッド28は、金属基板10の複数の領域のうちの異なる領域38d、338f、及び38eに電気的に接続されている。これにより、金属基板10の領域38eを、半導体チップ14のソース電極を外部に電気的に接続させるソース端子として用いることができる。同様に、金属基板10の領域38d及び38fを、半導体チップ14のゲート電極及びドレイン電極を外部に電気的に接続させるゲート端子及びドレイン端子として用いることができる。したがって、実施例1の半導体装置100を実装基板に実装する場合、ソース端子として機能する領域38e、ゲート端子として機能する領域38d、ドレイン端子として機能する領域38fが、半田によって、実装基板に接合される。
絶縁基板12の上面には、絶縁性接着剤40によって、リッド16が接合されている。リッド16は、例えばセラミック、ガラス、プラスチック等を用いてもよいし、絶縁基板12と同じ材料を用いてもよい。絶縁基板12と同じ材料を用いた場合、リッド16の熱膨張係数が絶縁基板12と同じになるため、リッド16と絶縁基板12との間の接続信頼性を向上させることができる。絶縁性接着剤40は、例えばエポキシ等の樹脂系接着剤を用いることができる。
次に、実施例1に係る半導体装置の製造方法について説明する。図2から図4(c)は、実施例1に係る半導体装置の製造方法を示す断面図である。図2のように、最初に、金属基板10の上面に、絶縁基板12を接合させる。なお、金属基板10を用いる代わりに、絶縁基板12の一方の面に、厚い銅めっきを施すことで、金属基板を形成してもよい。次に、絶縁基板12を貫通し、金属基板10に接するビア配線34を形成する。ビア配線34は、絶縁基板12を貫通して金属基板10が露出する開口を形成し、開口内にめっきを行うことで形成できる。次に、絶縁基板12の上面に配線30を形成する。例えば、配線30は、パネルめっき法あるいはパターンめっき法を用いて形成することができる。これにより、配線30と金属基板10とがビア配線34によって電気的に接続される。
図3(a)のように、絶縁基板12の上面から、例えばドリル又はルーターを用いて絶縁基板12を除去して、金属基板10が露出する凹部18を形成する。凹部18の形成では、金属基板10が確実に露出するよう、金属基板10の一部まで除去することが好ましい。これにより、凹部18の底面は、金属基板10の上面よりも下側に位置することになる。
図3(b)のように、例えば電界めっき法を用いて、金属基板10の下面、凹部18の底面、及び配線30の上面に金めっき処理を施す。この金めっき処理は、金属基板10の下面、凹部18の底面、及び配線30の上面が互いに電気的に接続されていることから、一度の金めっき処理によって形成できる。これにより、金属基板10の下面及び凹部18の底面に金めっき層20が形成される。配線30の上面にも金めっき層が形成されるが、配線30は金めっき層を含むものとして図示する。金属基板10の下面、凹部18の底面、及び配線30の上面に金めっき層が形成されることで、信頼性を向上させることができる。例えば、配線30の上面に金めっき層が形成されることで、ワイヤ32の接続信頼性を向上させることができる。なお、電界めっき法で用いためっき用配線は、後の工程において、エッチングによって除去するか、基板を切断することによって除去する。エッチングによる除去は、めっき用配線を確実に除去できるが、工程数が増えてしまい、基板の切断による除去は、基板の個片化のときに同時にできるため工程数の増加は抑制できるが、配線の一部が残存してスタブとなり高周波特性を阻害するという一長一短がある。
図3(c)のように、金属基板10の下面から、例えばブレード又はルーターを用いて金属基板10を除去し、絶縁基板12が露出する凹部からなるアイソレーション領域36を形成する。これにより、金属基板10は、絶縁基板12によって支持され、互いに電気的に分離された複数の領域38a〜38iに分けられる。アイソレーション領域36の形成では、金属基板10が確実に除去されるように、絶縁基板12の一部まで除去することが好ましい。つまり、アイソレーション領域36の上面を、金属基板10の上面よりも上側に位置させることが好ましい。アイソレーション領域36を形成した後、例えばブレード又はルーターを用いて金属基板10及び絶縁基板12を切断して個片化する。これにより、金属基板10の上面に形成された絶縁基板12に金属基板10が露出する凹部18が形成されると共に、金属基板10を互いに電気的に分離された複数の領域38a〜38iに分けるアイソレーション領域36が形成された基板13の準備が完了する。
図4(a)のように、凹部18の金属基板10の領域38eに、導電性接着剤22を用いて、半導体チップ14を搭載する。半導体チップ14の下面にはソース電極パッド28が形成されているため、ソース電極パッド28は、金属基板10の複数の領域のうちの1つの領域38eに電気的に接続される。
図4(b)のように、半導体チップ14の上面に形成されているゲート電極パッド24とドレイン電極パッド26とを、絶縁基板12の上面に形成された配線30に、ワイヤ32によってそれぞれ接続させる。これにより、ゲート電極パッド24は、金属基板10の複数の領域のうちの1つの領域38dに電気的に接続され、ドレイン電極パッド26は、1つの領域38fに電気的に接続される。
図4(c)のように、半導体チップ14が実装された凹部18を覆うように、絶縁基板12の上面に、絶縁性接着剤40を用いて、リッド16を接合させる。これにより、半導体チップ14が封止される。以上のような工程を含んで、実施例1に係る半導体装置は形成される。
実施例1によれば、図1(c)のように、金属基板10は互いに電気的に分離された一部と他部の領域を有し、金属基板10上に、一部の領域38eに対応した位置に凹部18を有する絶縁基板12が設けられている。そして、半導体チップ14は、凹部18内の金属基板10の一部の領域38eに搭載されている。これにより、半導体チップ14で発生した熱を金属基板10に放熱させることが可能となり、優れた放熱性を得ることができる。また、絶縁基板12には、絶縁基板12の上面と金属基板10の他部の領域38d、38fとの間を電気的に接続させるビア配線34(導電領域)が設けられている。そして、絶縁基板12の上面側と半導体チップ14との間に設けられたワイヤ32(接続部)によって、半導体チップ14の電位はビア配線34に接続されている。これにより、金属基板10の一部と他部の領域を外部接続用の端子として用いることができる。例えば、半導体チップ14のゲート電極及びドレイン電極は、半導体チップ14が搭載された領域38e以外の互いに異なる領域38d、38fに電気的に接続され、ソース電極は、半導体チップ14が搭載された領域38eに電気的に接続される。これにより、領域38dをゲート端子、領域38fをドレイン端子、領域38eをソース端子として用いることができる。実施例1の半導体装置100は、一般的な基板製造プロセスによって製造することができるため、コストの低減が図れる。
金属基板10上に絶縁基板12が接合された基板13は、銅からなる金属基板上に樹脂からなるプリント基板が接合された基板、又は、プリント基板の一方の面に厚く銅めっきを施した基板である場合が好ましい。金属基板10に銅を用いることで、半導体チップ14で発生した熱の放熱性を向上させることができるためである。絶縁基板12にプリント基板を用いることで、コストを低減できるためである。
実施例1の半導体装置は、図3(c)のように、金属基板10と絶縁基板12が接合された構造を金属基板10側から切断し、金属基板10を、絶縁基板12によって支持され、互いに電気的に分離された一部と他部の領域に分離する。図4(a)のように、絶縁基板12側から金属基板10の一部の領域38eに到達する凹部18内に半導体チップ14を搭載する。図4(b)のように、半導体チップ14の電位を金属基板10の他部の領域38d、38fに接続させるワイヤ32を設ける。このような工程を含んで形成することができる。また、半導体チップ14の電位を金属基板10の他部の領域38d、38fに接続させるために、図2のように、絶縁基板12に、絶縁基板12の上面と金属基板10の他部の領域38d、38fとの間を電気的に接続させるビア配線34を設けることが好ましい。なお、図2から図3(c)で説明した工程は、多面取り構造を用いることができるため、良好な量産性を得ることができる。
図1(c)のように、リッド16が、凹部18を覆うように絶縁基板12の上面に接合されている。これにより、半導体チップ14はキャビティ内に設けられる。例えば半導体チップ14をモールド樹脂封止した場合、モールド樹脂は誘電損失が大きくまた耐熱性も劣ることから、高周波及び高出力で動作する半導体チップ14には不向きである。一方、実施例1では、半導体チップ14はキャビティ内に設けられることから、誘電損失が抑えられ且つ高温まで使用することが可能となる。
絶縁基板12は、1層の絶縁基板の場合に限らず、多層の絶縁基板からなる場合でもよい。多層絶縁基板を用いた場合、例えば内層に整合回路のキャパシタを形成するスタブを設けることができる。この場合、スタブがグランド(ソース端子)に近づくことになるため、スタブとグランドとの間の容量が大きくなり、その結果、スタブ自体の面積を小さくすることができる。また、絶縁基板12を、テフロン(登録商標)や樹脂等の高周波損失の小さい材料からなる上層とガラスエポキシ等の金属基板10との接着性の良好な材料からなる下層とからなる多層基板のように、異なる材料からなる層を有する多層基板としてもよい。これにより、高周波特性、接着性、コスト等を最適化することが可能となる。
図1(b)のように、金属基板10の複数の領域のうち、半導体チップ14のゲート電極、ドレイン電極、及びソース電極が電気的に接続された領域38d、38f、及び38e以外の領域を、例えば給電端子、温度モニタ端子、又は高調波処理用端子等として用いてもよい。
図5は、実施例2に係る半導体装置を示す断面図である。図5のように、実施例2の半導体装置200は、絶縁基板12aの上面に段差50が設けられている。リッド16aは、段差50の上段面に接合されていて、平坦形状をしている。その他の構成は、実施例1の図1(a)から図1(c)と同じであるため説明を省略する。
図6(a)から図7(b)は、実施例2に係る半導体装置の製造方法を示す断面図である。まず、実施例1の図2から図3(b)で説明した工程を実施する。その後、図6(a)のように、予めルータ等を用いて加工しておいたリング状の絶縁基板52を、絶縁基板12の上面に接合させる。リング状の絶縁基板52は、絶縁基板12と同じ材料からなる場合でもよいし、異なる材料からなる場合でもよい。これにより、上面に段差50が設けられた絶縁基板12aが形成される。
図6(b)のように、金属基板10の下面から、例えばブレード又はルーターを用いて金属基板10を除去し、絶縁基板12aが露出する凹部からなるアイソレーション領域36を形成する。これにより、金属基板10は、互いに電気的に分離された複数の領域38a〜38iに分けられる。アイソレーション領域36を形成した後、例えばブレード又はルーターを用いて金属基板10及び絶縁基板12aを切断して個片化する。
図6(c)のように、凹部18の金属基板10上に、導電性接着剤22を用いて、半導体チップ14を搭載する。図7(a)のように、半導体チップ14の上面に形成されているゲート電極パッド24とドレイン電極パッド26とを、ワイヤ32によってそれぞれ配線30に接続させる。
図7(b)のように、半導体チップ14が実装された凹部18を覆うように、絶縁基板12aの上面に、絶縁性接着剤40を用いて、リッド16aを接合させる。リッド16aは、絶縁基板12aに設けられた段差50の上段面に接合され、平坦形状をしている。以上のような工程を含んで、実施例2に係る半導体装置は形成される。
実施例2によれば、図5のように、絶縁基板12aの上面に段差50が設けられて、平坦形状をしたリッド16aが、段差50の上段面に接合されている。このように、絶縁基板12aの上面に段差50を設けることで、平坦形状をしたリッド16aを用いることが可能となり、コストを低減させることができる。
図8は、実施例3に係る半導体装置を示す断面図である。図8のように、実施例3の半導体装置300は、絶縁基板12の上面に、チップ部品60が半田62によって実装されている。チップ部品60は、例えば整合回路のための容量チップである。リッド16が、絶縁基板12の上面に接合されている。リッド16は、半田64によって絶縁基板12の上面に接合されていて、半田64に接触する面には、例えば銅からなる金属層66が設けられている。その他の構成は、実施例1の図1(a)から図1(c)と同じであるため説明を省略する。
実施例3に係る半導体装置は以下の方法によって製造することができる。まず、実施例1の図2から図4(b)で説明した工程を実施する。その後、図8のように、絶縁基板12の上面に半田62と半田64とを塗布した後、半田62上にチップ部品60を配置し、半田64上にリッド16を配置する。その後、半田リフローを行って、チップ部品60とリッド16とをそれぞれ、半田62、64によって、絶縁基板12の上面に固定する。このような工程を含んで、実施例3に係る半導体装置は形成される。
実施例3によれば、リッド16とチップ部品60とは共に、半田62、64によって絶縁基板12の上面に固定されている。これにより、リッド16とチップ部品60とを絶縁基板12の上面に同時に固定することが可能となり、製造工程を簡略化することができる。
絶縁基板12の上面に、チップ部品60の代わりに又はチップ部品60に加えて、IC(Integrated Circuit)等の機能素子を実装してもよい。この場合、機能素子を、金属基板10の複数の領域38a〜38iのうち半導体チップ14の電極が電気的に接続されていない領域のいずれかに電気的に接続させることで、接続させた領域を機能素子の外部端子として用いることができる。
図9(a)は、実施例4に係る半導体装置の上面図、図9(b)は、下面図である。なお、図9(a)は、実施例1の図1(a)と同様に、リッド16と絶縁性接着剤40を透視して図示している。図9(a)及び図9(b)のように、実施例4の半導体装置400は、金属基板10及び絶縁基板12が矩形形状をしている。例えば、金属基板10及び絶縁基板12は正方形形状をしている。半導体チップ14は、長手方向が金属基板10及び絶縁基板12の対向する一方の角70aから他方の角70bに向かう方向に沿うように、金属基板10上に実装されている。半導体チップ14のゲート電極パッド24が電気的に接続される配線30及び金属基板10の領域72aは、金属基板10及び絶縁基板12の対向する一方の角70cに配置されている。ドレイン電極パッド26が電気的に接続される配線30及び金属基板10の領域72cは、他方の角70dに配置されている。半導体チップ14のソース電極パッド28は、金属基板10の領域72aと72cとの間に位置する領域72bに電気的に接続されている。その他の構成は、実施例1の図1(a)から図1(c)と同じであるため説明を省略する。
実施例4によれば、金属基板10及び絶縁基板12は矩形形状をしていて、半導体チップ14は、長手方向が金属基板10の対向する一方の角70aと他方の角70bとの対角線方向に沿うように、金属基板10上に搭載されている。これにより、長手方向に長いサイズの半導体チップ14を搭載することが可能となるため、高出力の半導体チップ14を実装することができる。
実施例1から4では、半導体チップ14は、窒化物半導体を用いたHEMTチップの場合を例に示したが、これに限られない。半導体チップ14は、窒化物半導体を用いた他の電界効果トランジスタチップの場合でもよいし、窒化物半導体以外の半導体(例えばGaAs系半導体)を用いた電界効果トランジスタチップの場合でもよいし、電界効果トランジスタチップ以外の場合でもよい。窒化物半導体を用いた電界効果トランジスタチップは、高周波及び高出力で動作されることから、発熱量が大きい。したがって、半導体チップ14が窒化物半導体を用いた電界効果トランジスタチップである場合に、本発明を適用することが好ましい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 金属基板
12、12a 絶縁基板
13 基板
14 半導体チップ
16、16a リッド
18 凹部
24 ゲート電極パッド
26 ドレイン電極パッド
28 ソース電極パッド
30 配線
32 ワイヤ
34 ビア配線
36 アイソレーション領域
38a〜38i 金属基板の領域
50 段差
60 チップ部品
62、64 半田
70a〜70d 角
72a〜72c 金属基板の領域

Claims (3)

  1. 互いに電気的に分離された一部と他部の領域を有する金属基板と、
    前記金属基板上に設けられ、前記金属基板の前記一部の領域に対応した位置に凹部を有する絶縁基板と、
    前記凹部内の前記金属基板の前記一部の領域に搭載された半導体チップと、
    前記絶縁基板に設けられ、前記絶縁基板の上面と前記金属基板の前記他部の領域との間を電気的に接続させる導電領域と、
    前記絶縁基板の上面側と前記半導体チップとの間に設けられ、前記半導体チップの電位を前記導電領域に接続させる接続部と、を有することを特徴とする半導体装置。
  2. 金属基板と絶縁基板が接合された構造を前記金属基板側から切断し、前記金属基板を、前記絶縁基板によって支持され、互いに電気的に分離された一部と他部の領域に分離する工程と、
    前記絶縁基板側から前記金属基板の前記一部の領域に到達する凹部内に半導体チップを搭載する工程と、
    前記半導体チップの電位を前記金属基板の前記他部の領域に接続させる接続部を設ける工程と、を有することを特徴とする半導体装置の製造方法。
  3. 前記絶縁基板に設けられ、前記絶縁基板の上面と前記金属基板の前記他部の領域との間を電気的に接続させる導電領域を設ける工程を有することを特徴とする請求項2記載の半導体装置の製造方法。
JP2013165546A 2013-08-08 2013-08-08 半導体装置及びその製造方法 Pending JP2015035495A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013165546A JP2015035495A (ja) 2013-08-08 2013-08-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013165546A JP2015035495A (ja) 2013-08-08 2013-08-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015035495A true JP2015035495A (ja) 2015-02-19

Family

ID=52543830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013165546A Pending JP2015035495A (ja) 2013-08-08 2013-08-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2015035495A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171193A (ja) * 2015-03-12 2016-09-23 株式会社東芝 高周波半導体装置
JP2017079277A (ja) * 2015-10-21 2017-04-27 ローム株式会社 半導体装置およびその製造方法
JP2019041108A (ja) * 2017-08-25 2019-03-14 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
US10446510B2 (en) 2017-02-22 2019-10-15 Sumitomo Electric Device Innovations, Inc. Process of forming semiconductor apparatus mounting on substrate
WO2020012598A1 (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置
US10957591B2 (en) 2018-02-16 2021-03-23 Sumitomo Electric Device Innovations, Inc. Process of forming semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321173A (ja) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP2000077725A (ja) * 1998-08-27 2000-03-14 Shichizun Denshi:Kk 半導体のパッケージおよびその製造方法
JP2002057243A (ja) * 2000-08-09 2002-02-22 Dainippon Printing Co Ltd 半導体チップ搭載用基板とその製造方法、および半導体装置
JP2004140160A (ja) * 2002-10-17 2004-05-13 Hitachi Cable Ltd 配線板の製造方法及び配線板、ならびに半導体装置
JP2008109056A (ja) * 2006-10-27 2008-05-08 Toshiba Components Co Ltd 樹脂封止型半導体素子及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321173A (ja) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP2000077725A (ja) * 1998-08-27 2000-03-14 Shichizun Denshi:Kk 半導体のパッケージおよびその製造方法
JP2002057243A (ja) * 2000-08-09 2002-02-22 Dainippon Printing Co Ltd 半導体チップ搭載用基板とその製造方法、および半導体装置
JP2004140160A (ja) * 2002-10-17 2004-05-13 Hitachi Cable Ltd 配線板の製造方法及び配線板、ならびに半導体装置
JP2008109056A (ja) * 2006-10-27 2008-05-08 Toshiba Components Co Ltd 樹脂封止型半導体素子及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171193A (ja) * 2015-03-12 2016-09-23 株式会社東芝 高周波半導体装置
JP2017079277A (ja) * 2015-10-21 2017-04-27 ローム株式会社 半導体装置およびその製造方法
US10446510B2 (en) 2017-02-22 2019-10-15 Sumitomo Electric Device Innovations, Inc. Process of forming semiconductor apparatus mounting on substrate
JP2019041108A (ja) * 2017-08-25 2019-03-14 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP7207904B2 (ja) 2017-08-25 2023-01-18 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
US10957591B2 (en) 2018-02-16 2021-03-23 Sumitomo Electric Device Innovations, Inc. Process of forming semiconductor device
US11515208B2 (en) 2018-02-16 2022-11-29 Sumitomo Electric Device Innovations, Inc. Semiconductor device and semiconductor apparatus
WO2020012598A1 (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置
TWI725426B (zh) * 2018-07-12 2021-04-21 日商三菱電機股份有限公司 半導體裝置
JPWO2020012598A1 (ja) * 2018-07-12 2021-04-30 三菱電機株式会社 半導体装置
JP7080322B2 (ja) 2018-07-12 2022-06-03 三菱電機株式会社 半導体装置
US11557554B2 (en) 2018-07-12 2023-01-17 Mitsubishi Electric Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US10535581B2 (en) Module for heat generating electronic component
CN111446217B (zh) 半导体装置
WO2017126596A1 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
JP2015035495A (ja) 半導体装置及びその製造方法
US11011445B2 (en) Semiconductor package device
JPWO2019045088A1 (ja) 高周波モジュールおよびその製造方法
US20110012242A1 (en) Lead frame based ceramic air cavity package
JP6440917B1 (ja) 半導体装置
US9536803B2 (en) Integrated power module with improved isolation and thermal conductivity
US9093277B2 (en) Semiconductor device and method of manufacturing the same
JP5091459B2 (ja) 高放熱型電子部品収納用パッケージの製造方法
JP2024517259A (ja) 集積受動デバイス(ipd)構成要素およびパッケージならびにこれらを実施する方法
US11749589B2 (en) Module
US9887143B2 (en) Surface mount device package having improved reliability
US10879155B2 (en) Electronic device with double-sided cooling
JP5383407B2 (ja) 多数個取り配線基板
JP2017028174A (ja) 半導体装置
JP2010034212A (ja) 高周波セラミックパッケージおよびその作製方法
JP2007115793A (ja) 高放熱型電子部品収納用パッケージ
US10068882B2 (en) High-frequency module
JP6238225B2 (ja) 半導体装置
KR102384794B1 (ko) 통신용 증폭 반도체 패키지
JP2010186962A (ja) 半導体パッケージおよびその作製方法
JP2007088190A (ja) 高放熱型電子部品収納用パッケージ
JP3831173B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171031