JP2008109056A - 樹脂封止型半導体素子及びその製造方法 - Google Patents

樹脂封止型半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2008109056A
JP2008109056A JP2006292880A JP2006292880A JP2008109056A JP 2008109056 A JP2008109056 A JP 2008109056A JP 2006292880 A JP2006292880 A JP 2006292880A JP 2006292880 A JP2006292880 A JP 2006292880A JP 2008109056 A JP2008109056 A JP 2008109056A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
resin
metal plate
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006292880A
Other languages
English (en)
Inventor
Akira Nagano
朗 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Components Co Ltd
Original Assignee
Toshiba Components Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Components Co Ltd filed Critical Toshiba Components Co Ltd
Priority to JP2006292880A priority Critical patent/JP2008109056A/ja
Publication of JP2008109056A publication Critical patent/JP2008109056A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】本発明は、従来と比べ、組立性を向上させてコスト低減を図るとともに、省スペース化をなしえる樹脂封止型半導体素子を提供することを目的とする。
【解決手段】ガラスエポキシ基板21と、該基板21の裏面に形成された金属板24及び外部電極25と、基板21の開口部22から露出する放熱用の金属板23上に搭載された半導体チップ26と、開口部22以外の領域の前記基板表面に搭載された電子部品27と、前記外部電極25上に位置する基板21に形成されたスルーホールと、半導体チップ26と基板表面の回路配線を電気的に接続するボンディングワイヤ28と、半導体チップ26及びボンディングワイヤ28を樹脂封止する樹脂外囲器29とを具備し、基板上の電子部品27と基板裏面の外部電極25とがスルーホールを介して電気的に接続されていることを特徴とする，基板と金属板一体型の樹脂封止型半導体素子。
【選択図】 図１

Description

本発明は、厚みの薄い放熱用の金属板とガラスエポキシ基板とが一体化した樹脂封止型半導体素子及びその製造方法に関する。
周知の如く、例えばチップコンデンサーやチップ抵抗のように発熱をもたらす電子部品が知られている。こうした電子部品を備えた樹脂封止型半導体素子は、一般にガラスエポキシ基板の表面側に電子部品（半導体チップ）を樹脂封止して搭載するとともに、その他の領域に他の電子部品を搭載し、しかも基板の裏面側に放熱用の厚い金属板を基板と一体化して半導体チップからの熱を放熱するとともに、他の電子部品には基板表面側から外部リードを接続させている。
従来、こうした構成の樹脂封止型半導体素子は、例えば、図３（Ａ）〜（Ｆ）に示すように製造されている。
1) まず、ガラスエポキシ基板１に半導体チップ搭載用の開口部２を形成する。つづいて、前記基板１の両面に回路配線（配線パターン）３，３ａを形成する（図３（Ａ）参照）。なお、開口部２近傍の回路配線を符番３ａで示した。
2) 次に、基板１の表面側で回路配線３が形成されている領域に、電子部品４を搭載する（図３（Ｂ）参照）。
3) 次に、前記基板１を切断ラインＬに沿って切断する。つづいて、基板１の裏面に厚い（例えば、厚み３．５ｍｍ）放熱用の金属板５を基板１と一体化するように貼り合わせる。ひきつづき、開口部２から露出する金属板５上に接合材（半田、銀エポキシ等の金属）６を介して半導体チップ７を搭載する。更に、基板１上に回路配線３を介して電子部品４と接続する外部リード８を形成する（図３（Ｃ）参照）。
4) 次に、半導体チップ７と基板１上の回路配線３ａを、ボンディングワイヤ９を用いて電気的に接続する（図３（Ｄ）参照）。つづいて、前記半導体チップ６、ボンディングワイヤ９及び所定の回路配線３ａを樹脂外囲器１０により樹脂封止する（図３（Ｅ）参照）。更に、前記半導体チップ７や電子部品４等を囲むように樹脂製のキャップ１１を設けて、樹脂封止型半導体素子を製造する（図３（Ｆ）参照）。
こうした構成の樹脂封止型半導体素子では、半導体チップ７の放熱は基板裏側全面に形成された金属板５を介して行われているので、基板表面側の電子部品４の外部との接続は外部リード８を介して行われる。
従来、半導体チップの発熱を、リードを介して放散させる技術としては、例えば特許文献１が知られている。この特許文献１には、半導体チップを接着させるアイランドとこのアイランドと対向するリードとの間に高熱伝導材のセラミックをろう材により接着し固着することが記載されている。
特開平５−８２６１号公報
ところで、図３の樹脂封止型半導体素子の製造方法においては、基板１を個々に切断してから半導体チップ７の金属板５上へのマウント、半導体チップ７と回路配線３ａとのワイヤボンディング、樹脂外囲器１０の形成及びキャップ１１の取り付けを行うため、樹脂封止型半導体素子の組立性が低く、コスト高になるという問題があった。また、外部リード８がキャップ１１の横方向に伸びて存在するため、樹脂封止型半導体素子を別な取付け基板に組み立てる際に余分なスペースを必要とするという問題があった。
本発明は従来の課題を解決するためになされたもので、従来と比べ、組立性を向上させてコスト低減を図るとともに、省スペース化をなしえる樹脂封止型半導体素子及びその製造方法を提供することを目的とする。
本発明に係る樹脂封止型半導体素子は、表面に回路配線が形成されるとともに、半導体チップ搭載用の開口部が開口されたガラスエポキシ基板と、この基板の裏面の主要部分に該基板と一体化して形成された放熱用の金属板と、前記基板の裏面に前記金属板と離間するように形成された外部電極とを具備した樹脂封止型半導体素子において、前記基板の開口部から露出する前記金属板上に搭載された半導体チップと、前記開口部以外の領域の前記基板表面に搭載された電子部品と、前記外部電極上に位置する前記基板に形成されたスルーホールと、前記半導体チップと基板表面の回路配線を電気的に接続するボンディングワイヤと、前記半導体チップ及びボンディングワイヤを樹脂封止する樹脂外囲器とを具備し、前記基板上の電子部品と基板裏面の外部電極とがスルーホールを介して電気的に接続されている。
本発明に係る樹脂封止型半導体素子の製造方法は、表面に回路配線を形成したガラスエポキシ基板に半導体チップ搭載用の開口部を形成する工程と、前記基板の裏面に、放熱用の金属板及び外部電極を形成する工程と、外部電極が位置する前記基板領域に貫通孔を形成した後、スルーホールを形成する工程と、開口部から露出する前記金属板上に半導体チップを搭載するとともに、電子部品を基板上に搭載する工程と、半導体チップと基板上の回路配線とをボンディングワイヤを用いて電気的に接続する工程と、半導体チップ及びボンディングワイヤを樹脂封止する工程と、前記基板を切断する工程とを具備することを特徴とする。
本発明の樹脂封止型半導体素子によれば、従来のように、基板表面側の電子部品と接続する外部リードを設けることなく、電子部品とスルーホールを介して接続する外部電極を基板裏面側に配置する構成とすることにより、省スペース化を実現できる。
また、本発明の樹脂封止型半導体素子の製造方法によれば、基板への開口部の形成、基板への外部電極，金属板，回路配線の形成、基板への半導体チップ，電子部品の搭載、ワイヤボンディング、及び樹脂製外囲器の形成までの工程を、従来のように電子部品を基板に搭載してすぐに基板を切断することなく、基板と金属板との一体化のまま作業を進めることができる。従って、従来と比べて組立性を向上できる。
次に、本発明について更に詳しく説明する。
本発明において、発熱をもたらす半導体チップとしては、チップコンデンサーやチップ抵抗のような電子部品が挙げられる。半導体チップは、従来、基板の裏面全体に貼り付けられた厚い金属板によって放熱されていた。本発明の場合も基板裏面に配置した金属板により放熱されるが、従来のように基板全体に配置されるのではなく、外部電極部分を除いた領域に配置される。
本発明において、外部電極は基板上部に搭載される電子部品とスルーホールを介して電気的に接続されるので、放電用の金属板を除いた領域の基板の裏面には、通常複数個の外部電極が配置される。このように、外部電極を基板裏面に配置することにより、従来のように外部リードを基板の上部から横方向に取り出すことがなく、省スペース化を図ることができる。
また、本発明においては、基板への開口部の形成、基板への外部電極，金属板，回路配線の形成、基板への半導体チップ，電子部品の搭載、ワイヤボンディング、及び樹脂製外囲器の形成までの工程を、従来のように電子部品を搭載してからすぐに基板を切断することなく、基板と金属板との一体化のまま作業を進めることができる。従って、従来と比べて組立性を向上できる。
以下、本発明の具体的な実施例について図１（Ａ)〜（Ｆ）及び図２を介して説明する。ここで、図１は本発明の樹脂封止型半導体素子の製造方法を工程順に示す断面図であり、図２は図１（Ｄ）又は（Ｅ）のスルーホール周辺部分を拡大して断面図である。
1) まず、厚さ０．８ｍｍのガラスエポキシ基板２１に発熱をもたらす半導体チップを搭載するための開口部２２を形成した。つづいて、基板２１の表面側に回路配線２３，２３ａを形成した後、裏面側の主要部に厚さ０．２ｍｍの放熱用の金属板２４を形成するとともに、この金属板２４と離間して複数の外部電極２５を形成した。なお、開口部２２近傍の回路配線を符番２３ａで示した。更に、外部電極２５の上方に位置する基板２１に貫通孔（図示せず）を形成した後、この貫通孔にスルーホール（図示せず）を形成した（図１（Ａ）参照）。
2) 次に、開口部２２から露出する金属板２４上に半導体チップ２６を搭載するとともに、この半導体チップ２６以外の領域の基板２１上に回路配線２３を介して電子部品２７を搭載した（図１（Ｂ）参照）。
3) 次に、前記半導体チップ２６と基板上の回路配線２３ａをボンディングワイヤ２８により電気的に接続した（図１（Ｃ）参照）。つづいて、前記半導体チップ２６、ボンディングワイヤ２８及び所定の回路配線２３ａを樹脂外囲器２９により樹脂封止する（図１（Ｄ）参照）。
4) 次に、前記基板２１を図１（Ｄ）の切断ラインＬに沿って切断した（図１（Ｅ）参照）。なお、図１（Ｅ）において、電子部品２７と外部電極２５は、図２に示すように、スルーホール３１及び回路配線２３によって電気的に接続されている。ここで、スルーホール３１は、貫通孔３２の内周壁面に形成された導電性層３１ａと、この内側に充填された導電性層３１ｂから構成されている。つづいて、前記半導体チップ２６や電子部品２７等を囲むように樹脂製のキャップ３０を設けて、樹脂封止型半導体素子を製造した（図１（Ｆ）参照）。
上述したように、樹脂封止型半導体素子は、表面に回路配線２３，２３ａを形成したガラスエポキシ基板２１に開口部２２を形成し、前記基板２１の裏面に放熱用の金属板２４及び外部電極２５を形成し、外部電極２５が位置する前記基板領域に貫通孔３２を形成した後にスルーホール３１を形成し、開口部２２から露出する前記金属板２４上に半導体チップ２６を搭載するとともに、電子部品２７を基板２１上に搭載し、半導体チップ２６と基板上の回路配線２３ａとをボンディングワイヤ２８を用いて電気的に接続し、半導体チップ２６及びボンディングワイヤ２８等を樹脂封止し、基板２１を切断し、更にキャップ３０を形成することにより、製造されている。このように、半導体チップ２６の樹脂封止まで基板２１を切断することなく、基板２１と金属板２４との一体化のまま作業を進めることができる。従って、従来と比べて組立性を向上できる。
また、上記樹脂封止型半導体素子は、ガラスエポキシ基板２１と、この基板２１の裏面に形成された放熱用の金属板２４及び外部電極２５と、前記基板２１の開口部２２から露出する金属板２４上に搭載された半導体チップ２６と、前記開口部以外の領域の前記基板表面に搭載された電子部品２７と、前記外部電極２５上に位置する前記基板２１に形成されたスルーホール３１と、前記半導体チップ２６と基板表面の回路配線２３ａを電気的に接続するボンディングワイヤ２８と、前記半導体チップ２６及びボンディングワイヤ２８等を樹脂封止する樹脂外囲器２９を具備し、前記基板２１上の電子部品２７と基板２１裏面の外部電極２５とがスルーホール３１を介して電気的に接続された構成となっている。こうした構成の樹脂封止型半導体素子によれば、従来のように、基板表面側の電子部品と接続する外部リードを設けることなく、電子部品２７とスルーホール３１を介して接続する外部電極２５を基板裏面側に配置する構成とすることにより、省スペース化を実現できる。
なお、本発明は、上記実施例そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。具体的には、例えば実施例ではガラスエポキシ基板や金属板の厚みを上述したように記載したが、これらの数値に限定されない。また、上記実施例に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。更に、異なる実施例に亘る構成要素を適宜組み合せてもよい。
図１は、本発明の実施例に係る樹脂封止型半導体素子の製造方法を工程順に示す断面図を示す。 図２は、図１（Ｄ）又は（Ｅ）のスルーホール周辺部分を拡大して断面図である。 図３は、従来の樹脂封止型半導体素子の製造方法を工程順に示す断面図を示す。
符号の説明
２１…ガラスエポキシ基板、２２…開口部、２３，２３ａ…回路配線（配線パターン）、２４…金属板、２５…外部電極、２６…半導体チップ、２７…電子部品、２８…ボンディングワイヤ、２９…樹脂外囲器、３０…キャップ、３１…スルーホール。

Claims (2)

  1. 表面に回路配線が形成されるとともに、半導体チップ搭載用の開口部が開口されたガラスエポキシ基板と、この基板の裏面の主要部分に該基板と一体化して形成された放熱用の金属板と、前記基板の裏面に前記金属板と離間するように形成された外部電極とを具備した樹脂封止型半導体素子において、
    前記基板の開口部から露出する前記金属板上に搭載された半導体チップと、前記開口部以外の領域の前記基板表面に搭載された電子部品と、前記外部電極上に位置する前記基板に形成されたスルーホールと、前記半導体チップと基板表面の回路配線を電気的に接続するボンディングワイヤと、前記半導体チップ及びボンディングワイヤを樹脂封止する樹脂外囲器とを具備し、前記基板上の電子部品と基板裏面の外部電極とがスルーホールを介して電気的に接続されていることを特徴とする樹脂封止型半導体素子。
  2. 表面に回路配線を形成したガラスエポキシ基板に半導体チップ搭載用の開口部を形成する工程と、前記基板の裏面に、放熱用の金属板及び外部電極を形成する工程と、外部電極が位置する前記基板領域に貫通孔を形成した後、スルーホールを形成する工程と、開口部から露出する前記金属板上に半導体チップを搭載するとともに、電子部品を基板上に搭載する工程と、半導体チップと基板上の回路配線とをボンディングワイヤを用いて電気的に接続する工程と、半導体チップ及びボンディングワイヤを樹脂封止する工程と、前記基板を切断する工程とを具備することを特徴とする樹脂封止型半導体素子の製造方法。
JP2006292880A 2006-10-27 2006-10-27 樹脂封止型半導体素子及びその製造方法 Pending JP2008109056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006292880A JP2008109056A (ja) 2006-10-27 2006-10-27 樹脂封止型半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006292880A JP2008109056A (ja) 2006-10-27 2006-10-27 樹脂封止型半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008109056A true JP2008109056A (ja) 2008-05-08

Family

ID=39442135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006292880A Pending JP2008109056A (ja) 2006-10-27 2006-10-27 樹脂封止型半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008109056A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074152A (ja) * 2011-09-28 2013-04-22 Hitachi Chemical Co Ltd 電子部品素子搭載用基板及びその製造方法
JP2014011435A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc セラミック複合基板
JP2015035495A (ja) * 2013-08-08 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074152A (ja) * 2011-09-28 2013-04-22 Hitachi Chemical Co Ltd 電子部品素子搭載用基板及びその製造方法
JP2014011435A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc セラミック複合基板
JP2015035495A (ja) * 2013-08-08 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US8531019B2 (en) Heat dissipation methods and structures for semiconductor device
JP2006196709A (ja) 半導体装置およびその製造方法
JPH09307238A (ja) 多層回路基板
JP2010238979A (ja) 半導体装置およびその製造方法
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP2007012895A (ja) 回路装置およびその製造方法
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
JP2008085002A (ja) 半導体装置およびその製造方法
JP2008109056A (ja) 樹脂封止型半導体素子及びその製造方法
KR20200070958A (ko) 반도체 디바이스 패키지
JP7101309B2 (ja) 電子部品収納用パッケージ
JP2005197604A (ja) 半導体装置
JP4564968B2 (ja) 温度測定デバイスおよびこのデバイスを製造する方法
JP2009170454A (ja) モールドパッケージおよびその実装構造
JP2001291796A (ja) 配線基板
JP2008091970A (ja) 圧電発振器とその製造方法
JP2007109914A (ja) 半導体装置の製造方法
JP2006186000A (ja) 高出力半導体装置及びその製造方法
JP2005150693A (ja) チップパッケージ構造
JP2001127234A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH05109940A (ja) 混成集積回路
JP2000236034A (ja) 電子部品用パッケージ
JP3314139B2 (ja) 半導体装置