JP2005150693A - チップパッケージ構造 - Google Patents

チップパッケージ構造 Download PDF

Info

Publication number
JP2005150693A
JP2005150693A JP2004272789A JP2004272789A JP2005150693A JP 2005150693 A JP2005150693 A JP 2005150693A JP 2004272789 A JP2004272789 A JP 2004272789A JP 2004272789 A JP2004272789 A JP 2004272789A JP 2005150693 A JP2005150693 A JP 2005150693A
Authority
JP
Japan
Prior art keywords
chip
leads
lead
package structure
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004272789A
Other languages
English (en)
Inventor
Shih-Hsiung Lien
世雄 連
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optimum Care International Tech Inc
Original Assignee
Optimum Care International Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optimum Care International Tech Inc filed Critical Optimum Care International Tech Inc
Publication of JP2005150693A publication Critical patent/JP2005150693A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】チップパッケージ構造を提供する。
【解決手段】
チップパッケージ構造はチップ、インナー・アウターリードを具えた複数のリード、チップ上表面を露出しチップ周囲を覆う樹脂封止部及び該チップとリードを電気的に接続する複数個のワイヤを具え、該リードは内向きにチップの表面両側部まで延伸し、該リードと該チップ表面両側部の接触部分は粘着方式でチップをマウントしてダイパッドに代え、該リードのアウターリード或いはリード下表面は樹脂封止部外に露出して、はんだ流出を避けはんだ集中を容易にし、樹脂封止材料を節約し、目視での位置決めと再加工ができるようにし、外部電気的接続の接点とする。このようにして、該リードを内向きに延伸してダイパッドの構造に代えることにより、該パッケージ構造の体積を縮小し放熱しやすくし、且つ樹脂封止材料を節約するとともに、良好且つ安定した導通の効果を得る。。
【選択図】 図１

Description

本発明はチップパッケージ構造に関し、特に内向きに延伸したリードでダイパッドに代えて、堆積を縮小し且つ放熱し易く、樹脂封止材節約を達成するとともに、良好且つ安定した電気的導通の機能を具えるチップパッケージ構造に関する。
一般に集積回路チップは非常に脆弱なため、外部に適当なパッケージを施して、使用時に外力による汚染や破壊を受けないようにしなければならない。またチップを回路基板や基板、リードフレーム上に適度に電気的に接続して初めて、その機能を回路基板や基板或いはリードフレームを通して効果的に外部に伝達して、使用することが可能になる。
公知技術は、台湾特許の「リードフレーム構造」
のように、チップを搭載してチップの機能を外部に伝送できるようにしており、主に、多数を配列したリードから成り、各リードはそれぞれおおむねブロック状で、上面とその反対側の底面を具え、上面にチップをマウントし、底面の所定位置を上面に向かってある深さ凹ませて、凹んだ後の表面にてチップと電気的に接続できるようにし、凹ませていない箇所に自然と少なくとも一つの接続部を形成し、該接続部は凹んだ部分に比べて突出状を呈して、外部との連結に使用できるようにして、チップを外部に導通させる。
また、別の公知技術では、台湾特許の「表面結合面を縮小した半導体パッケージ構造」
のように、チップを具え、上表面と下表面を具え、該チップの上表面に複数個のボンディングパッドを形成し、複数個のリードを具えて、上表面と下表面を具え、リードは該チップの下表面まで延伸してチップをマウントし、複数個のワイヤを具えて該チップのボンディングパッドから対応するリードのややアウター側の上表面へ電気的に接続し、樹脂封止部を具えて、該チップ、ワイヤ及びリードの上表面を覆い包み、該樹脂封止部は少なくとも該複数個のリードの下表面の一部を露出する。また、リードが樹脂封止部から露出している下表面は、ワイヤと電気的接続しているリード上表面に対してインナー側に位置する。
上述の二種の公知の構造は従来のチップパッケージ構造の欠点を改善できるが、変更はリード（ピン）の形状、リード下表面に止まり、パッケージ構造の縮小、効果的な放熱及び材料節約はできず、また良好且つ安定した導通も達成できていない。よって該チップはやはり回路基板上に広汎に運用することができないため、公知の構造は実際使用の需要に適合できない。
台湾特許公告第５１５０６９号 台湾特許公告第４９６５７８号
本発明は、チップの体積を縮小し、且つ放熱し易く材料を節約し、良好且つ安定した導通の効果を提供することを課題とする。
本発明はチップパッケージ構造を提供する。該構造はチップを具え、該チップと電気的に接続する複数個のリードと、該チップの表面両側部とリードを電気的に接続する複数個のワイヤを具え、更に該チップ、リード及びワイヤを樹脂封止部内に覆い包み、これらのアウターリード或いはリード表面を樹脂封止部外に露出し、はんだ流出を防いではんだ集中し易くし、且つ樹脂封止材を節約し、目視による位置決めと再加工を容易にするとともに、チップの回路基板上への電気的接続に用い、ひいては該チップの体積を縮小し、放熱を容易にし、樹脂封止材を節約し、また良好で安定した導通の効果を具えるようにする。
本発明の実施例が提供するリードは構造と形状が簡単なだけでなく、製造上の利便性と製造コスト削減にも有利であり、更に外部電気的接続の接点の厚みが非常に小さいため、パッケージ全体の体積を大幅に減少し、且つ放熱しやすく材料が節約できる。また該リードの体積が簡略化・縮小化したため、これに伴ってチップの接点から外部回路基板の間の接点距離が短縮し、ひいてはチップの電気性伝達がより加速され、今日の技術趨勢にマッチする。
図１、図２に示すように、本発明の実施例の断面図で、本発明のチップパッケージ構造はパッケージ好悪図の体積を縮小でき、放熱が容易で樹脂封止材が節約でき良好で安定した導通効果が得られる。
パッケージ構造はチップ１、良好な導電性を具えた複数個のリード１２、該チップ１１とリード１２とを電気的に接続する複数個のワイヤ１３、及びチップ１１の周囲を覆う樹脂封止部１４を具える。該チップ１１はメモリチップ、マイクロプロセッサ、ロジック或いはＲＦチップとしてよく、材質はケイ素、ガリウム砒素或いはその他半導体材料とし、該チップ１１は表面１１１及び表面１１２を具え、該チップ１１の表面１１１は樹脂封止部１４外に露出して、放熱に役立つと同時に封止材料を節約する。
複数個のリード１２は一定の配列順序を呈して設置し、これらのリード１２はチップ１１の二側辺から内向きに該チップ１１の表面両側部まで延伸する。リード１２が該チップ１１の表面両側部に接触する部分は粘着材料１１３でチップ１１上に固定するため、粘着方式でチップ１１をマウントしてダイパッドに代える。リード１２のアウターリード１２７或いはリード表面１２６は樹脂封止部１４外に露出して、はんだ流出を避けてはんだを集中し易くし、封止材を節約すると共に、目視による位置決めと再加工を容易にし、且つ外部との電気的接続の接点とする。
図１、図２に示すように本発明の一実施例では、リード１２はハーフエッチング或いはプレスでその二つの平行段１２１、１２２及び二つの平行段１２１、１２２を接続する垂直段１２３を形成する。該二つの平行段１２１、１２２のうち平行段１２１の面積はもう一つの平行段１２２より略大きく、二つの平行段１２１、１２２が大小を呈するようにする。該二つの平行段１２１、１２２は実質上の水平面とし、更に該チップ１１の表面１１２がワイヤ１３を通じて平行段１２１の下表面１２１１に接続するようにする（図１に示す）。実際の必要に応じて、該チップ１１の表面１１２をワイヤ１３を通じてもう一つの平行段１２２の上表面１２２１上に接続してもよく、該上表面１２２１はカーブ状を呈して（図２に示す）、チップ１１がワイヤ１３、リード１２を通して回路基板と電気的に導通するようにしてもよい。本実施例では該リード１２の間の表面結合の幅を小さくして表面結合面を縮小している。該樹脂封止部１４はチップ１１を湿気、塵埃の侵蝕から保護し、エポキシ化合物、粘着材料、シリカを含む熱硬化性絶縁充填材とし、チップ１１、リード１２及びワイヤ１３を覆い、リード１２のアウターリード１２７或いはリード下表面１２６のみ樹脂封止部１４外に露出させて、外部電気的接続の接点とする。以上のようにして新しいチップパッケージ構造を形成する。
図３に示すように、本発明の別の実施例では、該リード１２はチップ１１の両面に跨って設置してよく、該リード１２の二つの平行段１２１、１２１内の上表面は粘着材料１１３でチップ１１に粘着固定し、よって粘着方式でチップ１１をマウントしてダイパッドに代え、更に該チップ１１の表面１１１は該ワイヤ１３でリード１２と電気的に接続する。
図４に示すように、本発明のもう一つの実施例では、該リード１２は一定の配列順序を呈して設置し、該リード１２はチップ１１の二側辺から内側へ向かって該チップの表面両側部まで延伸し、該リード１２の該チップ１１表面両側部との接触部分は接着材料１１３でチップ１１に粘着固定し、よって粘着方式でチップ１１をマウントしてダイパッドに代え、該リード１２のアウターリード１２７或いはリード表面１２６は樹脂封止部１４外に露出して、外部電気的接続の接点とする。該チップ１１の下表面１１２はワイヤ１３を通して該リード１２の一側縁上に接続する。
図５に示すように、本発明の更に別の実施例では、該リード１２ａはカーブ部１２４と平面部１２５から構成し、リード１２ａの平面部１２５の一表面はチップ１１の表面１１２と粘着材料１１３で粘着してよく、該チップ１１の表面１１２は該ワイヤ１３でリード１２ａの平面部１２５のもう一つの表面と電気的に接続する。
本発明のチップの断面状態図である。 本発明の実施例の断面状態図である。 本発明の別の実施例の断面状態図である。 本発明のもう一つの実施例の断面状態図である。 本発明の更に別の実施例の断面状態図である。
符号の説明
１１ チップ
１２ リード
１３ ワイヤ
１４ 樹脂封止部
１１１ 上表面
１１２ 下表面
１１３ 粘着材料
１２６ リード下表面
１２１、１２２ 二つの平行段
１２３ 垂直段
１２１１ 下表面
１２２１ 上表面
１２１２ 上表面
１２ａ リード
１２４ カーブ部
１２５ 平面部

Claims (3)

  1. チップパッケージ構造において、チップ、優れた導電性を具えた複数のリード、該チップとリードを電気的に接続する複数のワイヤ、及び樹脂封止部を具え、
    複数のリードは一定の配列順序を呈するように設け、それらのリードはチップの二つの側辺から内側に向かって該チップの表面の両側部まで延伸し、それらのリードの該チップ表面両側部との接触部分は粘着材料でチップ上に粘着固定し、よって粘着方式でチップをマウントすることによりダイパッドに代え、それらのリードのアウターリード或いはリード表面は樹脂封止部外に露出して、外部電気的接続する箇所とするようにして成ることを特徴とするチップパッケージ構造。
  2. 該樹脂封止部はチップを覆って且つチップの表面を露出するようにして成ることを特徴とする請求項１記載のチップパッケージ構造。
  3. 該チップのリードは二つの平行段及び該二つの平行段を接続する垂直段から構成してよく、且つ該ワイヤをそのうち一つの平行段の一面上に接続するようにして成ることを特徴とする請求項１記載のチップパッケージ構造。
JP2004272789A 2003-11-12 2004-09-21 チップパッケージ構造 Pending JP2005150693A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092131856A TWI244173B (en) 2003-11-12 2003-11-12 Semiconductor chip package structure

Publications (1)

Publication Number Publication Date
JP2005150693A true JP2005150693A (ja) 2005-06-09

Family

ID=34546516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004272789A Pending JP2005150693A (ja) 2003-11-12 2004-09-21 チップパッケージ構造

Country Status (3)

Country Link
US (1) US7309918B2 (ja)
JP (1) JP2005150693A (ja)
TW (1) TWI244173B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101933139B (zh) * 2007-12-20 2012-11-07 爱信艾达株式会社 半导体装置及其制造方法
US9818675B2 (en) * 2015-03-31 2017-11-14 Stmicroelectronics, Inc. Semiconductor device including conductive clip with flexible leads and related methods
CN110235260A (zh) * 2017-01-31 2019-09-13 晶化成半导体公司 用于增强紫外发光器件的可靠性的方法和封装

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846544A (en) * 1963-02-11 1974-11-05 Bayer Ag Sparingly-soluble kallikrein-inactivator derivative and processes involving said derivative
US3996447A (en) * 1974-11-29 1976-12-07 Texas Instruments Incorporated PTC resistance heater
US4415025A (en) * 1981-08-10 1983-11-15 International Business Machines Corporation Thermal conduction element for semiconductor devices
US4479140A (en) * 1982-06-28 1984-10-23 International Business Machines Corporation Thermal conduction element for conducting heat from semiconductor devices to a cold plate
US5549090A (en) * 1990-07-31 1996-08-27 Blount; David H. Electronic ignition system for combustion engines
US5107330A (en) * 1990-10-19 1992-04-21 At&T Bell Laboratories Self-adjusting heat sink design for vlsi packages
EP0512186A1 (en) * 1991-05-03 1992-11-11 International Business Machines Corporation Cooling structures and package modules for semiconductors
US5801330A (en) * 1995-02-09 1998-09-01 Robert Bosch Gmbh Housing for an electrical device having spring means
US5875096A (en) * 1997-01-02 1999-02-23 At&T Corp. Apparatus for heating and cooling an electronic device
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
WO2001077611A1 (en) * 2000-04-11 2001-10-18 Martin Marietta Materials, Inc. Evaluating aggregate particle shapes through multiple ratio analysis
JP3280954B2 (ja) * 2000-06-02 2002-05-13 株式会社東芝 回路モジュール及び回路モジュールを搭載した電子機器
US6417563B1 (en) * 2000-07-14 2002-07-09 Advanced Micro Devices, Inc. Spring frame for protecting packaged electronic devices
FR2835651B1 (fr) * 2002-02-06 2005-04-15 St Microelectronics Sa Dispositif de montage d'un boitier semi-conducteur sur une plaque-support par l'intermediaire d'une embase
KR100416980B1 (ko) * 2002-02-22 2004-02-05 삼성전자주식회사 볼 그리드 어레이 칩 고정장치
US7019976B1 (en) * 2003-06-04 2006-03-28 Cisco Technology, Inc. Methods and apparatus for thermally coupling a heat sink to a circuit board component
US6977434B2 (en) * 2003-10-20 2005-12-20 Hewlett-Packard Development Company, L.P. Semiconductor assembly and spring member therefor
US7280362B2 (en) * 2003-12-04 2007-10-09 Dell Products L.P. Method and apparatus for attaching a processor and corresponding heat sink to a circuit board
JP2005228954A (ja) * 2004-02-13 2005-08-25 Fujitsu Ltd 熱伝導機構、放熱システムおよび通信装置

Also Published As

Publication number Publication date
TW200516741A (en) 2005-05-16
TWI244173B (en) 2005-11-21
US20050098872A1 (en) 2005-05-12
US7309918B2 (en) 2007-12-18

Similar Documents

Publication Publication Date Title
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JPH09260550A (ja) 半導体装置
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR20070000292A (ko) 패키지 프레임 및 그를 이용한 반도체 패키지
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP6909630B2 (ja) 半導体装置
JP2002359338A (ja) リードフレーム及びそれを用いた半導体装置並びにその製造方法
JP2005150693A (ja) チップパッケージ構造
JPH04316357A (ja) 樹脂封止型半導体装置
JP2007150044A (ja) 半導体装置
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2009158825A (ja) 半導体装置
JP4994883B2 (ja) 樹脂封止型半導体装置
JP6909629B2 (ja) 半導体装置
JP2003023126A (ja) 半導体装置
JP2008288493A (ja) 半導体装置
JP2007042702A (ja) 半導体装置
JP4246598B2 (ja) 電力用半導体装置
JPH0831986A (ja) 放熱板付半導体装置
JP4241408B2 (ja) 半導体装置およびその製造方法
JP3918748B2 (ja) 半導体装置
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR20020044988A (ko) 칩스케일 패키지 및 웨이퍼 레벨에서의 칩스케일 패키지제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060621

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519