JP2006186000A - 高出力半導体装置及びその製造方法 - Google Patents

高出力半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006186000A
JP2006186000A JP2004375806A JP2004375806A JP2006186000A JP 2006186000 A JP2006186000 A JP 2006186000A JP 2004375806 A JP2004375806 A JP 2004375806A JP 2004375806 A JP2004375806 A JP 2004375806A JP 2006186000 A JP2006186000 A JP 2006186000A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
circuit board
printed circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004375806A
Other languages
English (en)
Inventor
Yoichi Matsuoka
洋一 松岡
Masami Nei
正美 根井
Makoto Hayashi
誠 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KYOEI OPTO JAPAN KK
Original Assignee
KYOEI OPTO JAPAN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KYOEI OPTO JAPAN KK filed Critical KYOEI OPTO JAPAN KK
Priority to JP2004375806A priority Critical patent/JP2006186000A/ja
Publication of JP2006186000A publication Critical patent/JP2006186000A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】 半導体装置のパッケージに放熱構造を付設する工程をプリント基板製造過程において実施することにより、当該半導体装置のパッケージ構造に放熱構造を一体化して製造することができ、当該半導体装置の小型化、構造の簡素化が図れる高出力半導体装置を提供する。
【解決手段】 半導体素子を駆動する際の発生熱を、パッケージ構造が有する金属端子において極めて効率よく放熱できることを特徴とする高出力半導体において、該半導体装置のパッケージには放熱構造部を有し、該放熱構造部はプリント基板の一部を構成するとともに、該放熱構造部が実装基板に装着されることにより効率的に放熱される。
【選択図】 図3

Description

本発明は、半導体素子を駆動する際の発生熱をパッケージ構造が有する金属端子において極めて効率よく放熱できることを特徴とする、高出力半導体装置及びその製造方法に関するものである。
一般的に発光ダイオードなどの半導体装置では、同装置を通電して駆動する際に、内蔵する発光素子のジャンクション部分から多量の熱が発せられる。この熱が同装置の特性寿命に影響を及ぼすため、特に高出力で駆動する半導体装置ではヒートシンクなる放熱構造を備えたものがある。しかしながら、発光ダイオードなどの半導体装置ではパッケージ構造にヒートシンクを搭載する場合、同パッケージに金属板を装着したりするが、回路基板に実装する際の実装占有率が高くなるため、パネルディスプレーやクラスターランプなどの集合製品における精細ピッチ実装や小型化に制約を受けるという欠点がある。
また、例えば特開2004−265986号公報に記載されているような公知の半導体装置にあっては、熱伝導性基台の表面に導電部を備えた配線板を固着し、発光素子を基台表面に装着し、該基台の裏面に放熱部材を装着すると共に、当該基台の表面側にプリント基板を装着する構造を採っている。このため、半導体装置自体が大型化すると共に、回路基板に実装する際に大きなスペースが必要となる欠点があった。
特開2004−265986号公報
本願発明は、半導体装置のパッケージに放熱構造を付設する工程をプリント基板製造過程において実施することにより、当該半導体装置のパッケージ構造に放熱構造を一体化して製造することができ、当該半導体装置の小型化、構造の簡素化が図れるほか、当該半導体装置を回路基板に実装する際の実装占有率を節減することができる高出力半導体装置及びその製造方法を提供するものである。
本願の半導体装置に係る発明は、半導体素子を駆動する際の発生熱を、パッケージ構造が有する金属端子において極めて効率よく放熱できることを特徴とする高出力半導体において、該半導体装置のパッケージには放熱構造部を有し、該放熱構造部はプリント基板の一部を構成するとともに、該放熱構造部が実装基板に装着されることにより効率的に放熱されることを特徴とする半導体装置である。
また、半導体素子を発光ダイオードとし、または、半導体素子を集成回路素子とする。
また、上記プリント基板上にリフレクターなる構造体を有し、半導体素子の気密遮蔽を目的とする構造体として使用することを特徴とするものである。
本願の半導体装置の製造方法に係る発明は、半導体素子を駆動する際の発生熱を、パッケージ構造が有する金属端子において極めて効率よく放熱できることを特徴とする高出力半導体装置の製造方法であって、前記半導体装置のパッケージに放熱構造部を付設する工程をプリント基板製造過程において実施することにより、当該放熱構造部を半導体装置のパッケージ構造と一体化したことを特徴とする前記半導体装置の製造方法である。
また、プリント基板の一部に両面銅貼り基板を使用するためのプリント基板製造工程を有し、該プリント基板製造工程は、前記両面銅貼り基板の裏面銅貼り部をエッチング除去する工程を有するとともに、上記プリント基板製造工程は、前記銅貼り基板の裏面に接着フィルムを貼り付けする工程を有し、ドリル加工を実施する工程を有することを特徴とする。
更に本願発明の半導体装置の製造方法は、上記プリント基板の放熱部に銅板を使用することを特徴とする前記半導体装置の製造方法であり、上記プリント基板の銅板をハーフエッチングする工程を有することを特徴とする。
更にまた本願発明の半導体装置の製造方法においては、上記プリント基板製造工程は、上記ドリル加工を実施された基板と上記ハーフエッチングを施された銅板とをプレス圧着で貼り合わせる工程を有し、上記プレス圧着の工程後に、銅めっきの工程を有し、上記の銅めっきを所定の形状にパターニングして分離分割部を設けるとともに、ソルダーレジスト印刷を実施することを特徴とする。
そして、前記半導体装置の製造方法において、上記プリント基板製造工程は、ニッケル・銀めっきを配する工程を有することを特徴とする前記半導体装置の製造方法も含んでいる。
また、上記のような半導体装置の製造方法において、上記プリント基板製造工程の後に、反射構造体を接着層を用いて貼り合わせる工程を有し、そのプリント基板上の反射構造体のキャビティー部に接着ペーストを塗布し、半導体素子を敷設することを特徴とし、金属ワイヤーを前記半導体素子と所定の電極部に接続し、上記反射構造体のキャビティー部に所定の樹脂を封止する工程を有することを特徴とする前記半導体装置の製造方法をも含んでいる。
本願発明の高出力半導体装置はそのプリント基板製造過程において、プリント基板の一部に熱伝導性の高い銅材などの金属を放熱構造体として使用し、エッチングなどの手段で所定のパターンを形成することで、電極端子を放熱構造体と兼用するものである。
このため、従来の半導体装置のようなリードフレームやヒートシンクを必要としないのである。さらに本願発明の半導体装置においては、半導体素子の搭載部およびワイヤー接続部の電極を熱伝導性の高い金属部分に直接配置することにより、半導体素子から発せられた熱量を金属部分から有効に放出することができる。
以下、本発明の実施の形態を図面により説明する。
図1は本願発明の半導体装置の斜視図を、図2は該図1の半導体装置の縦断面図をそれぞれ示している。
これらの図において、プリント基板10の一部を構成する基材部11a〜11dには、接着層12を介して銅またはアルミなどの金属を使用した放熱部13a〜13cが接着されている。
このようなプリント基板10の所定の個所には金属メッキ部14a〜14cを敷設し、更に反射構造体(リフレクター)16を接着層15によって接着すると共に、接着ペースト17を用いて半導体素子18を放熱部13bの表面のメッキ層14b上に搭載固定する。そして、該半導体素子の2つの電極は前記のメッキ層14a,14cである電極部とワイヤ19a,19bによって接続される。
図3は、上記本願発明の半導体装置の回路基板への実装状態における、熱伝達経路を矢印により示している。
該図3は、上記図2に示す構造の半導体装置を実装基板20に半田付けされた状態を示しており、すなわち、実装基板20の板体21上に形成されたパターン部22a〜22cに対応して、上記半導体装置の各放熱部13a〜13cがそれぞれ半田23a〜23cを介して装着される。
このようにして、当該半導体装置の通電駆動時に半導体素子18から発生される熱は、該半導体素子18の真下に配置された接着ペースト17から金属製の放熱部13b、実装基板20のパターン部22b上の半田23bを介して該実装基板のパターン部22bへ伝達される。
また、同様に半導体素子18から発生される熱は、前記半導体素子18に電気的に接続されたワイヤー19a,19bを介して電極メッキ部14a,14cに伝達され、更に、電極を兼ねる上記放熱部13a,13c、実装基板20のパターン部上の半田23a,23cを介して、該実装基板20のパターン部22a,22cに伝達される。
すなわち、電極部分または半導体素子搭載部分の下部に直接接続された金属構造が放電構造部となる。
続いて、図4〜図9を用いて本願発明に係る高出力半導体装置の製造方法を説明する。
図4の(a)〜(d)には、本願発明の半導体装置におけるプリント基板10の一部を構成する、基材部11a〜11dの製造工程を示している。図4の(a)に示す部材は、従来公知のプリント基板と同様の両面銅貼り基材11であり、該基材11は例えばガラスエポキシ材等の平板部11Aと、その表裏両面に銅板部11B,11Bを貼着したものである。
このようなプリント基板のための基材11を、図4の(b)に示すようにその裏面側の銅板11Bをエッチング除去する工程を有している。
続いて図4の(c)に示すように、該エッチングによって裏面側の銅板11Bが除去された基材11に対して接着フィルム11Cを貼り付ける工程を有している。
図4の(d)は、上記の基材11に対してドリル等による開孔を施す工程を示している。図4自体は平板状の基材11の断面を示しているが、上記図4の(c)に示す接着フィルム11Cを貼着された板状基材11の必要個所に対して、ドリル加工によって開口11X〜11Zを施すものである。従って、図示の断面部分においては、上記板状基材11が該ドリル加工部である開口11X〜11Zによって切り離された状態となり、図示のごとく基材部11a〜11dが形成されたことになる。
図5の(a)及び(b)は、本願発明の半導体装置におけるプリント基板10の他の一部を構成する、放熱部13a〜13cを形成するための予備工程を示している。
図5の(a)には、上記図4の(d)においてドリル加工を施された基材11と圧着されて、後に放熱部13a〜13cを形成するための銅板13(ここでは仮に放熱板13と呼ぶ)が示されている。
図5の(b)は、上記図5の(a)に示す銅板である放熱板13の表面に対して、後述する基材11と放熱板13とを圧着することによって当該放熱板によって放熱部13a〜13cを形成するための、ハーフエッチングによる溝13A,13Bの形成工程を示している。
図6の(a)〜(c)には、上記図4及び図5に示した基材11と放熱板13とを用いて、プリント基板10の基礎構造を形成する工程を示している。
図6の(a)は、上記板状の基材11と放熱板13とを重ね合わせ、プレス圧着により接着フィルム11Cを介して結合する工程である。
このようにして、上記図4の基材部11b,11cの下方と上記図5の(b)に示す放熱板13のハーフエッチング溝13A,13Bとが重なった状態で結合されることとなる。
図6の(b)は、続いて行われる銅メッキ工程を示している。
上記図6の(a)に示すごとく圧着結合された基材11と放熱板13とには、その全面に渡って銅メッキ層10A,10Aが施される。
続いて図6の(c)において、上記ハーフエッチングによって形成した溝部に対応する部分で、上記銅メッキ層10A及び上記放熱板13の残余部分をパターニングに従って分離分割13X,13Xする工程を有している。すなわち、フォトレジストで被覆した状態で所定部分を感光・現像したエッチング除去する部分を露出した状態でエッチング処理を施すと、パターン分割ができる。
このようにして、本願発明の半導体装置におけるプリント基板10の基本的構造である、基材部11a〜11d及び放熱部13a〜13cが一体的に形成される。
図7の(a)〜(c)は、上記図6に示すプリント基板10の基本的構造に従って、半導体素子を施設する前段処理工程を有している。図7の(a)に示すように、上記の基本的構造における基材部11a,11dの銅メッキ層10A,10Aの表面には、ソルダーレジスト印刷11K,11Kが施される。また、同じく放熱部13a,13cの上記分割部13Xに対して、ソルダーレジスト印刷13K、13Kが施される。
続いて図7の(b)において、放熱部13bの表面に施された銅メッキ層10Aの上に、更にニッケル・銀メッキ層10Lを施す工程を有しており、次に図7の(c)において、上記基材部11a,11dの表面上に施された銅メッキ層10A,10Aの表面に対して、接着層15,15を介して反射構造体(リフレクター)16を装着固定するリフレクター貼り付け工程を有している。
このような過程を経て本願発明のプリント基板工程が終了する。
次に、図8及び図9を用いて半導体装置の組立工程を説明する。
図8の(a)、(b)は、上述の各工程を経て製造されたプリント基板10に対して、半導体素子18を装着する工程を示している。図8の(a)は、上述のプリント基板10における反射構造体16と放熱部13bの表面とによって形成されるキャビティ部の該放熱部13b表面に、接着ペースト17を塗布する工程を有している。この場合、実際には上記図6の(c)に示すように、放熱部13bの上面には銅メッキ層10Aが施されており、接着ペースト17は該銅メッキ層10Aの表面に塗布される。また、図8の(b)は半導体素子18を敷設する工程を示しており、上記接着ペースト17によって放熱部13bの表面に接着される。
図9の(a),(b)は、上記の装着された半導体素子18への配線及び樹脂封止工程を示している。
図9の(a)において、半導体素子18の両電極とプリント基板10の所定の電極とをワイヤー19a,19bにより接続する工程を有している。
次に、図9の(b)に示すように、上記設置の完了した半導体素子18を、所定の樹脂30によって封止する工程を有している。
このようにして、本願発明に係る半導体装置の製造方法における組立工程が終了する。
本願発明の半導体装置の斜視図である。 本願発明の半導体装置の断面図である。 本願発明の半導体装置の回路基板への実装状態での熱伝達経路を示す説明図である。 本願発明の半導体装置の製造方法におけるプリント基板の製造工程の説明図である。 本願発明の半導体装置の製造方法におけるプリント基板の製造工程の説明図である。 本願発明の半導体装置の製造方法におけるプリント基板の製造工程の説明図である。 本願発明の半導体装置の製造方法におけるプリント基板の製造工程の説明図である。 本願発明の半導体装置の組立工程の説明図である。 本願発明の半導体装置の組立工程の説明図である。
符号の説明
10 プリント基板
10A 銅メッキ層
11a,11b,11c,11d 基材部
11A 平板
11B 銅板部
11C 接着フィルム
11K,13K ソルダーレジスト印刷
10L ニッケル・銀メッキ層
11X〜11Z 開口
12,15 接着層
13a,13b,13c 放熱部
13A,13B ハーフエッチング溝
14a,14b,14c 金属メッキ
16 反射構造体(リフレクター)
17 接着ペースト
18 半導体素子
19a,19b ワイヤ
20 実装基板
21 板体
22a,22b,22c パターン部
23a,23b,23c 半田
30 樹脂






Claims (19)

  1. 半導体素子を駆動する際の発生熱を、パッケージ構造が有する金属端子において極めて効率よく放熱できることを特徴とする高出力半導体において、該半導体装置のパッケージには放熱構造部を有し、該放熱構造部はプリント基板の一部を構成するとともに、該放熱構造部が実装基板に装着されることにより効率的に放熱されることを特徴とする半導体装置。
  2. 請求項1に記載する前記半導体装置において、半導体素子を発光ダイオードとする前記半導体装置。
  3. 請求項1に記載する前記半導体装置において、半導体素子を集成回路素子とする前記半導体装置。
  4. 請求項1に記載する前記半導体装置において、上記プリント基板上にカップ状の構造体を有し、該構造体に所定の樹脂を封入することにより半導体素子の気密遮蔽を目的とする構造体として使用することを特徴とする前記半導体装置。
  5. 半導体素子を駆動する際の発生熱を、パッケージ構造が有する金属端子において極めて効率よく放熱できることを特徴とする高出力半導体装置の製造方法であって、前記半導体装置のパッケージに放熱構造部を付設する工程をプリント基板製造過程において実施することにより、当該放熱構造部を半導体装置のパッケージ構造と一体化したことを特徴とする前記半導体装置の製造方法。
  6. 請求項5に記載する前記半導体装置の製造方法において、プリント基板の一部に両面銅貼り基板を使用するためのプリント基板製造工程を有することを特徴とした前記半導体装置の製造方法。
  7. 請求項6に記載する前記半導体装置の製造方法において、上記プリント基板製造工程は、前記両面銅貼り基板の裏面銅貼り部をエッチング除去する工程を有することを特徴とする前記半導体装置の製造方法。
  8. 請求項7に記載する前記半導体装置の製造方法において、上記プリント基板製造工程は、前記銅貼り基板の裏面に接着フィルムを貼り付けする工程を有することを特徴とする前記半導体装置の製造方法。
  9. 請求項8に記載する前記半導体装置の製造方法において、上記プリント基板製造工程は、ドリル加工を実施する工程を有することを特徴とする前記半導体装置の製造方法。
  10. 請求項5に記載する前記半導体装置の製造方法において、上記プリント基板の放熱部に銅板を使用することを特徴とする前記半導体装置の製造方法。
  11. 請求項10に記載する前記半導体装置の製造方法において、上記プリント基板の銅板をハーフエッチングする工程を有することを特徴とする前記半導体装置の製造方法。
  12. 請求項5に記載する前記半導体装置の製造方法において、上記プリント基板製造工程は、上記ドリル加工を実施された基板と上記ハーフエッチングを施された銅板とをプレス圧着で貼り合わせる工程を有することを特徴とする前記半導体装置の製造方法。
  13. 請求項12に記載する前記半導体装置の製造方法において、上記プリント基板製造工程は、上記プレス圧着の工程後に、銅めっきの工程を有することを特徴とする前記半導体装置の製造方法。
  14. 請求項13に記載する前記半導体装置の製造方法において、上記プリント基板製造工程は、上記の銅めっきを所定の形状にパターニングして分離分割部を設けることを特徴とする前記半導体装置の製造方法。
  15. 請求項14に記載する前記半導体装置の製造方法において、上記プリント基板製造工程は、ソルダーレジスト印刷を実施することを特徴とする前記半導体装置の製造方法。
  16. 請求項15に記載する前記半導体装置の製造方法において、上記プリント基板製造工程は、ニッケル・銀めっきを配する工程を有することを特徴とする前記半導体装置の製造方法。
  17. 請求項5乃至16のいずれかに記載する前記半導体装置の製造方法において、上記プリント基板製造工程の後に、反射構造体を接着層を用いて貼り合わせる工程を有することを特徴とする前記半導体装置の製造方法。
  18. 請求項17に記載する前記半導体装置の製造方法において、そのプリント基板上の反射構造体のキャビティー部に接着ペーストを塗布し、半導体素子を敷設することを特徴とする前記半導体装置の製造方法。
  19. 請求項18に記載する前記半導体装置の製造方法において、金属ワイヤーを前記半導体素子と所定の電極部に接続し、上記反射構造体のキャビティー部に所定の樹脂を封止する工程を有することを特徴とする前記半導体装置の製造方法。





















JP2004375806A 2004-12-27 2004-12-27 高出力半導体装置及びその製造方法 Pending JP2006186000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004375806A JP2006186000A (ja) 2004-12-27 2004-12-27 高出力半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004375806A JP2006186000A (ja) 2004-12-27 2004-12-27 高出力半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006186000A true JP2006186000A (ja) 2006-07-13

Family

ID=36738909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004375806A Pending JP2006186000A (ja) 2004-12-27 2004-12-27 高出力半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006186000A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239035A (ja) * 2008-03-27 2009-10-15 Hitachi Aic Inc Led基板
KR100986212B1 (ko) 2008-03-10 2010-10-07 주식회사 이츠웰 사이드 뷰 엘이디 램프용 금속기판과 사이드 뷰형 엘이디패키지 및 그 제조방법
JP2014241444A (ja) * 2010-08-09 2014-12-25 エルジー イノテック カンパニー リミテッド 発光素子
WO2016017352A1 (ja) * 2014-07-31 2016-02-04 シーシーエス株式会社 Led実装用基板、led

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986212B1 (ko) 2008-03-10 2010-10-07 주식회사 이츠웰 사이드 뷰 엘이디 램프용 금속기판과 사이드 뷰형 엘이디패키지 및 그 제조방법
JP2009239035A (ja) * 2008-03-27 2009-10-15 Hitachi Aic Inc Led基板
JP2014241444A (ja) * 2010-08-09 2014-12-25 エルジー イノテック カンパニー リミテッド 発光素子
WO2016017352A1 (ja) * 2014-07-31 2016-02-04 シーシーエス株式会社 Led実装用基板、led
JP2016033939A (ja) * 2014-07-31 2016-03-10 シーシーエス株式会社 Led実装用基板、led
KR20170037959A (ko) * 2014-07-31 2017-04-05 씨씨에스 가부시키가이샤 Led 실장용 기판, led
KR102395374B1 (ko) 2014-07-31 2022-05-09 씨씨에스 가부시키가이샤 Led 실장용 기판, led

Similar Documents

Publication Publication Date Title
JP5600699B2 (ja) 発光ダイオードパッケージ及びその製造方法
US9857063B2 (en) LED module and method of bonding thereof
JP4787783B2 (ja) アノダイジング絶縁層を有するledパッケージおよびその製造方法
JP3713088B2 (ja) 表示装置
JP4865525B2 (ja) Sml型発光ダイオードランプ用素子およびその製造方法
JP4910220B1 (ja) Ledモジュール装置及びその製造方法
JP2004172170A (ja) 高輝度発光装置及びその製造方法
JP4735941B2 (ja) 発光素子用の配線基板
TWI425599B (zh) 具有凸柱/基座之散熱座及基板之半導體晶片組體
TWI419272B (zh) 具有凸柱/基座之散熱座及訊號凸柱之半導體晶片組體
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
JP2004265986A (ja) 高輝度発光素子及びそれを用いた発光装置及び高輝度発光素子の製造方法
JP2006049442A (ja) 半導体発光装置およびその製造方法
JP2003168829A (ja) 発光装置
JP2009054801A (ja) 放熱部材及びそれを備えた発光モジュール
US7867908B2 (en) Method of fabricating substrate
JP2002033011A (ja) 発光装置
JP2007287751A (ja) 発光装置
JPH1146018A (ja) 表面実装型発光ダイオード
WO2011083703A1 (ja) Ledモジュール装置及びその製造方法
JP5214121B2 (ja) 発光装置
JP2006100753A (ja) 半導体モジュールおよびその製造方法
JP2009021384A (ja) 電子部品及び発光装置
JP2006186000A (ja) 高出力半導体装置及びその製造方法
JP2008147512A (ja) 発光装置およびその製造方法