JP2013074152A - 電子部品素子搭載用基板及びその製造方法 - Google Patents
電子部品素子搭載用基板及びその製造方法 Download PDFInfo
- Publication number
- JP2013074152A JP2013074152A JP2011212563A JP2011212563A JP2013074152A JP 2013074152 A JP2013074152 A JP 2013074152A JP 2011212563 A JP2011212563 A JP 2011212563A JP 2011212563 A JP2011212563 A JP 2011212563A JP 2013074152 A JP2013074152 A JP 2013074152A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component element
- hole
- substrate
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
Landscapes
- Micromachines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】材料コストが安く、しかもパッケージとした際に、薄型化が可能で、異物の発生を抑制可能な電子部品素子搭載用基板及びその製造方法を提供する。
【解決手段】基材１４の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔６と、この非貫通孔６の底部に設けられた電子部品素子搭載部１２と、を有する配線基板２と、配線基板２の基材１４の一方の面上に接着層４を介して配置され、電子部品素子搭載部１２上に空隙部１５を形成するスペーサ層３と、スペーサ層３上に接着層４を介して空隙部１５を塞ぐように配置される蓋基板５と、を有する。
【選択図】図１
【解決手段】基材１４の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔６と、この非貫通孔６の底部に設けられた電子部品素子搭載部１２と、を有する配線基板２と、配線基板２の基材１４の一方の面上に接着層４を介して配置され、電子部品素子搭載部１２上に空隙部１５を形成するスペーサ層３と、スペーサ層３上に接着層４を介して空隙部１５を塞ぐように配置される蓋基板５と、を有する。
【選択図】図１
Description
本発明は、電子部品素子搭載用基板及びその製造方法に関し、特には、電子部品素子として、マイクロエレクトロメカニカルシステム（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ、以下「ＭＥＭＳ」という。）に用いるＭＥＭＳ素子を搭載する電子部品素子搭載用基板及びその製造方法に関する。
電子部品素子には、ＭＥＭＳ素子、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）素子、ＰＡ（パワーアンプ）素子、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子など、種々のものがあり、これらを搭載するための種々の電子部品素子搭載用基板が用いられている。また、近年、電子部品素子として、ＭＥＭＳを利用したデバイスが開発されており、ＭＥＭＳ素子を搭載するための電子部品素子搭載用基板が種々提案されている。
このような電子部品素子搭載用基板として、配線基板にザグリ加工やルーター加工、金型パンチング等でスペーサとなる開口を形成して、この開口内にＭＥＭＳ素子を搭載し、これを覆うように、蓋体を接合した電子デバイス用のものが開示されている（特許文献１）。また、配線基板の上に電子部品を搭載し、スペーサが構成された封止キャップを用いて、電子部品を封止する実装構造体に用いるものが開示されている（特許文献２）。
しかし、特許文献１のように、ガラスエポキシ基板を用いた配線基板にザグリ加工でスペーサとなる開口を形成する場合は、材料コストが高いうえ、薄型化が図り難く、さらに基板端面から異物（加工くず）が発生する問題がある。また、特許文献２のように、配線基板に搭載した電子部品素子を封止する蓋体や封止キャップにスペーサを形成する方法は、蓋体や封止キャップを形成するために、スペーサを形成するめの加工を要し、また、蓋体や封止キャップを、個々に、配線基板に接合する必要があるため、コスト高になる問題がある。
本願発明は、上記問題点に鑑みてなされたものであり、材料や加工コストが安く、しかもパッケージとした際に、薄型化が可能で、異物の発生を抑制可能な電子部品素子搭載用基板及びその製造方法を提供するものである。
本発明は以下を特徴とする。
１． 基材の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔と、この非貫通孔の底部に設けられた電子部品素子搭載部と、を有する配線基板と、前記配線基板の基材の一方の面上に接着層を介して配置され、前記電子部品素子搭載部上に空隙部を形成するスペーサ層と、前記スペーサ層上に接着層を介して前記空隙部を塞ぐように配置される蓋基板と、を有する電子部品素子搭載用基板。
２． 項１において、配線基板が、基材の一方の面に設けられた内部接続端子と、前記基材の他方の面に設けられた外部接続端子と、前記内部接続端子及び外部接続端子を電気的に接続する層間接続と、を有する電子部品素子搭載用基板。
３． 項１において、配線基板が、非貫通孔の底部に設けられた電子部品素子搭載部及び内部接続端子と、前記内部接続端子の裏面となる前記基材の他方の面に設けられた外部接続端子とを有する電子部品素子搭載用基板。
４． 項１から３の何れかにおいて、スペーサ層が補強材を有しない基材によって形成され、前記スペーサ層の開口が、レーザ加工により形成される電子部品素子搭載用基板。
５． 基材の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔を有する配線基板を作製する工程と、前記配線基板の非貫通孔の底部に電子部品素子を搭載する工程と、前記配線基板の基材の一方の面上に接着層を介して配置され、前記電子部品素子上に空隙部を形成するようにスペーサ層を形成する工程と、前記スペーサ層上に接着層を介して前記空隙部を塞ぐように蓋基板を形成する工程と、を有する電子部品素子搭載用基板の製造方法。
１． 基材の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔と、この非貫通孔の底部に設けられた電子部品素子搭載部と、を有する配線基板と、前記配線基板の基材の一方の面上に接着層を介して配置され、前記電子部品素子搭載部上に空隙部を形成するスペーサ層と、前記スペーサ層上に接着層を介して前記空隙部を塞ぐように配置される蓋基板と、を有する電子部品素子搭載用基板。
２． 項１において、配線基板が、基材の一方の面に設けられた内部接続端子と、前記基材の他方の面に設けられた外部接続端子と、前記内部接続端子及び外部接続端子を電気的に接続する層間接続と、を有する電子部品素子搭載用基板。
３． 項１において、配線基板が、非貫通孔の底部に設けられた電子部品素子搭載部及び内部接続端子と、前記内部接続端子の裏面となる前記基材の他方の面に設けられた外部接続端子とを有する電子部品素子搭載用基板。
４． 項１から３の何れかにおいて、スペーサ層が補強材を有しない基材によって形成され、前記スペーサ層の開口が、レーザ加工により形成される電子部品素子搭載用基板。
５． 基材の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔を有する配線基板を作製する工程と、前記配線基板の非貫通孔の底部に電子部品素子を搭載する工程と、前記配線基板の基材の一方の面上に接着層を介して配置され、前記電子部品素子上に空隙部を形成するようにスペーサ層を形成する工程と、前記スペーサ層上に接着層を介して前記空隙部を塞ぐように蓋基板を形成する工程と、を有する電子部品素子搭載用基板の製造方法。
本発明によれば、材料や加工コストが安く、しかもパッケージとした際に、薄型化が可能で、異物の発生を抑制可能な電子部品素子搭載用基板及びその製造方法を提供することができる。
本発明の電子部品素子搭載用基板は、電子部品素子を搭載するための基板である。本発明において、電子部品素子とは、ＭＥＭＳ素子、ＩＣ素子、ＳＡＷ素子、ＰＡ素子、ＬＥＤ素子、ＭＥＭＳ素子等をいう。電子部品素子を、搭載する用途であれば、特に限定はないが、例えば、ＭＥＭＳ素子を搭載して、ＭＥＭＳを利用したデバイスを形成するための部材として、主にマイクロフォン、圧力センサー、加速度センサー、角速度センサーなどのモジュールに用いられるのが望ましい。
本発明の電子部品素子搭載用基板の第１の実施形態は、図１に示すように、基材１４の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔６と、この非貫通孔６の底部に設けられた電子部品素子搭載部１２と、を有する配線基板２と、前記配線基板２の基材１４の一方の面上に接着層４を介して配置され、前記電子部品素子搭載部１２上に空隙部１５を形成するスペーサ層３と、前記スペーサ層３上に接着層４を介して前記空隙部１５を塞ぐように配置される蓋基板５と、を有し、前記配線基板２が、基材１４の一方の面に設けられた内部接続端子７と、前記基材１４の他方の面に設けられた外部接続端子８と、前記内部接続端子７及び外部接続端子８を電気的に接続する層間接続９と、を有する電子部品素子搭載用基板１である。
本発明の電子部品素子搭載用基板の第１の実施形態によれば、非貫通孔の底部に電子部品素子搭載部を設けることにより、電子部品素子を基材の厚み内に収納することができるので、電子部品素子が配線基板上に出っ張らないため、電子部品素子搭載部上に空隙部を形成するのに設けるスペーサ層の厚みを薄くすることができ、蓋基板も含めた電子部品素子搭載用基板全体としての厚みを薄くすることができる。また、配線基板の基材に設けた非貫通孔内に電子部品素子を収納するので、電子部品素子を収納するための部材を別に用意したり、工程を追加する必要がないので、材料や加工コストを低減できる。さらに、スペーサ層は、接着層を介して配線基板上に配置されるので、材料選択の自由度が大きく、補強材を有しない基材を使用すれが、開口を形成する際に、加工がし易く、かつ基板端面から異物（加工くず）が発生するのを抑制できる。また、さらに、基材の電子部品搭部を含む非貫通孔内の全体をめっき等で被覆すると、非貫通孔内壁（基材端面）から異物や加工くず等が脱落するのを抑制できる。非貫通孔内を被覆するめっきは、基材に層間接続を形成する際のめっきと同時に行うことで工数を追加する必要がなく低コスト化を図ることができる。
また、本発明の電子部品素子搭載用基板の第２の実施形態は、図２に示すように、基材１４の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔６と、この非貫通孔６の底部に設けられた電子部品素子搭載部１２と、を有する配線基板２と、前記配線基板２の基材１４の一方の面上に接着層４を介して配置され、前記電子部品素子搭載部１２上に空隙部１５を形成するスペーサ層３と、前記スペーサ層３上に接着層４を介して前記空隙部１５を塞ぐように配置される蓋基板５と、を有し、前記配線基板２が、非貫通孔６の底部に設けられた電子部品素子搭載部１２及び内部接続端子７と、前記内部接続端子７の裏面となる前記基材１４の他方の面に設けられた外部接続端子８とを有する電子部品素子搭載用基板２である。
本発明の電子部品素子搭載用基板の第２の実施形態によれば、配線基板の電子部品素子搭載部と内部接続端子が、何れも非貫通孔の底部に設けられ、内部接続端子の裏面が外部接続端子となるため、第１の実施形態の効果に加えて、配線基板が片面板（導体パターンを片面のみに有する配線基板）でよく、層間接続を要しないので、材料や加工コストをさらに低減できる。また、第１の実施形態と同様に、基材の電子部品搭部を含む非貫通孔内の全体をめっき等で被覆すると、非貫通孔内壁（基材端面）から異物や加工くず等が脱落するのを抑制できる。
本発明において、配線基板とは、電子部品素子を搭載し、また電子部品素子を他の配線基板等と電気的に接続して機能させるための電気回路を構成するものである。本発明の配線基板は、基材の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔と、この非貫通孔の底部に設けられた電子部品素子搭載部と、を有している。さらに、図１に示すように、配線基板２は、一方の面に設けられた内部接続端子７と他方の面に設けられた外部接続端子８とこれらの接続端子７、８同士を電気的に接続する層間接続９とを有してもよく、また、図２に示すように、配線基板２は、非貫通孔６の底部に設けられた電子部品素子搭載部１２及び内部接続端子７と、内部接続端子７の裏面となる前記基材１４の他方の面に設けられた外部接続端子８とを有してもよい（図２）。必要に応じて、内部接続端子や外部接続端子以外の導体パターンが形成され、また内層を有していてもよい。ガラスエポキシやガラスポリイミド等の有機基材、セラミックやガラス等の無機基材、等の配線基板に用いられる公知の材料を用い、公知の製法で形成することができる。
非貫通孔とは、基材の厚み方向に設けられ、基材の一方の面が開放し他方の面が閉塞されて底部となる孔をいう。例えば、基材の一方の面から、他方の面の外層となる導体パターンに到るまでレーザ加工を行うことで形成できる。基材の両面に導体パターンを有する両面板やさらに内層に導体パターンを有する多層板を用いて非貫通孔を形成する場合は、例えば、いわゆるコンフォーマル工法を用い、基材のレーザ入射側の面（一方の面）の外層となる導体パターンに窓孔を形成し、これをレーザ光のマスクとして、反対面（他方の面）の外層となる導体パターンに到るまでレーザ加工を行うことで形成できる。
非貫通孔を形成する他の方法としては、基材に接着層を仮接着した接着層付き基材を準備し、この接着層付き基材にドリル加工やレーザ加工で貫通孔を形成し、次に導体パターンを形成するための金属箔（例えば、銅箔）を、貫通孔を塞ぐように、接着層を介して基材に貼り合わせる方法が例示できる。
電子部品素子搭載部とは、電子部品素子を搭載する部位をいい、非貫通孔の底部に設けられる。非貫通孔の底部は、外層となる導体パターンで形成されるので、非貫通孔の底部に電子部品素子搭載部を形成することにより、電子部品素子からの熱が、外層となる裏面の導体パターンから放熱されるので、放熱効率がよい。電子部品素子を電子部品素子搭載部に搭載するには、ダイボンド材を用いることができる。
本発明において、内部接続端子とは、配線基板に搭載した電子部品素子を電気的に接続するための導体パターンをいう。内部接続端子は、配線基板において一般に用いられる、銅箔や銅めっき等の公知の材料を用い、エッチング等の公知の製法によって形成することができる。また、内部接続端子上には、内部接続端子を保護し、電子部品素子との電気的接続の際の接続信頼性を確保するための防錆処理や貴金属めっきを行ってもよい。内部接続端子と電子部品素子との電気的接続は、いわゆるフリップチップ接続やワイヤボンド接続等の公知の方法を用いることができる。
外部接続端子とは、電子部品素子搭載用基板を、他の配線基板等に電気的に接続するための導体パターンをいう。外部接続端子は、配線基板において一般に用いられる、銅箔や銅めっき等の公知の材料を用い、エッチング等の公知の製法によって形成することができる。また、外部接続端子上には、内部接続端子を保護し、電子部品素子との電気的接続の際の接続信頼性を確保するための防錆処理や貴金属めっきを行ってもよい。
内部接続端子と外部接続端子の配置としては、図１に示す第１の実施形態のように、内部接続端子７を基材１４の一方の面に設け、外部接続端子８を基材１４の他方の面に設ける方法がある。この場合は、内部接続端子７と外部接続端子８を電気的に接続する層間接続９を設けることにより、電子部品素子１０と外部接続端子８とを電気的に接続することができる。また、図２に示す第２の実施形態のように、内部接続端子７を電子部品搭載部１２と同様に、非貫通孔６の底部に設け、内部接続端子７の裏面となる基材１４の他方の面に外部接続端子８を設けてもよい。この場合は、非貫通孔６の底部の内部接続端子７の裏面が外部接続端子８となっているため、第１の実施形態のように、層間接続９を設けなくても、電子部品素子１０と外部接続端子８とを電気的に接続することができる。
図２に示す第２の実施形態のように、内部接続端子７を電子部品搭載部１２と同様に、非貫通孔６の底部に設け、内部接続端子７の裏面となる基材１４の他方の面に外部接続端子８を設ける方法としては、上述したような、非貫通孔６を形成する際に用いる方法と同様に、一方の面から他方の面の外部接続端子８までレーザ加工する方法や、貫通孔を設けた接着層付き基材（図示しない。）に導体パターン用の金属箔（例えば、銅箔）を貼り合わせる方法が例示できる。
層間接続とは、配線基板の異なる層の導体パターンを電気的に接続するものである。例えば、配線基板の一方の面に設けられた内部接続端子と他方の面に設けられた外部接続端子とを、電気的に接続するものである。配線基板に貫通孔や非貫通孔を設け、スルーホールめっきやフィルドビアめっきを行う等の、配線基板において公知の方法で形成することができる。
スペーサ層とは、配線基板上に空隙部を形成するものである。例えば、シート状の基材に開口を形成することで作製することができる。基材としては、配線基板に用いられる基材であれば、特に限定はなく用いることができるが、補強材を有しない基材であれば、開口を形成した際にも、基材端面から補強材が脱落するのを抑制できるので好ましい。ここで補強材とは、基材の機械的強度を向上させるために用いられるものをいい、ガラス繊維等が挙げられる。このような補強材を有しない基材として、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド、液晶ポリマー等が挙げられる。特に、ポリエチレンテレフタレートを用いた場合は、材料コストが安く、レーザ加工性がよいので開口をレーザで形成した場合に、開口の基材端面からの異物（レーザ加工くず）の発生を抑制できるので好ましい。ポリイミド、液晶ポリマーを用いた場合は、レーザ加工性がよいことに加えて、リフロー耐熱性を有するので好ましい。また、スペーサ層は、接着層を介して配線基板上に配置される。
スペーサ層に設けられる開口は、配線基板上に配置された際に、空隙部を形成するものである。開口がレーザ加工により形成されると、開口の基材端面からの異物（加工くず）の発生が、ルータ加工や打ち抜き加工に比べて抑制される点で好ましい。開口の大きさや形状は、限定されるものではなく、スペーサ内に搭載する電子部品素子のサイズや形状、電子部品素子の搭載方法、その他の設計条件に応じて形成することができる。例えば、開口の形状が円形の場合、開口の大きさは、直径０．０５〜５．０ｍｍ程度とすることができる。開口の形状が四角形の場合、開口の大きさは、縦・横ともに、０．０５〜５．０ｍｍ程度とすることができる。
スペーサ層の厚みは、非貫通孔の底部に搭載する電子部品素子の厚み、ワイヤボンディングに用いるワイヤの高さ、その他の設計条件に応じて設定することができる。電子部品素子の全体が、非貫通孔内に収納される場合は、電子部品素子の厚みは考慮しなくてもよく、ワイヤボンディングのワイヤの高さだけを考慮すればよいので、スペーサ層の厚みは、電子部品素子を配線基板上に搭載する場合に比べて大幅に薄くすることが可能であり、例えば、０．２０〜０．８ｍｍ程度とすることができる。
空隙部とは、配線基板の一方の面の上方に形成されて、電子部品素子やワイヤボンディングのワイヤを収納するものである。上述したように、開口を設けたスペーサ層を配線基板上に配置することで形成することができる。空隙部は、電子部品素子搭載部上（即ち、電子部品素子を収納した非貫通孔上）に設けられることで、電子部品素子やワイヤボンディングのワイヤを収納することができる。ワイヤボンディングのワイヤを収納するためには、電子部品素子搭載部及び内部接続端子の上に空隙部を形成する。
接着層とは、配線基板とスペーサ層、及び、スペーサ層と蓋基板とを、それぞれ貼り合せるものである。接着層を形成する材料としては、一般の配線基板において、多層化接着等に使用されているもの等を使用することができるが、スペーサ層と貼り合せた状態で、レーザ加工することを考慮すると、補強材を有しないものが好ましい。例えば、高分子量エポキシ樹脂を主成分とする接着シート等を使用することができ、このような接着シートとしては、ＡＳ−３０００、ＡＳ−２６００（何れも日立化成工業株式会社製、商品名）等が例示できる。
接着層は、スペーサ層の両面に仮接着し、スペーサ層と両面の接着層に同時に、空隙部となる開口を形成するのが好ましい。これにより、不要な箇所の接着層を除去することができ、また、その後、電子部品素子を搭載した配線基板とスペーサ層と蓋基板とをこの順番に配置し、本接着する方法により、電子部品素子搭載用基板を形成できる。ここで、仮接着とは、接着層が半硬化状態で接着し、まだ接着機能を有している状態をいう。例えば、ＡＳ−３０００、ＡＳ−２６００（何れも日立化成工業株式会社製、商品名）のような高分子量エポキシ樹脂を主成分とする接着シートを用いた場合、熱プレス装置を用い、例えば、１６０℃、５．０ＭＰａ、９０分の条件で、仮接着することができる。本硬化とは、接着層が完全に硬化した状態で接着した状態をいう。上記接着シートを用いた場合、熱プレス装置を用いて、例えば、２２０℃、５．０ＭＰａ、１２０分の条件で、本接着することができる。接着層の厚みは、特に限定はないが、一般に、１０〜１５０μｍ程度のものが用いられる。
蓋基板とは、スペーサ層に設けた開口を塞ぐように、スペーサ層上に配置される基板をいう。蓋基板を形成する材料としては、配線基板に用いられるガラスエポキシやガラスポリイミド、ポリエチンレンテレフタレート等の有機基材、セラミックやガラス等の無機基材、等の配線基板に用いられる公知の材料を用い、公知の製法で形成することができる。ＭＥＭＳを利用したデバイスが、マイクロフォン等の場合は、蓋基板に、貫通孔を設けるが、この場合は、貫通孔の基板端面から異物が発生するのを抑制するため、基材としては、スペーサ層と同様に、補強材を有しない基材を用いるのが好ましい。このような基材として、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド、液晶ポリマー等が挙げられる。貫通孔のサイズや形状は、ＭＥＭＳを利用したデバイスの設計により選択される。ＭＥＭＳを利用したデバイスが、マイクロフォンの場合は、一般に直径０．０５〜５．０ｍｍの円形である。貫通孔はレーザ加工で形成されるのが、貫通孔の基材端面からの異物発生を抑制する点で好ましい。また、蓋基板は、接着層を介してスペーサ層上に配置される。接着層としては、配線基板とスペーサ層との接着に用いたものと同様のものを使用できる。蓋基板の厚みは、種々の設計条件に応じて設定することができる。例えば、ＭＥＭＳを利用したデバイスが、マイクロフォンの場合は、０．０２５〜０．２０ｍｍ程度とする。
以下、本発明の実施例を説明するが、本発明は、本実施例に限定されない。
＜実施例１＞
（蓋基板の準備）
蓋基板として、補強材を有しない基材である、厚さ０．１０ｍｍで、長さ５００ｍｍ、幅４００ｍｍのＰＥＴ（帝人デュポンフィルム株式会社製、商品名：テイジンテトロンフィルム、「テイジン」及び「テトロン」は登録商標）を準備した。この蓋基板に、炭酸ガスレーザを用いて、直径０．５ｍｍの貫通孔を形成した。
（蓋基板の準備）
蓋基板として、補強材を有しない基材である、厚さ０．１０ｍｍで、長さ５００ｍｍ、幅４００ｍｍのＰＥＴ（帝人デュポンフィルム株式会社製、商品名：テイジンテトロンフィルム、「テイジン」及び「テトロン」は登録商標）を準備した。この蓋基板に、炭酸ガスレーザを用いて、直径０．５ｍｍの貫通孔を形成した。
（スペーサ層の作製）
図３（Ａ）に示すように、補強材を有しない基材１３として、厚さ０．３０ｍｍで、長さ５００ｍｍ、幅４００ｍｍのＰＥＴ（帝人デュポンフィルム株式会社製、商品名：テイジンテトロンフィルム、「テイジン」及び「テトロン」は登録商標）を準備した。
図３（Ａ）に示すように、補強材を有しない基材１３として、厚さ０．３０ｍｍで、長さ５００ｍｍ、幅４００ｍｍのＰＥＴ（帝人デュポンフィルム株式会社製、商品名：テイジンテトロンフィルム、「テイジン」及び「テトロン」は登録商標）を準備した。
図３（Ｂ）に示すように、接着層４として、厚さ３０μｍで、長さ５００ｍｍ、幅４００ｍｍのＡＳ２６００（日立化成工業株式会社製、商品名）を準備し、補強材を有しない基材であるＰＥＴの両面に仮接着した。仮接着は、熱プレス装置を用い、１６０℃、５．０ＭＰａ、９０分の条件で行った。
図３（Ｃ）に示すように、両面に接着層４を仮接着したＰＥＴに、炭酸ガスレーザを用いて、空隙部１５となる開口１１を形成した。開口１１の大きき・形状は、直径２．０ｍｍとした。
（配線基板の作製）
配線基板用の材料として、厚さ１８μｍの銅箔を張り合わせた、絶縁樹脂層の公称厚さ０．１ｍｍ、長さ５００ｍｍ、幅４００ｍｍのガラスエポキシ製の両面銅張積層板である、ＭＣＬ−Ｅ−６７９ＦＧ（日立化成工業株式会社製、商品名、「ＭＣＬ」は登録商標。）を準備した。この両面銅張積層板の一方の面の銅箔にエッチングで窓孔を形成し、レーザ加工で、層間接続となる直径０．１ｍｍの非貫通孔、及び底部が電子部品素子搭載部となる直径０．５ｍｍの非貫通孔を形成し、過マンガン酸カリウム処理によるスミア除去を施した。次いで、ドライフィルムＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネータで仮圧着し、フィルム状のフォトマスクマスクを貼り合わせて露光量１４０ｍＪ／ｃｍ２の紫外線で両面に、導体パターンを焼付け、０．９質量％炭酸ナトリウム水溶液で現像して、底部が電子部品素子搭載部となる非貫通孔の開放側（一方の面）を覆うように、めっきレジストを形成した。次いで約１μｍの無電解銅めっきを施し、さらにこの無電解銅めっきを給電層として、電解めっきでフィルドアめっきを形成した。めっきレジストを除去した後、ドライフィルムＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネータで仮圧着し、フィルム状のフォトマスクマスクを貼り合わせて露光量１４０ｍＪ／ｃｍ２の紫外線で両面に、導体パターンを焼付け、０．９質量％炭酸ナトリウム水溶液で現像してエッチングレジストを形成した。このとき、電子部品素子搭載部となる非貫通孔の開放側（一方の面）を覆うように、エッチングレジストが形成されている。次いで、エッチングレジストのない部分を塩化銅エッチング液でエッチング除去して、内部接続端子、外部接続端子等となる導体パターンを形成した。このとき、エッチングレジストで覆われた非貫通孔の底部には電子部品素子搭載部となる導体パターンが形成されている。その後、図４（Ａ）に示すように、電子部品搭載部１２に電子部品素子１０をダイボンド材（図示しない。）を用いて搭載し、ワイヤボンド用のワイヤ１７で、電子部品素子１０と内部接続端子７とを電気的に接続した。
配線基板用の材料として、厚さ１８μｍの銅箔を張り合わせた、絶縁樹脂層の公称厚さ０．１ｍｍ、長さ５００ｍｍ、幅４００ｍｍのガラスエポキシ製の両面銅張積層板である、ＭＣＬ−Ｅ−６７９ＦＧ（日立化成工業株式会社製、商品名、「ＭＣＬ」は登録商標。）を準備した。この両面銅張積層板の一方の面の銅箔にエッチングで窓孔を形成し、レーザ加工で、層間接続となる直径０．１ｍｍの非貫通孔、及び底部が電子部品素子搭載部となる直径０．５ｍｍの非貫通孔を形成し、過マンガン酸カリウム処理によるスミア除去を施した。次いで、ドライフィルムＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネータで仮圧着し、フィルム状のフォトマスクマスクを貼り合わせて露光量１４０ｍＪ／ｃｍ２の紫外線で両面に、導体パターンを焼付け、０．９質量％炭酸ナトリウム水溶液で現像して、底部が電子部品素子搭載部となる非貫通孔の開放側（一方の面）を覆うように、めっきレジストを形成した。次いで約１μｍの無電解銅めっきを施し、さらにこの無電解銅めっきを給電層として、電解めっきでフィルドアめっきを形成した。めっきレジストを除去した後、ドライフィルムＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネータで仮圧着し、フィルム状のフォトマスクマスクを貼り合わせて露光量１４０ｍＪ／ｃｍ２の紫外線で両面に、導体パターンを焼付け、０．９質量％炭酸ナトリウム水溶液で現像してエッチングレジストを形成した。このとき、電子部品素子搭載部となる非貫通孔の開放側（一方の面）を覆うように、エッチングレジストが形成されている。次いで、エッチングレジストのない部分を塩化銅エッチング液でエッチング除去して、内部接続端子、外部接続端子等となる導体パターンを形成した。このとき、エッチングレジストで覆われた非貫通孔の底部には電子部品素子搭載部となる導体パターンが形成されている。その後、図４（Ａ）に示すように、電子部品搭載部１２に電子部品素子１０をダイボンド材（図示しない。）を用いて搭載し、ワイヤボンド用のワイヤ１７で、電子部品素子１０と内部接続端子７とを電気的に接続した。
（電子部品素子搭載用基板の作製）
図４（Ｂ）に示すように、電子部品素子１０を搭載した配線基板２上に、先に準備した開口１１を形成したスペーサ層３と、蓋基板５とをこの順番に配置し、熱プレス装置を用いて、２２０℃、５．０ＭＰｓ、１２０分の条件で、本接着を行い、図４（Ｃ）に示す電子部品素子搭載用基板１を得た。
図４（Ｂ）に示すように、電子部品素子１０を搭載した配線基板２上に、先に準備した開口１１を形成したスペーサ層３と、蓋基板５とをこの順番に配置し、熱プレス装置を用いて、２２０℃、５．０ＭＰｓ、１２０分の条件で、本接着を行い、図４（Ｃ）に示す電子部品素子搭載用基板１を得た。
＜実施例２＞
（蓋基板の準備）
実施例１と同様にして蓋基板を準備した。
（蓋基板の準備）
実施例１と同様にして蓋基板を準備した。
（スペーサ層の作製）
図３（Ａ）に示すように、補強材を有しない基材１３として、厚さ０．３０ｍｍで、長さ５００ｍｍ、幅４００ｍｍのＰＥＴ（帝人デュポンフィルム株式会社製、商品名：テイジンテトロンフィルム、「テイジン」及び「テトロン」は登録商標）を準備した。
図３（Ａ）に示すように、補強材を有しない基材１３として、厚さ０．３０ｍｍで、長さ５００ｍｍ、幅４００ｍｍのＰＥＴ（帝人デュポンフィルム株式会社製、商品名：テイジンテトロンフィルム、「テイジン」及び「テトロン」は登録商標）を準備した。
図３（Ｂ）に示すように、接着層４として、厚さ２０μｍで、長さ５００ｍｍ、幅４００ｍｍのＡＳ２６００（日立化成工業株式会社製、商品名）を準備し、補強材を有しない基材１３であるＰＥＴの両面に仮接着した。仮接着は、熱プレス装置を用い、１６０℃、５．０ＭＰａ、９０分の条件で行った。
図３（Ｃ）に示すように、両面に接着層４を仮接着したＰＥＴに、炭酸ガスレーザを用いて、空隙部１５となる開口１１を形成した。開口１１の大きき・形状は、直径２．０ｍｍとした。
（配線基板の作製）
配線基板用の材料として、厚さ１８μｍの銅箔を張り合わせた、絶縁樹脂層の公称厚さ０．１ｍｍ、長さ５００ｍｍ、幅４００ｍｍのガラスエポキシ製の両面銅張積層板である、ＭＣＬ−Ｅ−６７９ＦＧ（日立化成工業株式会社製、商品名）を準備した。この両面銅張積層板の片面のみに、ドライフィルムＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネータで仮圧着し、フィルム状のフォトマスクマスクを貼り合わせて露光量１４０ｍＪ／ｃｍ２の紫外線で両面に、導体パターンを焼付け、０．９質量％炭酸ナトリウム水溶液で現像してエッチングレジストを形成した。つまり、このとき、両面銅張積層板の片面（他方の面）のみに、エッチングレジストが形成されている。次いで、エッチングレジストのない部分を塩化銅エッチング液でエッチング除去して、外部接続端子（裏面が内部接続端子となる。）、裏面が電子部品素子搭載部等となる導体パターンを形成した。このとき、両面銅張積層板の片面（一方の面）の銅箔は全面エッチングされ、他方の面のみに上記の導体パターンが形成されている。この片面板の一方の面から、レーザ加工で、底部が内部接続端子となる直径０．１ｍｍの非貫通孔、及び底部が電子部品素子搭載部となる直径０．５ｍｍの非貫通孔を形成し、過マンガン酸カリウム処理によるスミア除去を施した。このとき、直径０．１ｍｍの非貫通孔の底部には内部接続端子が、直径０．５ｍｍの非貫通孔の底部には電子部品素子搭載部が形成されている。その後、図５（Ａ）に示すように、電子部品搭載部１２に電子部品素子１０をダイボンド材（図示しない。）を用いて搭載し、ワイヤボンド用のワイヤ１７で、電子部品素子１０と内部接続端子７とを電気的に接続した。
配線基板用の材料として、厚さ１８μｍの銅箔を張り合わせた、絶縁樹脂層の公称厚さ０．１ｍｍ、長さ５００ｍｍ、幅４００ｍｍのガラスエポキシ製の両面銅張積層板である、ＭＣＬ−Ｅ−６７９ＦＧ（日立化成工業株式会社製、商品名）を準備した。この両面銅張積層板の片面のみに、ドライフィルムＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネータで仮圧着し、フィルム状のフォトマスクマスクを貼り合わせて露光量１４０ｍＪ／ｃｍ２の紫外線で両面に、導体パターンを焼付け、０．９質量％炭酸ナトリウム水溶液で現像してエッチングレジストを形成した。つまり、このとき、両面銅張積層板の片面（他方の面）のみに、エッチングレジストが形成されている。次いで、エッチングレジストのない部分を塩化銅エッチング液でエッチング除去して、外部接続端子（裏面が内部接続端子となる。）、裏面が電子部品素子搭載部等となる導体パターンを形成した。このとき、両面銅張積層板の片面（一方の面）の銅箔は全面エッチングされ、他方の面のみに上記の導体パターンが形成されている。この片面板の一方の面から、レーザ加工で、底部が内部接続端子となる直径０．１ｍｍの非貫通孔、及び底部が電子部品素子搭載部となる直径０．５ｍｍの非貫通孔を形成し、過マンガン酸カリウム処理によるスミア除去を施した。このとき、直径０．１ｍｍの非貫通孔の底部には内部接続端子が、直径０．５ｍｍの非貫通孔の底部には電子部品素子搭載部が形成されている。その後、図５（Ａ）に示すように、電子部品搭載部１２に電子部品素子１０をダイボンド材（図示しない。）を用いて搭載し、ワイヤボンド用のワイヤ１７で、電子部品素子１０と内部接続端子７とを電気的に接続した。
（電子部品素子搭載用基板の作製）
図５（Ｂ）に示すように、電子部品素子１０を搭載した配線基板２上に、先に準備した開口１１を形成したスペーサ層３と、蓋基板５とをこの順番に配置し、熱プレス装置を用いて、２２０℃、５．０ＭＰｓ、１２０分の条件で、本接着を行い、図５（Ｃ）に示す電子部品素子搭載用基板１を得た。
図５（Ｂ）に示すように、電子部品素子１０を搭載した配線基板２上に、先に準備した開口１１を形成したスペーサ層３と、蓋基板５とをこの順番に配置し、熱プレス装置を用いて、２２０℃、５．０ＭＰｓ、１２０分の条件で、本接着を行い、図５（Ｃ）に示す電子部品素子搭載用基板１を得た。
＜比較例＞
以下、比較例を説明する。
以下、比較例を説明する。
（蓋基板の準備）
蓋基板として、厚さ１８μｍの銅箔を張り合わせた、絶縁樹脂層の公称厚さ０．１０ｍｍ、長さ５００ｍｍ、幅４００ｍｍのガラスエポキシ製の両面銅張積層板である、ＭＣＬ−Ｅ−６７９ＦＧ（日立化成工業株式会社製、商品名）を準備した。この両面銅張積層板の銅箔をエッチング除去した後、直径０．５ｍｍの貫通孔を形成した。貫通孔の形成は、レーザ加工では加工性が悪いため、ドリルを用いて行った。
蓋基板として、厚さ１８μｍの銅箔を張り合わせた、絶縁樹脂層の公称厚さ０．１０ｍｍ、長さ５００ｍｍ、幅４００ｍｍのガラスエポキシ製の両面銅張積層板である、ＭＣＬ−Ｅ−６７９ＦＧ（日立化成工業株式会社製、商品名）を準備した。この両面銅張積層板の銅箔をエッチング除去した後、直径０．５ｍｍの貫通孔を形成した。貫通孔の形成は、レーザ加工では加工性が悪いため、ドリルを用いて行った。
（スペーサ層の作製）
スペーサ層用の基材として、厚さ１８μｍの銅箔を張り合わせた、絶縁樹脂層の公称厚さ０．５０ｍｍ、長さ５００ｍｍ、幅４００ｍｍのガラスエポキシ製の両面銅張積層板である、ＭＣＬ−Ｅ−６７９ＦＧ（日立化成工業株式会社製、商品名）を準備した。この両面銅張積層板の銅箔をエッチング除去した後、実施例と同様の接着層を準備し、実施例１、２と同様にして接着層を仮接着した。その後、実施例１、２と同様にして、空隙部となる開口を形成した。開口の形成は、レーザ加工では加工性が悪いため、ドリルを用いて行った。
スペーサ層用の基材として、厚さ１８μｍの銅箔を張り合わせた、絶縁樹脂層の公称厚さ０．５０ｍｍ、長さ５００ｍｍ、幅４００ｍｍのガラスエポキシ製の両面銅張積層板である、ＭＣＬ−Ｅ−６７９ＦＧ（日立化成工業株式会社製、商品名）を準備した。この両面銅張積層板の銅箔をエッチング除去した後、実施例と同様の接着層を準備し、実施例１、２と同様にして接着層を仮接着した。その後、実施例１、２と同様にして、空隙部となる開口を形成した。開口の形成は、レーザ加工では加工性が悪いため、ドリルを用いて行った。
（配線基板の作製）
配線基板用の材料として、厚さ１８μｍの銅箔を張り合わせた、絶縁樹脂層の公称厚さ０．１ｍｍ、長さ５００ｍｍ、幅４００ｍｍのガラスエポキシ製の両面銅張積層板である、ＭＣＬ−Ｅ−６７９ＦＧ（日立化成工業株式会社製、商品名）を準備した。この両面銅張積層板の一方の面の銅箔にエッチングで窓孔を形成し、レーザ加工で直径０．１ｍｍの層間接続となる非貫通孔を形成し、過マンガン酸カリウム処理によるスミア除去を施した。このとき、実施例１、２とは異なり、底部が電子部品素子搭載部となる非貫通孔や底部が内部接続端子となる非貫通孔は形成せず、層間接続となる非貫通孔のみを形成した。次いで約１μｍの無電解銅めっきを施し、さらにこの無電解銅めっきを給電層として、電解めっきでフィルドアめっきを形成した。ドライフィルムＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネータで仮圧着し、フィルム状のフォトマスクマスクを貼り合わせて露光量１４０ｍＪ／ｃｍ２の紫外線で両面に、導体パターンを焼付け、０．９質量％炭酸ナトリウム水溶液で現像してエッチングレジストを形成した。次いで、エッチングレジストのない部分を塩化銅エッチング液でエッチング除去して、内部接続端子、外部接続端子及び電子部品搭載部等となる導体パターンを形成した。このとき、実施例１、２とは異なり、内部接続端子及び電子部品素子搭載部は基材の一方の面上に形成されている。その後、電子部品搭載部に電子部品をダイボンド材を用いて搭載し、ワイヤボンドで、電子部品と内部接続端子とを電気的に接続した。
配線基板用の材料として、厚さ１８μｍの銅箔を張り合わせた、絶縁樹脂層の公称厚さ０．１ｍｍ、長さ５００ｍｍ、幅４００ｍｍのガラスエポキシ製の両面銅張積層板である、ＭＣＬ−Ｅ−６７９ＦＧ（日立化成工業株式会社製、商品名）を準備した。この両面銅張積層板の一方の面の銅箔にエッチングで窓孔を形成し、レーザ加工で直径０．１ｍｍの層間接続となる非貫通孔を形成し、過マンガン酸カリウム処理によるスミア除去を施した。このとき、実施例１、２とは異なり、底部が電子部品素子搭載部となる非貫通孔や底部が内部接続端子となる非貫通孔は形成せず、層間接続となる非貫通孔のみを形成した。次いで約１μｍの無電解銅めっきを施し、さらにこの無電解銅めっきを給電層として、電解めっきでフィルドアめっきを形成した。ドライフィルムＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネータで仮圧着し、フィルム状のフォトマスクマスクを貼り合わせて露光量１４０ｍＪ／ｃｍ２の紫外線で両面に、導体パターンを焼付け、０．９質量％炭酸ナトリウム水溶液で現像してエッチングレジストを形成した。次いで、エッチングレジストのない部分を塩化銅エッチング液でエッチング除去して、内部接続端子、外部接続端子及び電子部品搭載部等となる導体パターンを形成した。このとき、実施例１、２とは異なり、内部接続端子及び電子部品素子搭載部は基材の一方の面上に形成されている。その後、電子部品搭載部に電子部品をダイボンド材を用いて搭載し、ワイヤボンドで、電子部品と内部接続端子とを電気的に接続した。
（電子部品素子搭載用基板の作製）
実施例１、２と同様にして、電子部品素子を搭載した配線基板上に、先に準備した開口を形成したキャビティ層と、蓋基板とをこの順番に配置し、熱プレス装置を用いて、２２０℃、５．０ＭＰｓ、１２０分の条件で、本接着を行い、図６に示す電子部品素子搭載用基板１を得た。
実施例１、２と同様にして、電子部品素子を搭載した配線基板上に、先に準備した開口を形成したキャビティ層と、蓋基板とをこの順番に配置し、熱プレス装置を用いて、２２０℃、５．０ＭＰｓ、１２０分の条件で、本接着を行い、図６に示す電子部品素子搭載用基板１を得た。
実施例１、２の電子部品素子搭載用基板は、非貫通孔の底部に電子部品素子搭載部を設けることにより、電子部品素子を基材の厚み内に収納することができるので、電子部品素子搭載用基板全体としての厚みを薄くすることができた。スペーサ層と蓋基板が比較的材料コストの安いＰＥＴを用いて構成しており、また、スペーサ層の開口や蓋基板の貫通孔をレーザ加工で加工できるので加工コストも比較的安価にすることができた。さらに、スペーサ層の開口及び蓋基板の貫通孔の何れの基材端面からも異物の発生は認められなかった。特に、実施例２では、配線基板の電子部品素子搭載部と内部接続端子が、何れも非貫通孔の底部に設けられ、内部接続端子の裏面が外部接続端子となるため、配線基板が片面板（導体パターンを片面のみに有する配線基板）でよく、層間接続を要しないので、材料や加工コストをさらに低減できた。一方、比較例では、電子部品素子搭載部が基材の一方の面上に設けられるので、電子部品素子が基材の上方に出っ張るため、その分、スペーサ層を厚くする必要があり、電子部品素子搭載用基板としての厚みを比較的厚くする必要があった。また、スペーサ層と蓋基板が材料コストの比較的高いガラスエポキシ基材を用いて構成しており、また、スペーサ層の開口や蓋基板の貫通孔をドリルで加工する必要があるので、加工コストも比較的高くなった。さらに、スペーサ層の開口及び蓋基板の貫通孔の何れの基材端面からも異物の発生が認められた。
１．電子部品素子搭載用基板
２．配線基板
３．スペーサ層
４．接着層
５．蓋基板
６．非貫通孔
７．内部接続端子
８．外部接続端子
９．層間接続
１０．電子部品素子
１１．開口
１２．電子部品素子搭載部
１３．補強材を有しない基材
１４．基材
１５．空隙部
１６．貫通孔
１７．ワイヤ
２．配線基板
３．スペーサ層
４．接着層
５．蓋基板
６．非貫通孔
７．内部接続端子
８．外部接続端子
９．層間接続
１０．電子部品素子
１１．開口
１２．電子部品素子搭載部
１３．補強材を有しない基材
１４．基材
１５．空隙部
１６．貫通孔
１７．ワイヤ
Claims (5)
- 基材の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔と、この非貫通孔の底部に設けられた電子部品素子搭載部と、を有する配線基板と、
前記配線基板の基材の一方の面上に接着層を介して配置され、前記電子部品素子搭載部上に空隙部を形成するスペーサ層と、
前記スペーサ層上に接着層を介して前記空隙部を塞ぐように配置される蓋基板と、
を有する電子部品素子搭載用基板。 - 請求項１において、
配線基板が、基材の一方の面に設けられた内部接続端子と、前記基材の他方の面に設けられた外部接続端子と、前記内部接続端子及び外部接続端子を電気的に接続する層間接続と、を有する電子部品素子搭載用基板。 - 請求項１において、
配線基板が、非貫通孔の底部に設けられた電子部品素子搭載部及び内部接続端子と、前記内部接続端子の裏面となる前記基材の他方の面に設けられた外部接続端子とを有する電子部品素子搭載用基板。 - 請求項１から３の何れかにおいて、スペーサ層が補強材を有しない基材によって形成され、前記スペーサ層の開口が、レーザ加工により形成される電子部品素子搭載用基板。
- 基材の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔を有する配線基板を作製する工程と、
前記配線基板の非貫通孔の底部に電子部品素子を搭載する工程と、
前記配線基板の基材の一方の面上に接着層を介して配置され、前記電子部品素子上に空隙部を形成するようにスペーサ層を形成する工程と、
前記スペーサ層上に接着層を介して前記空隙部を塞ぐように蓋基板を形成する工程と、
を有する電子部品素子搭載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011212563A JP2013074152A (ja) | 2011-09-28 | 2011-09-28 | 電子部品素子搭載用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011212563A JP2013074152A (ja) | 2011-09-28 | 2011-09-28 | 電子部品素子搭載用基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013074152A true JP2013074152A (ja) | 2013-04-22 |
Family
ID=48478383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011212563A Pending JP2013074152A (ja) | 2011-09-28 | 2011-09-28 | 電子部品素子搭載用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013074152A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189403A (ja) * | 1999-10-22 | 2001-07-10 | Ibi Tech Co Ltd | 配線基板 |
| JP2001257334A (ja) * | 2000-03-10 | 2001-09-21 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
| JP2008109056A (ja) * | 2006-10-27 | 2008-05-08 | Toshiba Components Co Ltd | 樹脂封止型半導体素子及びその製造方法 |
| JP2009135353A (ja) * | 2007-12-03 | 2009-06-18 | Panasonic Corp | 半導体装置及びその製造に使用する樹脂接着材 |
-
2011
- 2011-09-28 JP JP2011212563A patent/JP2013074152A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189403A (ja) * | 1999-10-22 | 2001-07-10 | Ibi Tech Co Ltd | 配線基板 |
| JP2001257334A (ja) * | 2000-03-10 | 2001-09-21 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
| JP2008109056A (ja) * | 2006-10-27 | 2008-05-08 | Toshiba Components Co Ltd | 樹脂封止型半導体素子及びその製造方法 |
| JP2009135353A (ja) * | 2007-12-03 | 2009-06-18 | Panasonic Corp | 半導体装置及びその製造に使用する樹脂接着材 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100965339B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| JP2007142403A (ja) | プリント基板及びその製造方法 | |
| JP2015195305A (ja) | 導体ポストを有するプリント配線板の製造方法ならびに導体ポストを有するプリント配線板 | |
| JP2015170770A (ja) | プリント配線板 | |
| KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
| JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
| KR100674295B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
| JP2013074151A (ja) | 電子部品素子搭載用基板及びその製造方法 | |
| JP5485299B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4817771B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2014067975A (ja) | 多層配線基板の製造方法 | |
| JP2013074152A (ja) | 電子部品素子搭載用基板及びその製造方法 | |
| KR101109287B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| JP4738895B2 (ja) | ビルドアップ型多層フレキシブル回路基板の製造方法 | |
| JP2007250608A (ja) | 中空部を有する回路基板、その製造方法およびそれを用いた回路装置の製造方法 | |
| JP2021002539A (ja) | 電子部品内蔵基板及びその製造方法 | |
| JP2004253774A (ja) | 電子部品埋込み用の窪みを備える多層プリント配線板およびその製造方法 | |
| KR20130013639A (ko) | 인쇄회로기판 제조 방법 | |
| JP6065197B2 (ja) | 多層配線基板及びその製造方法 | |
| KR20070001408A (ko) | 칩 실장형 인쇄회로기판의 제조방법 | |
| JP2009267061A (ja) | 配線基板の製造方法 | |
| JP2014072325A (ja) | 多層配線基板及びその製造方法 | |
| JP2005032739A (ja) | 電子部品埋込み用の窪みを備える多層プリント配線板及びその製造方法 | |
| JP2015144152A (ja) | 配線基板の製造方法 | |
| JP4794975B2 (ja) | 多層フレキシブル回路基板用ビルドアップ基材およびこの基材を用いた多層フレキシブル回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150806 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151029 |