JP2017079277A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2017079277A JP2017079277A JP2015207159A JP2015207159A JP2017079277A JP 2017079277 A JP2017079277 A JP 2017079277A JP 2015207159 A JP2015207159 A JP 2015207159A JP 2015207159 A JP2015207159 A JP 2015207159A JP 2017079277 A JP2017079277 A JP 2017079277A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- main surface
- semiconductor element
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】 互いに反対側を向く主面11および裏面12と、主面11および裏面12の双方に交差し、かつ第1方向Xに離間した一対の第1側面131からそれぞれ窪んで形成された一対の凹部14と、を有する基板10と、基板10に形成された導電層20と、導電層20に搭載された半導体素子31と、半導体素子31を覆う封止樹脂4と、を備え、基板10は、主面11が向く方向に突出し、かつ半導体素子31が搭載された導電層20に覆われた突出部101aが形成された金属板101と、突出部101aと嵌合する開口部102aが形成された絶縁板102と、から構成され、裏面12から窪み、かつ金属板101を貫通する絶縁溝15が、突出部101aと凹部14との間に形成されている。
【選択図】 図3
Description
10:基板
101:金属板
101a:突出部
102:絶縁板
102a:開口部
11:主面
12:裏面
131:第1側面
132:第2側面
14:凹部
15:絶縁溝
151:底部
152:側部
20:導電層
201:金属箔
202:下地層
203:めっき層
21:主面導電部
211:パッド
212:ダイパッド
22:裏面導電部
221:裏面端導電部
222:裏面中央導電部
23:側面導電部
29:被覆材
31:半導体素子
32:接合層
4:封止樹脂
41:樹脂主面
43:樹脂側面
5:ボンディングワイヤ
81:基板
811:金属板
811a:突出部
811b:第1貫通孔
812:絶縁板
812a:開口部
812b:第2貫通孔
816:主面
817:裏面
818:スルーホール
819:絶縁溝
82:導電層
821:金属箔
821a:第3貫通孔
822:下地層
823:めっき層
829:被覆材
831:半導体素子
832:接合層
84:封止樹脂
85:ボンディングワイヤ
88:レジスト層
X:第1方向
Y:第2方向
Z:厚さ方向
Claims (35)
- 互いに反対側を向く主面および裏面と、前記主面および前記裏面の双方に交差し、かつ第1方向に離間した一対の第1側面からそれぞれ窪んで形成された一対の凹部と、を有する基板と、
前記基板に形成された導電層と、
前記導電層に搭載された半導体素子と、
前記半導体素子を覆う封止樹脂と、を備え、
前記基板は、前記主面が向く方向に突出し、かつ前記半導体素子が搭載された前記導電層に覆われた突出部が形成された金属板と、前記突出部と嵌合する開口部が形成された絶縁板と、から構成され、
前記裏面から窪み、かつ前記金属板を貫通する絶縁溝が、前記突出部と前記凹部との間に形成されていることを特徴とする、半導体装置。 - 前記絶縁板は、前記基板の厚さ方向において、前記主面寄りに位置している、請求項1に記載の半導体装置。
- 前記突出部を除いた前記金属板の厚さは、前記絶縁板の厚さよりも厚い、請求項1または2に記載の半導体装置。
- 前記金属板は、Cuからなる、請求項1ないし3のいずれかに記載の半導体装置。
- 前記絶縁板は、ガラスエポキシ樹脂からなる、請求項1ないし4のいずれかに記載の半導体装置。
- 前記主面において、前記開口部から前記突出部が露出している、請求項1ないし5のいずれかに記載の半導体装置。
- 前記開口部の平面視形状は、円形状である、請求項1ないし6のいずれかに記載の半導体装置。
- 前記裏面には、第1方向に離間した一対の前記絶縁溝が、前記突出部を挟んで形成されている、請求項1ないし7のいずれかに記載の半導体装置。
- 前記基板は、平面視において前記第1方向に対して直交する第2方向に離間した一対の第2側面をさらに有し、前記一対の第2側面は、前記一対の絶縁溝に交差している、請求項8に記載の半導体装置。
- 前記一対の絶縁溝が、前記第2方向に対してともに平行となるように形成されている、請求項9に記載の半導体装置。
- 前記導電層は、下地層と、前記下地層を覆って積層されためっき層と、を有し、前記下地層は、前記基板と前記めっき層との間に介在している、請求項1ないし10のいずれかに記載の半導体装置。
- 前記下地層は、Cuからなる、請求項11に記載の半導体装置。
- 前記めっき層は、互いに積層されたNi、PdおよびAuからなる、請求項11または12に記載の半導体装置。
- 前記主面に形成された前記導電層は、前記基板と前記下地層との間に介在する金属箔をさらに有する、請求項11ないし13のいずれかに記載の半導体装置。
- 前記金属箔は、Cuからなる、請求項14に記載の半導体装置。
- 前記導電層は、前記主面に形成された主面導電部と、前記裏面に形成された裏面導電部と、前記凹部に形成され、かつ前記主面導電部と前記裏面導電部とを相互に連絡する側面導電部と、を含み、前記突出部に形成された前記主面導電部に前記半導体素子が搭載されている、請求項11ないし15のいずれかに記載の半導体装置。
- 前記裏面導電部は、前記絶縁溝が形成されていない前記裏面の全ての部分に形成されている、請求項16に記載の半導体装置。
- 前記主面導電部は、前記第1方向に離間して形成された一対のパッドと、前記突出部に形成されたダイパッドと、を含み、前記一対のパッドは前記側面導電部にそれぞれ連絡し、前記ダイパッドに前記半導体素子が搭載されている、請求項16または17に記載の半導体装置。
- 前記半導体素子と前記パッドとを接続するボンディングワイヤをさらに備える、請求項18に記載の半導体装置。
- 前記パッドの一部を覆い、かつ前記封止樹脂に接する被覆材をさらに備える、請求項18または19に記載の半導体装置。
- 前記半導体素子は、発光ダイオードである、請求項1ないし20のいずれかに記載の半導体装置。
- 前記封止樹脂は、透光性を有した合成樹脂からなる、請求項21に記載の半導体装置。
- 前記半導体素子は、パワーMOSFETである、請求項1ないし20のいずれかに記載の半導体装置。
- 前記封止樹脂は、遮光性を有した合成樹脂からなる、請求項23に記載の半導体装置。
- 互いに反対側を向く主面および裏面を有する基板を成形する工程と、
前記基板に導電層を形成する工程と、
前記主面に形成された導電層に半導体素子を搭載する工程と、
前記半導体素子を覆う封止樹脂を前記基板に形成する工程と、を備え、
前記基板を成形する工程では、前記主面の一部および前記裏面を構成し、かつ突出部が形成された金属板と、前記主面の一部を構成し、かつ開口部が形成された絶縁板とを、前記開口部に前記突出部を嵌合させて圧着することにより前記基板が成形されることを特徴とする、半導体装置の製造方法。 - 前記基板を成形する工程では、前記突出部は、ウェットエッチングにより形成される、請求項25に記載の半導体装置の製造方法。
- 前記基板を成形する工程では、前記金属板よりも厚さが薄い金属箔を、前記絶縁板に対して前記金属板の反対側に配置した後、前記金属板および前記絶縁板とともに前記金属箔を圧着する、請求項25または26に記載の半導体装置の製造方法。
- 前記基板を成形する工程では、前記金属板と、前記絶縁板と、前記金属箔とを圧着する前に、前記金属板と、前記絶縁板と、前記金属箔とのいずれに対して貫通孔を複数形成する工程を含み、前記金属板と、前記絶縁板と、前記金属箔とを圧着したときに平面視において前記貫通孔が互いに重なり合うことにより、前記基板を貫通するスルーホールが形成される、請求項27に記載の半導体装置の製造方法。
- 前記導電層を形成する工程では、前記基板を覆う下地層を形成する工程と、前記下地層に対してフォトリソグラフィによりマスクを形成する工程と、ウェットエッチングにより前記金属板、前記金属箔および前記下地層をパターニングする工程と、を含む、請求項28に記載の半導体装置の製造方法。
- 前記下地層を形成する工程では、無電解めっきにより前記下地層が形成される、請求項29に記載の半導体装置の製造方法。
- 前記パターニングする工程では、前記裏面において、前記突出部と前記スルーホールとの間に前記金属板を貫通する絶縁溝が形成される、請求項29または30に記載の半導体装置の製造方法。
- 前記導電層を形成する工程では、前記パターニングする工程の後に、前記下地層を覆うめっき層を形成する工程をさらに含む、請求項29ないし31のいずれかに記載の半導体装置の製造方法。
- 前記めっき層を形成する工程では、電解めっきにより前記めっき層が形成される、請求項32に記載の半導体装置の製造方法。
- 前記半導体素子を搭載する工程の前に、前記主面寄りに位置する前記スルーホールの端部を塞ぎ、かつ前記主面に形成された前記導電層の一部を覆う被覆材を配置する工程をさらに備える、請求項28ないし33のいずれかに記載の半導体装置の製造方法。
- 前記半導体素子を搭載する工程の後に、ワイヤボンディングにより前記半導体素子と前記主面に形成された前記導電層とを接続するボンディングワイヤを形成する工程をさらに備える、請求項25ないし34のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207159A JP6626311B2 (ja) | 2015-10-21 | 2015-10-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207159A JP6626311B2 (ja) | 2015-10-21 | 2015-10-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017079277A true JP2017079277A (ja) | 2017-04-27 |
JP6626311B2 JP6626311B2 (ja) | 2019-12-25 |
Family
ID=58666264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015207159A Expired - Fee Related JP6626311B2 (ja) | 2015-10-21 | 2015-10-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6626311B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7424145B2 (ja) | 2020-03-23 | 2024-01-30 | 三菱マテリアル株式会社 | 絶縁回路基板 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09213833A (ja) * | 1996-01-31 | 1997-08-15 | Sharp Corp | 半導体装置 |
JP2000031545A (ja) * | 1998-07-16 | 2000-01-28 | Rohm Co Ltd | 半導体発光素子及びその製造方法 |
JP2008182186A (ja) * | 2006-11-30 | 2008-08-07 | Toshiba Lighting & Technology Corp | 照明装置 |
JP2009158769A (ja) * | 2007-12-27 | 2009-07-16 | Stanley Electric Co Ltd | 半導体装置 |
JP2012033855A (ja) * | 2010-07-01 | 2012-02-16 | Hitachi Cable Ltd | Ledモジュール、ledパッケージ、並びに配線基板およびその製造方法 |
JP2014120529A (ja) * | 2012-12-13 | 2014-06-30 | Denki Kagaku Kogyo Kk | 回路基板、ledモジュール及びledパッケージ、並びに回路基板の製造方法 |
JP2015035495A (ja) * | 2013-08-08 | 2015-02-19 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及びその製造方法 |
JP2015146457A (ja) * | 2015-04-15 | 2015-08-13 | 信越化学工業株式会社 | 光学半導体装置用基板及び光学半導体装置 |
-
2015
- 2015-10-21 JP JP2015207159A patent/JP6626311B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09213833A (ja) * | 1996-01-31 | 1997-08-15 | Sharp Corp | 半導体装置 |
JP2000031545A (ja) * | 1998-07-16 | 2000-01-28 | Rohm Co Ltd | 半導体発光素子及びその製造方法 |
JP2008182186A (ja) * | 2006-11-30 | 2008-08-07 | Toshiba Lighting & Technology Corp | 照明装置 |
JP2009158769A (ja) * | 2007-12-27 | 2009-07-16 | Stanley Electric Co Ltd | 半導体装置 |
JP2012033855A (ja) * | 2010-07-01 | 2012-02-16 | Hitachi Cable Ltd | Ledモジュール、ledパッケージ、並びに配線基板およびその製造方法 |
JP2014120529A (ja) * | 2012-12-13 | 2014-06-30 | Denki Kagaku Kogyo Kk | 回路基板、ledモジュール及びledパッケージ、並びに回路基板の製造方法 |
JP2015035495A (ja) * | 2013-08-08 | 2015-02-19 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及びその製造方法 |
JP2015146457A (ja) * | 2015-04-15 | 2015-08-13 | 信越化学工業株式会社 | 光学半導体装置用基板及び光学半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7424145B2 (ja) | 2020-03-23 | 2024-01-30 | 三菱マテリアル株式会社 | 絶縁回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP6626311B2 (ja) | 2019-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5197654B2 (ja) | 半導体発光装置及びその製造方法 | |
US6900535B2 (en) | BGA/LGA with built in heat slug/spreader | |
JP6335619B2 (ja) | 配線基板及び半導体パッケージ | |
US7540969B2 (en) | High thermal conducting circuit substrate and manufacturing process thereof | |
JP2014036085A (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
KR101561934B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
JP2015005681A (ja) | 半導体装置及びその製造方法 | |
JP7029223B2 (ja) | 半導体発光装置 | |
JP6280710B2 (ja) | 配線基板、発光装置及び配線基板の製造方法 | |
TWI445100B (zh) | 封裝結構及其製作方法 | |
JP2017123360A (ja) | 半導体モジュール | |
TW201907532A (zh) | 半導體封裝結構及其製作方法 | |
WO2017071418A1 (zh) | 半导体器件及其制造方法 | |
JP6392163B2 (ja) | 配線基板及びその製造方法、半導体装置 | |
JP6626311B2 (ja) | 半導体装置 | |
CN109216214B (zh) | 半导体封装结构及其制作方法 | |
JP2023099079A (ja) | 半導体装置 | |
JP2000049382A (ja) | 半導体発光装置及びその製造方法 | |
CN212659822U (zh) | 热电分离的基板结构及封装结构 | |
KR101626534B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP5682511B2 (ja) | 半導体モジュール | |
KR102016019B1 (ko) | 고열전도성 반도체 패키지 | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP4887346B2 (ja) | 半導体装置 | |
CN218004831U (zh) | 半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6626311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |