TW201907532A - 半導體封裝結構及其製作方法 - Google Patents

半導體封裝結構及其製作方法 Download PDF

Info

Publication number
TW201907532A
TW201907532A TW106144651A TW106144651A TW201907532A TW 201907532 A TW201907532 A TW 201907532A TW 106144651 A TW106144651 A TW 106144651A TW 106144651 A TW106144651 A TW 106144651A TW 201907532 A TW201907532 A TW 201907532A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
semiconductor package
package structure
thermally conductive
Prior art date
Application number
TW106144651A
Other languages
English (en)
Other versions
TWI648834B (zh
Inventor
譚瑞敏
王金勝
曾子章
黃重旗
唐偉森
范智朋
Original Assignee
欣興電子股份有限公司
旭德科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司, 旭德科技股份有限公司 filed Critical 欣興電子股份有限公司
Priority to CN201810163669.0A priority Critical patent/CN109216214B/zh
Application granted granted Critical
Publication of TWI648834B publication Critical patent/TWI648834B/zh
Publication of TW201907532A publication Critical patent/TW201907532A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種半導體封裝結構，包括基底、至少一電子元件、封裝膠體以及重佈線路層。基底包括導熱絕緣層、圖案化線路層以及金屬層。導熱絕緣層具有彼此相對的第一表面以及第二表面。圖案化線路層配置於導熱絕緣層上且暴露出導熱絕緣層的部分第一表面。金屬層配置於導熱絕緣層上且完全覆蓋導熱絕緣層的第二表面。電子元件配置於基底上且與圖案化線路層電性連接。封裝膠體至少包覆電子元件。重佈線路層配置於封裝膠體上且與電子元件電性連接，其中封裝膠體的邊緣約略切齊於基底的邊緣。

Description

半導體封裝結構及其製作方法
本發明是有關於一種半導體封裝結構及其製作方法，且特別是有關於一種具有較佳散熱效果的半導體封裝結構及其製作方法。
在習知的四方扁平無引腳（Quad Flat No-Lead；QFN）封裝結構中，通常是將晶片配置於導線架（leadframe）上。導線架具有晶片座以及多個引腳，且晶片經由接合引線電性連接至導線架的這些引腳。這些引腳、接合引線與晶片被封裝膠體封裝與保護，並且這些引腳的底部暴露於封裝材料之外，用以電性連接至例如印刷電路板的一外接裝置。
然而，在上述的四方扁平無引腳封裝結構中，由於需將晶片配置於導線架上，因此封裝結構整體的厚度很難進一步減少。再者，由於四方扁平無引腳封裝結構採用導線架做為主架構，因此無須使用焊料，故較難將需透過焊料連接的電阻、電容或電感等被動元件內埋於封裝結構。此外，在封裝結構內的電子元件運作時，會產生大量的熱能，倘若熱能無法逸散而不斷地堆積，則封裝結構可能會因為過熱而導致效能衰減或使用壽命縮短，嚴重者甚至造成永久性的損壞。因此，如何進一步降低封裝結構的整體厚度，且可以將不同類型的電子元件整合於封裝結構中，並提升封裝結構的散熱效率，實已成目前亟欲解決的課題。
本發明提供一種半導體封裝結構及其製作方法，其可降低封裝結構的整體厚度且具有較佳的散熱效果。
本發明提供一種半導體封裝結構，其包括一基底、至少一電子元件、一封裝膠體以及一重佈線路層。基底包括一導熱絕緣層、一圖案化線路層以及一金屬層。導熱絕緣層具有彼此相對的一第一表面以及一第二表面。圖案化線路層配置於導熱絕緣層上且暴露出導熱絕緣層的部分第一表面。金屬層配置於導熱絕緣層上且完全覆蓋導熱絕緣層的第二表面。電子元件配置於基底上且與圖案化線路層電性連接。封裝膠體至少包覆電子元件。重佈線路層配置於封裝膠體上且與電子元件電性連接，其中封裝膠體的邊緣約略切齊於基底的邊緣。
在本發明的一實施例中，上述的半導體封裝結構更包括至少一導電通孔。導電通孔貫穿封裝膠體，其中重佈線路層藉由導電通孔而與基底的圖案化線路層電性連接。
在本發明的一實施例中，上述的半導體封裝結構更包括一黏著層。黏著層配置於基底上，其中電子元件藉由黏著層而固定於基底上。
在本發明的一實施例中，上述的半導體封裝結構更包括一第一防焊層以及一第二防焊層。第一防焊層配置於基底的金屬層上，其中第一防焊層具有至少一第一開口，第一開口暴露出部分金屬層，而定義出至少一第一接墊。第二防焊層配置於封裝膠體上且覆蓋重佈線路層，其中第二防焊層具有至少一第二開口，第二開口暴露出部分重佈線路層，而定義出至少一第二接墊。
在本發明的一實施例中，上述的半導體封裝結構更包括一第三防焊層。第三防焊層配置於基底的導熱絕緣層上，且第三防焊層位於封裝膠體與導熱絕緣層之間。第三防焊層覆蓋圖案化線路層，其中第三防焊層具有至少一第三開口，第三開口暴露出部分圖案化線路層，而定義出至少一第三接墊，而電子元件位於第三接墊上。
在本發明的一實施例中，上述的半導體封裝結構更包括至少一散熱元件。散熱元件配置於第一接墊上。
在本發明的一實施例中，上述的至少一電子元件包括多個電子元件。這些電子元件彼此串聯、並聯、電性獨立或上述的組合。
在本發明的一實施例中，上述的至少一電子元件包括一主動元件與一被動元件。
在本發明的一實施例中，上述的重佈線路層包括一重佈線路以及多個導電盲孔。重佈線路配置於封裝膠體上。導電盲孔位於封裝膠體內且連接電子元件以及重佈線路。
在本發明的一實施例中，上述的導熱絕緣層的導熱係數介於1 W/(mK)至100 W/(mK)之間。
本發明的半導體封裝結構的製作方法包括下列步驟。提供一基底。基底包括一導熱絕緣層、一圖案化線路層以及一金屬層。導熱絕緣層具有彼此相對的一第一表面以及一第二表面。圖案化線路層配置於導熱絕緣層上且暴露出導熱絕緣層的部分第一表面。金屬層配置於導熱絕緣層上且完全覆蓋導熱絕緣層的第二表面。配置至少一電子元件於基底上，其中電子元件與圖案化線路層電性連接。形成一封裝膠體以至少包覆電子元件。形成一重佈線路層於封裝膠體上，其中重佈線路層與電子元件電性連接，且封裝膠體的邊緣約略切齊於基底的邊緣。
在本發明的一實施例中，上述的半導體封裝結構的製作方法更包括於形成封裝膠體以至少包覆電子元件之後，且於形成重佈線路層於封裝膠體上之前，形成貫穿封裝膠體的至少一導電通孔，其中重佈線路層藉由導電通孔而與基底的圖案化線路層電性連接。
在本發明的一實施例中，上述的半導體封裝結構的製作方法更包括於提供基底之後，且於配置電子元件於基底上之前，形成一黏著層於該基底上，以使配置於基底上的電子元件藉由黏著層而固定於基底上。
在本發明的一實施例中，上述的半導體封裝結構的製作方法更包括形成一第一防焊層於基底的金屬層上，其中第一防焊層具有至少一第一開口，第一開口暴露出部分金屬層，而定義出至少一第一接墊；以及形成一第二防焊層於封裝膠體上且覆蓋重佈線路層，其中第二防焊層具有至少一第二開口，第二開口暴露出部分重佈線路層，而定義出至少一第二接墊。
在本發明的一實施例中，上述的半導體封裝結構的製作方法更包括形成一第三防焊層於基底的導熱絕緣層上且覆蓋圖案化線路層，其中第三防焊層具有至少一第三開口，第三開口暴露出部分圖案化線路層，而定義出至少一第三接墊，電子元件位於第三接墊上。
在本發明的一實施例中，上述的半導體封裝結構的製作方法更包括配置至少一散熱元件於第一接墊上。
在本發明的一實施例中，上述的至少一電子元件包括多個電子元件。這些電子元件彼此串聯、並聯、電性獨立或上述的組合。
在本發明的一實施例中，上述的至少一電子元件包括一主動元件與一被動元件。
在本發明的一實施例中，上述的重佈線路層包括一重佈線路以及多個導電盲孔。重佈線路配置於封裝膠體上。導電盲孔位於封裝膠體內且連接電子元件以及重佈線路。
在本發明的一實施例中，上述的導熱絕緣層的導熱係數介於1 W/(mK)至100 W/(mK)之間。
基於上述，在本發明的半導體封裝結構的設計中，電子元件是配置於基底上且與圖案化線路層電性連接，因此電子元件所產生的熱可依序透過基底的圖案化線路層、導熱絕緣層以及金屬層而傳遞至外界，可具有較佳的散熱效果。再者，本發明的電子元件並不是配置於習知的導線架上，而是配置於基底上，因此本發明的半導體封裝結構可將不同類型的電子元件整合於基底上，除了可具有較薄的封裝厚度外，亦可具有較廣的應用性。此外，本發明的封裝膠體的邊緣約略切齊於基底的邊緣因此本發明的半導體封裝結構可應用於覆晶技術封裝結構與四方扁平無引腳封裝結構。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之各實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明。並且，在下列各實施例中，相同或相似的元件將採用相同或相似的標號。
圖1A至圖1J是依照本發明的第一實施例的一種半導體封裝結構的製作方法的剖面示意圖。
本實施例的半導體封裝結構100的製作方法包括下列步驟。首先，請參照圖1A，提供基底110a。基底110a包括導熱絕緣層111、第一金屬層112a以及第二金屬層113。導熱絕緣層111具有彼此相對的第一表面111a以及第二表面111b。第一金屬層112a配置於導熱絕緣層111上且完全覆蓋導熱絕緣層111的第一表面111a。第二金屬層113配置於導熱絕緣層111上且完全覆蓋導熱絕緣層111的第二表面111b。
在本實施例中，第一金屬層112a及/或第二金屬層113例如為銅箔（Copper foil），換言之，本實施例的基底110a可例如為特殊設計的散熱型銅箔基板（Copper Clad Laminate；CCL），但本發明不限於此。除此之外，導熱絕緣層111、第一金屬層112a及/或第二金屬層113的厚度也可以視設計上的需求而進行調整，於本發明中並不加以限制。
接著，請同時參照圖1A以及圖1B，對第一金屬層112a（繪示於圖1A）進行圖案化製程，以形成圖案化線路層112。在本實施例中，圖案化製程可例如先形成圖案化光阻層（未繪示）於導熱絕緣層111的第一表面111a上，再透過蝕刻製程移除被圖案化光阻層所曝露的部分第一金屬層112a而形成如圖1B所示的圖案化線路層112。如此，圖案化線路層112可以暴露出導熱絕緣層111的部分第一表面111a。
在本實施例中，導熱絕緣層111的導熱係數可以介於1瓦米-1開爾 文-1 （watts per meter-kelvin；W/(mK)）至100 W/(mK)。在一實施例中，導熱絕緣層111的導熱係數可以介於2 W/(mK)至3 W/(mK)，但不限於此。舉例而言，導熱絕緣層111的材料可以包括摻有氟、矽、氮、硼混合物的類鑽碳（Diamond-Like Carbon；DLC）膜、導熱陶瓷材料膜或填有導熱填充劑（thermal conductive filler）的玻璃纖維複合材料。相較於一般以玻璃基板、聚醯亞胺（Polyimide；PI）玻璃纖維複合基板或其他類似的絕緣材料所構成的絕緣層，本實施例的導熱絕緣層111具有較高的導熱係數。當然，本實施例僅用以舉例說明，本發明對於導熱絕緣層111的種類、材質或形成方式並不限制。除此之外，藉由上述的導熱絕緣層111、圖案化線路層112以及金屬層所構成的基底110也可以具有良好的導熱率（thermal conductivity）。在本實施例中，基底110的等效導熱係數可以是6 W/(mK) 以上。如此一來，藉由上述的基底110所構成的半導體封裝結構100的散熱效率可以被有效地提升。
接著，請參照圖1C，於基底110的圖案化線路層112上形成防焊層121。位於圖案化線路層112上的防焊層121具有至少一個開口121a，且開口121a暴露出部分的圖案化線路層112，而定義出至少一個第一接墊112b。並且，於基底110的第二金屬層113上形成防焊層122。位於第二金屬層113上的防焊層122具有至少一個開口122a，且開口122a暴露出部分的第二金屬層113，而定義出至少一個第二接墊113b。值得注意的是，對於圖案化線路層112上的防焊層121以及第二金屬層113上的防焊層122的形成順序，於本發明中並不加以限制。除此之外，在圖1C中，暴露出圖案化線路層112的開口121a的數量及尺寸與暴露出第二金屬層113的開口122a的數量及尺寸只是示例性的繪示，於本發明中並不加以限制。另外，在一些實施例中，第一接墊112b及/或第二接墊113b上還可以鍍有鎳、鈀、金等金屬層或合金層，以提升第一接墊112b及/或第二接墊113b與其他膜層或元件之間的接合力。
接著，請參照圖1D，於部分的第一接墊112b上形成導電黏著層131。舉例而言，導電黏著層131的材質例如為包括錫粉的助焊劑及/或焊料、銀膠（silver paste）或鋁膠，本發明對於導電黏著層131的種類或材質不以此為限制，只要可以使後續形成的電子元件140（如圖1E所繪示）可以藉由導電黏著層131固定且與圖案化線路層112電性連接即可。值得注意的是，由於第一接墊112b是由第一防焊層121的開口121a所定義，因此導電黏著層131可以被侷限於第一防焊層121的開口121a的範圍內，且不會覆蓋到第一防焊層121的上表面121b。
接著，請參照圖1E，於基底110的圖案化線路層112上配置電子元件140。電子元件140可以包括主動元件141及/或被動元件142。舉例而言，主動元件141可以是包括源極S、汲極D以及閘極G的電晶體。被動元件142例如具有第一電極142a與第二電極142b的電阻或電容。以電阻為例，第一電極142a與第二電極142b之間的被動元件材料142c可以為電阻材料。或是，以電容為例，第一電極142a與第二電極142b之間的被動元件材料142c可以為介電材料。由於被動元件142跟主動元件141同樣設置在基底110的圖案化線路層112上，因此被動元件142亦可以跟主動元件141一樣，藉由基底110的圖案化線路層112、導熱絕緣層111及第二金屬層113將線路所傳遞的熱能傳導至外部，可避免被動元件142因長時間的受熱而老化，降低使用壽命。
接著，請參照圖1F，於基底110上配置晶片144。晶片144具有主動面144a以及相對於主動面144a的晶背144b，且晶片144是藉由絕緣黏著層132使其晶背144b與基底110上的其中一個第一接墊112b'相接合。在本實施例中，晶片144例如微控制器（microcontroller；MCU）或閘極驅動器（gate driver），但本發明不限於此。除此之外，在本實施例中，絕緣黏著層132例如是具有良好導熱率的晶片黏著膜（die attach film；DAF），以使晶片144運作時所產生的熱能可以從晶片144的晶背144b藉由絕緣黏著層132而傳導至具有良好導熱性的基底110。
接著，請參照圖1G，於基底110上形成封裝膠體150，以覆蓋部分的第一接墊112b"、部分的防焊層121、主動元件141、被動元件142以及晶片144。封裝膠體150可以藉由一般的模封製程（molding process）所形成，故於此不加以贅述。
接著，請參照圖1H，可以藉由蝕刻、機械鑽孔（mechanical drill）、雷射鑽孔（laser drill）或其他似的移除方式，以在封裝膠體150上形成多個通孔151、152。部分的通孔151貫穿封裝膠體150，以暴露出封裝膠體150所覆蓋的第一接墊112b"。其他的部分通孔152可以位於主動元件141、被動元件142及/或晶片144上，以暴露出主動元件141的閘極G與汲極D、被動元件142的第一電極142a與第二電極142b以及晶片144的主動面144a。
接著，請參照圖1I，於封裝膠體150上形成重佈線路層160。具體而言，重佈線路層160的製作方法可例如包括下列步驟。可以藉由沉積製程及/或電鍍製程等其他適宜的製程在封裝膠體150的表面150b上形成導電物質。並且，導電物質可以進一步填入填孔膠體150的多個通孔151、152（繪示於圖1H）內，以形成具有導電性質的導電盲孔162及/或導電通孔163。導電通孔163貫穿封裝膠體150，以與封裝膠體150所暴露出的第一接墊112b"相接。主動元件141的閘極G與汲極D、被動元件142的第一電極142a與第二電極142b以及晶片144的主動面144a可以與對應的導電盲孔162相接。隨後，可以藉由例如微影及蝕刻製程以對覆蓋於封裝膠體150的表面150b上的導電物質進行圖案化，以形成重佈線路161。一般而言，基於導電性的考量，重佈線路層160一般是使用金屬材料，但本發明不限於此。
在圖1I繪示的實施例中，兩個主動元件141'、141"的源極S與導電黏著層131相接觸，且一個主動元件141'的汲極D藉由導電通孔163與另一個主動元件141"的源極S電性連接。也就是說，兩個主動元件141'、141"可以是以相同方向的方式配置，且兩個主動元件141'、141"之間可以藉由導電通孔163而彼此串聯。在其他可行的實施例中，多個電子元件之間也可以依據設計上的需求而彼此串聯、並聯、電性獨立或上述的組合。
在本實施例中，導電通孔163內可以進一步填入其他的導電材料，以提升導電通孔163的導電度，但本發明不限於此。在其他的實施例中，導電通孔163也可以是具有空心結構的導通孔，內部空心部分填入填孔材料。
接著，請參照圖1J，於封裝膠體150上配置防焊層123，且防焊層123覆蓋部分的重佈線路161。防焊層123具有至少一開口123a，且開口123a暴露出部分重佈線路161，而定義出至少一第三接墊161a。除此之外，在圖1J中，暴露出重佈線路161的開口123a的數量及尺寸只是示例性的繪示，於本發明中並不加以限制。另外，在一些實施例中，第三接墊161a上還可以鍍有鎳、鈀、金等金屬層或合金層，以提升第三接墊161a與其他膜層或元件之間的接合力。最後，可依照需求進行撈邊成型製程或切割成型製程，可以利用機械成型（mechanical routing）、雷射成型（laser routing）、蝕刻成型等製程，但不限於此，進行切割製作成所需的顆狀或條狀的封裝結構。
經過上述製程後即可大致上完成本實施例的半導體封裝結構100的製作。在結構上來說，本實施例的半導體封裝結構100包括基底110、電子元件140、封裝膠體150以及重佈線路層160。基底110包括導熱絕緣層111、圖案化線路層112以及金屬層。導熱絕緣層111具有彼此相對的第一表面111a以及第二表面111b。圖案化線路層112配置於導熱絕緣層111上且暴露出導熱絕緣層111的部分第一表面111a。金屬層配置於導熱絕緣層111上且完全覆蓋導熱絕緣層111的第二表面111b。電子元件140配置於基底110上且與圖案化線路層112電性連接。封裝膠體150至少包覆電子元件140。重佈線路層160配置於封裝膠體150上且與電子元件140電性連接。在一實施例中，封裝膠體150的邊緣150a約略切齊於基底110的邊緣110b。在另一實施例中，重佈線路層160的邊緣160a約略切齊於封裝膠體150的邊緣150a以及基底110的邊緣110b，且重佈線路層160的邊緣160a可以不被防焊層123所覆蓋。上述部分的封裝結構可為顆狀多邊約略切齊，亦可為條狀外側單邊約略切齊。由於封裝結構最後以成型製程製作而成，封裝膠體150的邊緣150a約略切齊於基底110的邊緣110b，可以減少封裝結構邊緣不必要的設計，進一步地縮小封裝結構的尺寸，達到輕薄短小的效果，增進此封裝結構的應用範圍。
在本實施例中，電子元件140至少對應於部分的第一接墊112b配置，且位於電子元件140與第一接墊112b、112b'、112b"之間的黏著層131、132（例如：主動元件141/被動元件142與第一接墊112b、112b"之間的導電黏著層131以及晶片144與第一接墊112b'之間的絕緣黏著層132）皆具有良好的導熱性。如此一來，藉由上述的配置方式以及具有良好的導熱率的基底110，且電子元件140所產生的熱可依序透過基底110的圖案化線路層112、導熱絕緣層111以及金屬層113而傳遞至外界，而可以使半導體封裝結構100具有較佳的散熱效果。再者，本發明的電子元件140並不是配置於習知的導線架上，而是配置於基底110上，因此本發明的半導體封裝結構100可將不同類型的電子元件（例如：主動元件141、被動元件142及/或晶片144）整合於基底110上，除了可具有較薄的封裝厚度外，亦可具有較廣的應用性。此外，本發明的封裝膠體150的邊緣約略切齊於基底110的邊緣110b，因此本發明的半導體封裝結構100可應用於各種不同的封裝結構，例如覆晶封裝(Flip Chip Package)的封裝結構。在另一實施例中，重佈線路層160的邊緣160a約略切齊於封裝膠體150的邊緣150a以及基底110的邊緣110b，因此本發明的半導體封裝結構100可應用於四方扁平無引腳封裝結構。
在一些實施例中，第二接墊113b上可以配置散熱元件（例如：圖4或圖5中的散熱元件470，其可為散熱板、散熱鰭片等，但本發明不限於此），且電子元件140所產生的熱更可透過基底110的圖案化線路層112、導熱絕緣層111、金屬層113及散熱元件470而傳遞至外界，而可以使半導體封裝結構100具有較佳的散熱效果，但本發明不限於此。
圖2是依照本發明的第二實施例的一種半導體封裝結構的剖面示意圖。值得注意的是，在本實施例中，半導體封裝結構200與圖1J所繪示的半導體封裝結構100相似，其類似的構件以相同的標號表示，且具有類似的功能或形成方式，並省略描述。具體而言，本實施例的半導體封裝結構200與圖1J所繪示的半導體封裝結構100差別在於：第一主動元件141"的源極S與導電黏著層131相接觸，且第二主動元件241'的汲極D與閘極G分別與對應的導電黏著層131相接觸。也就是說，兩個主動元件141"、241'可以是以不同方向的方式配置。如此一來，兩個主動元件141"、241'之間可以藉由對應的導電黏著層131以及圖案化線路層112而彼此串聯，且被動元件142的第二電極142b也可以藉由對應的圖案化線路層112而彼此電性連接。
在本實施例中，第二主動元件241'上可以具有多個導電端子241a，導電端子241a於半導體封裝結構200的製作過程中可以嵌入於防焊層121的開口121a（繪示於圖1C）內，以降低在第二主動元件241'的配置過程中產生不必要的移動的可能。在本實施例中，導電端子241a例如可以為焊球，但本發明不限於此。
圖3是依照本發明的第三實施例的一種半導體封裝結構的剖面示意圖。值得注意的是，在本實施例中，半導體封裝結構300與圖2所繪示的半導體封裝結構200相似，其類似的構件以相同的標號表示，且具有類似的功能或形成方式，並省略描述。具體而言，本實施例的半導體封裝結構300與圖2所繪示的半導體封裝結構200差別在於：基底310的圖案化線路層112上可以不具有防焊層（如：圖1J或圖2中所繪示的防焊層121），且主動元件141"、241'可以直接與圖案化線路層112接觸，且封裝膠體150可以覆蓋部分的導熱絕緣層311。
在本實施例中，導熱絕緣層311可以具有多個開口311c，且第二金屬層313可以填入導熱絕緣層311的開口311c內，以使位於導熱絕緣層311上的絕緣黏著層132可以與第二金屬層313接觸，以提升半導體封裝結構300散熱效率，但本發明不限於此。在其他實施例中，絕緣黏著層132也可以填入導熱絕緣層311的開口311c內，以使位於導熱絕緣層311上的絕緣黏著層132與第二金屬層313可以相接觸，以提升半導體封裝結構300散熱效率。
圖4是依照本發明的第四實施例的一種半導體封裝結構的剖面示意圖。值得注意的是，在本實施例中，半導體封裝結構與圖3所繪示的半導體封裝結構相似，其類似的構件以相同的標號表示，且具有類似的功能或形成方式，並省略描述。具體而言，本實施例的半導體封裝結構400與圖3所繪示的半導體封裝結構300差別在於：第二金屬層113的第二接墊113b上可以配置散熱元件470，以提升半導體封裝結構400散熱效率。在一變化實施例中，散熱元件470設計亦可大於第二接墊113b，散熱元件470可藉由導熱膠、導熱膏或其他導熱材料連接第二接墊113b。
在本實施例中，半導體封裝結構400的基底110及電子元件140可以位於線路板401的表面401a上。也就是說，半導體封裝結構400可以為具有板狀結構的封裝件。
圖5是依照本發明的第五實施例的一種半導體封裝結構的剖面示意圖。值得注意的是，在本實施例中，半導體封裝結構500與圖4所繪示的線路板結構400相似，其類似的構件以相同的標號表示，且具有類似的功能或形成方式，並省略描述。具體而言，本實施例的半導體封裝結構500與圖4所繪示的半導體封裝結構400差別在於：半導體封裝結構500的基底110及電子元件140可以嵌入於線路板501內。
綜上所述，在本發明半導體封裝結構的設計中，電子元件是配置於基底上且與圖案化線路層電性連接，因此電子元件所產生的熱可依序透過基底的圖案化線路層、導熱絕緣層以及金屬層而傳遞至外界，可具有較佳的散熱效果。再者，本發明的電子元件並不是配置於習知的導線架上，而是配置於基底上，因此本發明的半導體封裝結構可將不同類型的電子元件整合於基底上，除了可具有較薄的封裝厚度外，亦可具有較廣的應用性。此外，本發明封裝膠體的邊緣約略切齊於基底的邊緣，因此本發明的半導體封裝結構可應用於覆晶封裝結構或者是四方扁平無引腳封裝結構。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300、400、500‧‧‧半導體封裝結構
110、110a、310‧‧‧基底
110b、150a、160a‧‧‧邊緣
111、311‧‧‧導熱絕緣層
111a‧‧‧第一表面
111b‧‧‧第二表面
311c、121a、122a、123a‧‧‧開口
112a‧‧‧第一金屬層
112‧‧‧圖案化線路層
112b、112b'、112b"‧‧‧第一接墊
113、313‧‧‧第二金屬層
113b‧‧‧第二接墊
121、122、123‧‧‧防焊層
121b‧‧‧上表面
131‧‧‧導電黏著層
132‧‧‧絕緣黏著層
140‧‧‧電子元件
141、141'、141"、241'‧‧‧主動元件
S‧‧‧源極
D‧‧‧汲極
G‧‧‧閘極
241a‧‧‧導電端子
142‧‧‧被動元件
142a‧‧‧第一電極
142b‧‧‧第二電極
142c‧‧‧被動元件材料
144‧‧‧晶片
144a‧‧‧主動面
144b‧‧‧晶背
150‧‧‧封裝膠體
150b‧‧‧表面
151、152‧‧‧通孔
160‧‧‧重佈線路層
161‧‧‧重佈線路
161a‧‧‧第三接墊
162‧‧‧導電盲孔
163‧‧‧導電通孔
470‧‧‧散熱元件
401、501‧‧‧線路板
401a‧‧‧表面
圖1A至圖1J是依照本發明的第一實施例的一種半導體封裝結構的製作方法的剖面示意圖。 圖2是依照本發明的第二實施例的一種半導體封裝結構的剖面示意圖。 圖3是依照本發明的第三實施例的一種半導體封裝結構的剖面示意圖。 圖4是依照本發明的第四實施例的一種半導體封裝結構的剖面示意圖。 圖5是依照本發明的第五實施例的一種半導體封裝結構的剖面示意圖。

Claims (20)

  1. 一種半導體封裝結構，包括： 一基底，包括： 一導熱絕緣層，具有彼此相對的一第一表面以及一第二表面； 一圖案化線路層，配置於該導熱絕緣層上且暴露出該導熱絕緣層的部分該第一表面；以及 一金屬層，配置於該導熱絕緣層上且完全覆蓋該導熱絕緣層的該第二表面； 至少一電子元件，配置於該基底上且與該圖案化線路層電性連接； 一封裝膠體，至少包覆該至少一電子元件；以及 一重佈線路層，配置於該封裝膠體上且與該至少一電子元件電性連接，其中該封裝膠體的邊緣約略切齊於該基底的邊緣。
  2. 如申請專利範圍第1項所述的半導體封裝結構，更包括： 至少一導電通孔，貫穿該封裝膠體，其中該重佈線路層藉由該至少一導電通孔而與該基底的該圖案化線路層電性連接。
  3. 如申請專利範圍第1項所述的半導體封裝結構，更包括： 一黏著層，配置於該基底上，其中該至少一電子元件藉由該黏著層而固定於該基底上。
  4. 如申請專利範圍第1項所述的半導體封裝結構，更包括： 一第一防焊層，配置於該基底的該金屬層上，其中該第一防焊層具有至少一第一開口，該至少一第一開口暴露出部分該金屬層，而定義出至少一第一接墊；以及 一第二防焊層，配置於該封裝膠體上且覆蓋該重佈線路層，其中該第二防焊層具有至少一第二開口，該至少一第二開口暴露出部分該重佈線路層，而定義出至少一第二接墊。
  5. 如申請專利範圍第4項所述的半導體封裝結構，更包括： 一第三防焊層，配置於該基底的該導熱絕緣層上，且位於該封裝膠體與該導熱絕緣層之間，該第三防焊層覆蓋該圖案化線路層，其中該第三防焊層具有至少一第三開口，該至少一第三開口暴露出部分該圖案化線路層，而定義出至少一第三接墊，而該至少一電子元件位於該至少一第三接墊上。
  6. 如申請專利範圍第4項所述的半導體封裝結構，更包括： 至少一散熱元件，配置於該第一接墊上。
  7. 如申請專利範圍第1項所述的半導體封裝結構，其中該至少一電子元件包括多個電子元件，該些電子元件彼此串聯、並聯、電性獨立或上述的組合。
  8. 如申請專利範圍第1項所述的半導體封裝結構，其中該至少一電子元件包括一主動元件與一被動元件。
  9. 如申請專利範圍第1項所述的半導體封裝結構，其中該重佈線路層包括： 一重佈線路，配置於該封裝膠體上；以及 多個導電盲孔，位於該封裝膠體內且連接該至少一電子元件以及該重佈線路。
  10. 如申請專利範圍第1項所述的半導體封裝結構，其中該導熱絕緣層的導熱係數介於1 W/(mK)至100 W/(mK)之間。
  11. 一種半導體封裝結構的製作方法，包括： 提供一基底，該基底包括： 一導熱絕緣層，具有彼此相對的一第一表面以及一第二表面； 一圖案化線路層，配置於該導熱絕緣層上且暴露出該導熱絕緣層的部分該第一表面； 一金屬層，配置於該導熱絕緣層上且完全覆蓋該導熱絕緣層的該第二表面； 配置至少一電子元件於該基底上，其中該至少一電子元件與該圖案化線路層電性連接； 形成一封裝膠體以至少包覆該至少一電子元件；以及 形成一重佈線路層於該封裝膠體上，其中該重佈線路層與該至少一電子元件電性連接，且該封裝膠體的邊緣約略切齊於該基底的邊緣。
  12. 如申請專利範圍第11項所述的半導體封裝結構的製作方法，更包括： 於形成該封裝膠體以至少包覆該至少一電子元件之後，且於形成該重佈線路層於該封裝膠體上之前，形成貫穿該封裝膠體的至少一導電通孔，其中該重佈線路層藉由該至少一導電通孔而與該基底的該圖案化線路層電性連接。
  13. 如申請專利範圍第11項所述的半導體封裝結構的製作方法，更包括： 於提供該基底之後，且於配置該至少一電子元件於該基底上之前，形成一黏著層於該基底上，其中該至少一電子元件藉由該黏著層而固定於該基底上。
  14. 如申請專利範圍第11項所述的半導體封裝結構的製作方法，更包括： 形成一第一防焊層於該基底的該金屬層上，其中該第一防焊層具有至少一第一開口，該至少一第一開口暴露出部分該金屬層，而定義出至少一第一接墊；以及 形成一第二防焊層於該封裝膠體上且覆蓋該重佈線路層，其中該第二防焊層具有至少一第二開口，該至少一第二開口暴露出部分該重佈線路層，而定義出至少一第二接墊。
  15. 如申請專利範圍第14項所述的半導體封裝結構的製作方法，更包括： 形成一第三防焊層於該基底的該導熱絕緣層上且覆蓋該圖案化線路層，其中該第三防焊層具有至少一第三開口，該至少一第三開口暴露出部分該圖案化線路層，而定義出至少一第三接墊，該至少一電子元件位於該至少一第三接墊上。
  16. 如申請專利範圍第14項所述的半導體封裝結構的製作方法，更包括： 配置至少一散熱元件於該第一接墊上。
  17. 如申請專利範圍第11項所述的半導體封裝結構的製作方法，其中該至少一電子元件包括多個電子元件，該些電子元件彼此串聯、並聯、電性獨立或上述的組合。
  18. 如申請專利範圍第11項所述的半導體封裝結構，其中該至少一電子元件包括一主動元件與一被動元件。
  19. 如申請專利範圍第11項所述的半導體封裝結構的製作方法，其中該重佈線路層包括： 一重佈線路，配置於該封裝膠體上；以及 多個導電盲孔，位於該封裝膠體內且連接該至少一電子元件以及該重佈線路。
  20. 如申請專利範圍第11項所述的半導體封裝結構的製作方法，其中該導熱絕緣層的導熱係數介於1 W/(mK)至100 W/(mK)之間。
TW106144651A 2017-07-07 2017-12-19 半導體封裝結構及其製作方法 TWI648834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810163669.0A CN109216214B (zh) 2017-07-07 2018-02-27 半导体封装结构及其制作方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762529479P 2017-07-07 2017-07-07
US62/529,479 2017-07-07
US201762539529P 2017-07-31 2017-07-31
US62/539,529 2017-07-31

Publications (2)

Publication Number Publication Date
TWI648834B TWI648834B (zh) 2019-01-21
TW201907532A true TW201907532A (zh) 2019-02-16

Family

ID=65803967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106144651A TWI648834B (zh) 2017-07-07 2017-12-19 半導體封裝結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI648834B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833394B (zh) * 2022-10-19 2024-02-21 中國砂輪企業股份有限公司 半導體封裝結構中的中介層及重佈線層

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978403B2 (en) * 2019-01-30 2021-04-13 Delta Electronics, Inc. Package structure and method for fabricating the same
TWI707615B (zh) * 2019-07-02 2020-10-11 欣興電子股份有限公司 內埋式元件結構及其製造方法
US11018067B2 (en) * 2019-05-22 2021-05-25 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
TWI720796B (zh) * 2020-01-21 2021-03-01 南茂科技股份有限公司 半導體封裝結構及其製造方法
TWI748371B (zh) * 2020-03-13 2021-12-01 陳冠宇 發光裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143108B2 (en) * 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
US9666514B2 (en) * 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
US10051742B2 (en) * 2015-12-10 2018-08-14 Industrial Technology Research Institute Power module and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833394B (zh) * 2022-10-19 2024-02-21 中國砂輪企業股份有限公司 半導體封裝結構中的中介層及重佈線層

Also Published As

Publication number Publication date
TWI648834B (zh) 2019-01-21

Similar Documents

Publication Publication Date Title
TWI648834B (zh) 半導體封裝結構及其製作方法
US10186467B2 (en) Semiconductor package device and method of manufacturing the same
TWI658547B (zh) 晶片封裝模組及包含其之電路板結構
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US20080211079A1 (en) Heat dissipation methods and structures for semiconductor device
TW201631722A (zh) 功率轉換電路的封裝模組及其製造方法
KR20110085481A (ko) 적층 반도체 패키지
JP5686672B2 (ja) パッケージキャリアの製造方法
JP2003332508A5 (zh)
TW201417642A (zh) 連接基板及層疊封裝結構
CN109216214B (zh) 半导体封装结构及其制作方法
TW201742229A (zh) 基板、功率模組封裝、及圖案化的絕緣金屬基板之製造方法
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
CN209949522U (zh) 电路板、电路板组件以及电子装置
KR20130031491A (ko) 칩 패키지 및 그 제조 방법
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JP2016219535A (ja) 電子回路装置
CN213601858U (zh) 一种芯片电极焊接互联密集型封装结构
CN112701050B (zh) 一种内嵌元件的封装方法及封装结构
TWI722560B (zh) 直接導出電子元件熱能的封裝結構
TWI680547B (zh) 半導體封裝結構及其製作方法
TW201635456A (zh) 電子封裝件及其製法