TWI833394B - 半導體封裝結構中的中介層及重佈線層 - Google Patents

半導體封裝結構中的中介層及重佈線層 Download PDF

Info

Publication number
TWI833394B
TWI833394B TW111139679A TW111139679A TWI833394B TW I833394 B TWI833394 B TW I833394B TW 111139679 A TW111139679 A TW 111139679A TW 111139679 A TW111139679 A TW 111139679A TW I833394 B TWI833394 B TW I833394B
Authority
TW
Taiwan
Prior art keywords
substrate
interposer
diamond
semiconductor packaging
redistribution layer
Prior art date
Application number
TW111139679A
Other languages
English (en)
Other versions
TW202418517A (zh
Inventor
何嘉哲
陳泰甲
古峰錡
Original Assignee
中國砂輪企業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國砂輪企業股份有限公司 filed Critical 中國砂輪企業股份有限公司
Priority to TW111139679A priority Critical patent/TWI833394B/zh
Application granted granted Critical
Publication of TWI833394B publication Critical patent/TWI833394B/zh
Publication of TW202418517A publication Critical patent/TW202418517A/zh

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體封裝結構中的中介層,包括一中介層基板以及一導線結構。該中介層基板具有一上表面、一相對於該上表面的下表面以及至少一從該上表面貫穿至該下表面的貫孔,該中介層基板的材料為單晶鑽石、多晶鑽石、聚晶鑽石、類鑽碳或前述的組合。該導線結構設置於該中介層基板的該貫孔之中。

Description

半導體封裝結構中的中介層及重佈線層
本發明關於一種半導體封裝結構,特別關於一種半導體封裝結構中的中介層及重佈線層。
隨著科技的演進,電子元件的尺寸日益縮小,其內部結構也越來越複雜,造成電子元件的設計及製程間的限制趨於嚴格,而當電子元件承受的功率越高,對於散熱的要求也會相對應提高,在元件中增加散熱結構會大幅增加電子元件結構的設計難度,因此提供一種簡單快速的散熱材料及方法,為本領域技術人員欲解決的問題。
習知技術如台灣發明第TW I751797 B號專利,揭示一種電路板包含一基板及一散熱貼片,該散熱貼片的一黏著層貼附於該基板,該散熱貼片的一散熱層投影至該基板並形成有一第一投影區域,該散熱貼片的該黏著層投影至該基板並形成有一第二投影區域,該第二投影區域位於該第一投影區域中,藉由該第二投影區域的一第二投影面積小於該第一投影區域的一第一投影面積,避免該黏著層溢流出或凸出該散熱層而污染該基板,且可避免捲收複數個電路板時,造成該些電路板互相黏著。
又如中國新型第CN 215068097 U號專利,揭示一種晶片散熱墊,包括導熱片、離型膜,其特徵是:還包括中空的碳纖維管,所述離型膜有兩層,分別貼敷在導熱片的頂面和底面,所述導熱片中豎直插設中空的碳纖維椎管。本晶片散熱墊採用尚書省合計,其在導熱片的兩側設置離型膜, 可以方便的將導熱片固定在所需的場所,提升了導熱片使用的便捷性。導熱片為碳纖維導熱片,從而具有高軟性,可以很好地適用不同的適用場所,和熱源進行很好的貼好,進一步減小接觸熱阻,提升散熱性能。同時,導熱片可根據不同的使用需求方便的製成不同的大小形狀。
習知技術還可見於美國公開第US 2002/0105071A1號專利,揭示一種為了適應具有高功率密度的高性能集成電路,該集成電路的封裝包括一散熱結構,熱量從一個或多個裸片的表面通過一高容量熱擴散器散發到一集成散熱器(IHS),該高容量熱擴散器形成於金剛石、金剛石複合材料或石墨。
儘管如此,習知半導體封裝結構的中介層及重佈線層的碳材質組成差異仍會影響其散熱的功效,因此仍具有改善的空間。
本發明的主要目的在於解決習知半導體封裝結構的中介層及重佈線層的散熱效果不佳的問題。
為解決上述問題,本發明提供一種半導體封裝結構中的中介層,包括一中介層基板以及一導線結構。該中介層基板具有一上表面、一相對於該上表面的下表面以及至少一從該上表面貫穿至該下表面的貫孔,該中介層基板的材料為單晶鑽石、多晶鑽石、聚晶鑽石、類鑽碳或前述的組合。該導線結構,設置於該中介層基板的該貫孔之中。其中該中介層基板的厚度介於0.1μm與5mm之間。
為解決上述問題,本發明還提供一種半導體封裝結構中的重佈線層,包括一重佈線層基板以及一重佈線結構。該重佈線層基板具有一上表面、一相對於該上表面的下表面以及至少一從該上表面貫穿至該下表面的 貫孔,該重佈線層基板的材料為單晶鑽石、多晶鑽石、聚晶鑽石、類鑽碳或前述的組合。該重佈線結構,設置於該重佈線層基板的該貫孔之中。
1a、1b:半導體封裝結構
10:中介層
11:中介層基板
111:上表面
112:下表面
113:貫孔
12:導線結構
20:重佈線層
21:重佈線層基板
211:上表面
212:下表面
213:貫孔
22:重佈線結構
30a、30b:基板
40a、40b:晶片
51:第一導電端子
52:第二導電端子
60:離型保護層
t:厚度
『圖1』,為本發明一實施例的半導體封裝結構的側視示意圖。
『圖2』,為本發明另一實施例的半導體封裝結構的側視示意圖。
『圖3』,為本發明該中介層的側視示意圖。
本文所使用的術語僅是基於闡述特定實施例的目的而並非限制本發明。除非上下文另外指明,否則本文所用單數形式“一”及“該”也可能包括複數形式。
本文所使用的方向性用語,例如上、下、左、右、前、後及其衍生詞或同義詞,乃涉及附圖中的元件的方位,並非限制本發明,除非上下文另外明確記載。有關本發明的詳細說明及技術內容,現就配合圖式說明如下。
參閱『圖1』,本發明揭示一種半導體封裝結構中的中介層10。該中介層10設置於一半導體封裝結構1a之中,該半導體封裝結構1a還包括一基板30a以及至少一晶片40a,該中介層10包括一中介層基板11以及一導線結構12。該中介層10位於該基板30a與該晶片40a之間,且該中介層10的該導線結構12分別與該基板30a及該晶片40a電性連接。在一例子中,該晶片40a可為一系統單晶片(System on a chip,SoC)且彼此堆疊地設置於該中介層10之上,該晶片40a的堆疊數量係依據該半導體封裝結構1a設計,本文圖式僅 為舉例說明,進一步地,該晶片40a之間可藉由複數焊料(圖未示)電性連接,且該基板30a可電性連接至一印刷電路板(Printed circuit board,PCB)(圖未示)。
該中介層基板11具有一上表面111、一下表面112以及至少一貫孔113,該下表面112相對於該上表面111設置,該貫孔113從該上表面111貫穿至該下表面112。其中,該貫孔113可以為一矽穿孔(Through silicon via,TSV)結構。
進一步地,該中介層基板11的材料可為一含碳的高導熱性材料,如單晶鑽石、多晶鑽石、聚晶鑽石、類鑽碳或前述的組合,該中介層基板11的一厚度t介於0.1μm與5mm之間,較佳地,該厚度t介於0.1μm與10μm之間。舉例來說,該中介層基板11可以為該厚度t介於0.1μm至10μm之間的類鑽碳、該厚度t介於0.1μm至5mm之間的單晶鑽石、該厚度t介於0.1μm至5mm之間的多晶鑽石或該厚度t介於0.1μm至5mm之間的聚晶鑽石。
該導線結構12設置於該中介層基板11的該貫孔113之中,該導線結構12於該中介層基板11的兩側(即該上表面111及該下表面112)分別連接複數個第一導電端子51以及複數個第二導電端子52,該第一導電端子51係位於該上表面111而電性連接該晶片40a,該第二導電端子52係位於該下表面112而電性連接該基板30a。其中,該第一導電端子51以及該第二導電端子52可以為複數個焊料,如錫球。
在一例子中,該導線結構12可以但不限於多種導電材料的任一或其組合,如銅(Cu)、銀(Ag)、鋁(Al)、金(Au)、鉑(Pt)、鎢(W)、鎳(Ni)、鈦(Ti)、鈀(Pd)或其合金。
參閱『圖2』,在另一實施例中,本發明還揭示一種半導體封裝結構中的重佈線層20,該重佈線層20設置於一半導體封裝結構1b之中。該半 導體封裝結構1b還包括一基板30b以及至少一晶片40b,該重佈線層20包括一重佈線層基板21以及一重佈線結構22。該重佈線層20位於該基板30b與該晶片40b之間,且該重佈線層20的該重佈線結構22分別與該基板30b及該晶片40b電性連接。
該重佈線層基板21具有一上表面211、一下表面212以及至少一貫孔213,該下表面212相對於該上表面211設置,該貫孔213從該上表面211貫穿至該下表面212,其中,該貫孔213可以為一矽穿孔結構。
該重佈線結構22設置於該重佈線層基板21的該貫孔213之中,該重佈線結構22於該重佈線層基板21的兩側(即該上表面211及該下表面212)分別連接該複數個第一導電端子51以及該複數個第二導電端子52,該第一導電端子51係位於該上表面211而電性連接該晶片40b,該第二導電端子52係位於該下表面212而電性連接該基板30b。其中,該重佈線層基板21同樣具有該厚度t,該重佈線層基板21以及該重佈線結構22的材料同前所述(該中介層基板11以及該導線結構12),在此不再贅述。
進一步地,該重佈線結構22可以係形成於該重佈線層基板21的多層結構,且該重佈線結構22的線寬、線距及通路的大小可以小於或等於10微米。舉例來說,該重佈線結構22的線寬、線距及通路可以為3微米。
參閱『圖3』,本發明的一實施例中,該中介層10(或該重佈線層20,圖式中以該中介層10作為舉例)係被獨立地製造,且在製造後該中介層基板11的該上表面111以及該下表面112分別被貼附一離型保護層60,以避免該上表面111以及該下表面112受損或受到汙染,當該中介層10欲貼附該半導體封裝結構1a的該基板30a以及該晶片40a時,僅需將該離型保護層60撕除,即可貼附於該基板30a以及該晶片40a上,並可透過複數焊料導通該中介層10、該基板30a以及該晶片40a。
綜上所述,本發明的該中介層與該重佈線層係被獨立地製造,且該中介層或該重佈線層於製造後組裝於該半導體封裝結構中,據此,可方便製造該中介層與該重佈線層,大幅增加實用性及降低製造成本。進一步地,該中介層基板以及該重佈線層基板選擇的材料以及厚度的變化可有效吸收該半導體封裝結構中的組件發出的熱能,提升該半導體封裝元件的散熱效果。此外,該離型保護層可以防止該中介層基板以及該重佈線層基板的表面受損或受到汙染。
1a:半導體封裝結構
10:中介層
11:中介層基板
111:上表面
112:下表面
113:貫孔
12:導線結構
30a:基板
40a:晶片
51:第一導電端子
52:第二導電端子
t:厚度

Claims (5)

  1. 一種半導體封裝結構中的中介層,包括:一中介層基板,該中介層基板具有一上表面、一相對於該上表面的下表面以及至少一從該上表面貫穿至該下表面的貫孔,該中介層基板的材料為單晶鑽石、多晶鑽石、聚晶鑽石、類鑽碳或前述的組合;以及一導線結構,設置於該中介層基板的該貫孔之中;其中該中介層基板的厚度介於0.1μm與5mm之間。
  2. 如請求項1所述的中介層,其中該中介層基板的厚度介於0.1μm與10μm之間。
  3. 一種半導體封裝結構中的重佈線層(Re-distribution Layer),包括:一重佈線層基板,該重佈線層基板具有一上表面、一相對於該上表面的下表面以及至少一從該上表面貫穿至該下表面的貫孔,該重佈線層基板的材料為單晶鑽石、多晶鑽石、聚晶鑽石、類鑽碳或前述的組合;以及一重佈線結構,設置於該重佈線層基板的該貫孔之中。
  4. 如請求項3所述的重佈線層,其中該重佈線層基板的厚度介於0.1μm與5mm之間。
  5. 如請求項3所述的重佈線層,其中該重佈線層基板的厚度介於0.1μm與10μm之間。
TW111139679A 2022-10-19 2022-10-19 半導體封裝結構中的中介層及重佈線層 TWI833394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111139679A TWI833394B (zh) 2022-10-19 2022-10-19 半導體封裝結構中的中介層及重佈線層

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111139679A TWI833394B (zh) 2022-10-19 2022-10-19 半導體封裝結構中的中介層及重佈線層

Publications (2)

Publication Number Publication Date
TWI833394B true TWI833394B (zh) 2024-02-21
TW202418517A TW202418517A (zh) 2024-05-01

Family

ID=90825069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111139679A TWI833394B (zh) 2022-10-19 2022-10-19 半導體封裝結構中的中介層及重佈線層

Country Status (1)

Country Link
TW (1) TWI833394B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM407489U (en) * 2006-05-26 2011-07-11 Kinik Co Ltd IC carrier board with high thermal conductivity, packaging IC carrier board, and electronic devices
TW201907532A (zh) * 2017-07-07 2019-02-16 欣興電子股份有限公司 半導體封裝結構及其製作方法
TW201921725A (zh) * 2011-04-15 2019-06-01 晶元光電股份有限公司 發光裝置
TW202124056A (zh) * 2019-09-12 2021-07-01 美商艾克索影像股份有限公司 經由邊緣溝槽、虛擬樞軸及自由邊界而增強的微加工超音波傳感器(mut)耦合效率及頻寬
US20210407948A1 (en) * 2020-06-30 2021-12-30 Samsung Electronics Co., Ltd. Integrated chip and semiconductor package including the same
TWI778694B (zh) * 2021-05-07 2022-09-21 台灣積體電路製造股份有限公司 半導體封裝

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM407489U (en) * 2006-05-26 2011-07-11 Kinik Co Ltd IC carrier board with high thermal conductivity, packaging IC carrier board, and electronic devices
TW201921725A (zh) * 2011-04-15 2019-06-01 晶元光電股份有限公司 發光裝置
TW201907532A (zh) * 2017-07-07 2019-02-16 欣興電子股份有限公司 半導體封裝結構及其製作方法
TW202124056A (zh) * 2019-09-12 2021-07-01 美商艾克索影像股份有限公司 經由邊緣溝槽、虛擬樞軸及自由邊界而增強的微加工超音波傳感器(mut)耦合效率及頻寬
US20210407948A1 (en) * 2020-06-30 2021-12-30 Samsung Electronics Co., Ltd. Integrated chip and semiconductor package including the same
TWI778694B (zh) * 2021-05-07 2022-09-21 台灣積體電路製造股份有限公司 半導體封裝

Similar Documents

Publication Publication Date Title
US6406942B2 (en) Flip chip type semiconductor device and method for manufacturing the same
JP3671457B2 (ja) 多層基板
US8304291B2 (en) Semiconductor chip thermal interface structures
US8796842B2 (en) Stacked semiconductor chip device with thermal management circuit board
US9263364B2 (en) Thermal interface material with support structure
EP1848035B1 (en) Semiconductor device with integrated heat spreader
US9385055B2 (en) Stacked semiconductor chips with thermal management
TWI257832B (en) Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
US8537553B2 (en) Devices having anisotropic conductivity heatsinks, and methods of making thereof
TWI395317B (zh) 晶片堆疊封裝結構及其製作方法
TWI309549B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
US8263871B2 (en) Mount board and semiconductor module
TWI292611B (en) Bottom heat spreader
WO2022057822A1 (zh) 一种散热封装结构及其制备方法、以及电子器件
TWI833394B (zh) 半導體封裝結構中的中介層及重佈線層
JP5357706B2 (ja) 半導体実装構造体
TW201236227A (en) Packaged substrate and fabrication method thereof
TWI455271B (zh) 半導體元件結構及其製法
TW202418517A (zh) 半導體封裝結構中的中介層及重佈線層
TW201110250A (en) Package substrate structure and method of forming same
TWI721898B (zh) 半導體封裝結構
JP3818310B2 (ja) 多層基板
JP2008135536A (ja) 半導体モジュールおよびその製造方法
JP2022041642A (ja) 3次元積層構造体
TWI450425B (zh) 晶粒結構、其製造方法及其基板結構