JP2008135536A - 半導体モジュールおよびその製造方法 - Google Patents

半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2008135536A
JP2008135536A JP2006320077A JP2006320077A JP2008135536A JP 2008135536 A JP2008135536 A JP 2008135536A JP 2006320077 A JP2006320077 A JP 2006320077A JP 2006320077 A JP2006320077 A JP 2006320077A JP 2008135536 A JP2008135536 A JP 2008135536A
Authority
JP
Japan
Prior art keywords
layer
side electrode
conductive
stress relaxation
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006320077A
Other languages
English (en)
Inventor
Yukio Miyaji
幸夫 宮地
Yuji Nishibe
祐司 西部
Kazuhisa Yano
一久 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2006320077A priority Critical patent/JP2008135536A/ja
Publication of JP2008135536A publication Critical patent/JP2008135536A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体モジュールにおける低温から高温に至る冷熱サイクルに対する信頼性を向上させる。
【解決手段】半導体素子１０上のエミッタ電極（素子側電極）２５の上に、緩衝部２１および、ニッケル層（導電性層）２４と半田層２３とからなる導電部２２を有し、エミッタ電極２５と回路側電極とを電気的に接続する応力緩和層２０が設けられている。
【選択図】図２

Description

本発明は、発熱性の半導体素子を用いて構成する場合に好適な半導体モジュールおよびその製造方法に関する。
半導体素子上に設けられた電極（素子側電極）とこの半導体素子が実装される回路側（例えば回路パターンを有する回路基板）に設けられた電極（回路側電極）とが、ワイヤボンディングにより電気的に接続された半導体素子実装回路が知られている。
このようなワイヤボンディングでは、素子側電極と回路側電極とが細径のボンディングワイヤを介して接続されている。このため、例えば電力用半導体素子のエミッタ電極やコレクタ電極と回路側電極との間の接続など大電流が流れる箇所では、ワイヤボンディングによって接続した場合に、素子側電極と回路側電極との充分な導通性を確保することは困難である。
一方、図１３に示すように、半導体素子２００上に形成された半田層２１０を介して、半導体素子２００上に設けられた素子側電極（図示せず）と回路側電極２２０とを直接（ボンディングワイヤ等を介することなく）接続する実装構造も提案されている（例えば、特許文献１参照）。
この実装構造では、ワイヤボンディング等に比べて、素子側電極と回路側電極とが広範囲にわたって接続（半田付）されており、素子側電極と回路側電極との接続面積が広いことから素子側電極と回路側電極との間の導通性を充分に確保しやすい。また、半田層が半導体素子および回路側電極と広範囲で接触（面接触）しているので、この半田層を介して半導体素子の作動により生じた熱を外部へと効率よく放出することが可能である。
特にパワーデバイスにおいては、素子が使用されているときの接合温度（素子が連続的に動作できる素子の最高温度：素子の置かれる周囲環境と素子自体からの発熱による温度上昇の相互作用によって決まる規格値）は、素子材料がＳｉのＩＧＢＴ等では、現在１５０℃であり、将来的には更に高い温度（例えば１７５℃）になる可能性がある。さらに、素子材料がＳｉＣやＧａＮといったバンドギャップの大きい素子では、高温動作が可能であるという優位性を利用するため、接合温度をより高温にする可能性もある。
素子側電極および回路側電極であるリードフレームを、応力緩和層（貫通導電部）および半田層を介して電気的に物理的に接続した半導体素子実装回路が開示されている（例えば、特許文献２参照）。この場合、半田層（５０）の一面側（５０ａ）は応力緩和層４０に接続され、他面側（５０ｂ）は回路側電極（６０）に接続されている。
上記以外に、図１５に示すように、ＢＧＡ（Ball Grid Array）と呼ばれる実装構造に属するものが開示されており（例えば、特許文献３〜４、非特許文献１参照）、例えば平板状の電極上に半田ボールが搭載されている。
特開平８−８３９５号公報 特開２００３−２３４４４７号公報 米国特許５８０８８７４号明細書 米国特許５５５３７６９号明細書 "Reliability and Failure Analysis of Dummy IGBT Assembles. using Liquid Solder Joints under Thermal Cycling"（Jianfeng Li, Samjid H.Mannan, Mike P. Clode, David N. Fenner, David C. Whalley, Keming Chen, IMAPS International Conference and Exhibition on High Temperature Electronics, WP2-PACKAGING II, CIPS 2006）
しかし、素子側電極と回路側電極とを面的に半田付（べタ付）する上述の実装構造では、半田層の一方の面は半導体素子（素子側電極）に、他方の面は回路側電極にそれぞれ接合されるので、自由な熱膨張あるいは収縮が抑制されている。このため、半導体素子と回路側電極との熱膨張係数の違いによって、半田層に過剰な応力がかかる場合がある。
ここで、この熱膨張係数の違いによって半田層にかかる応力について、図１３〜図１４を参照して説明する。
図１３に示す構造の場合、回路側電極２２０（リードフレーム等）は一般に金属材料からなり、熱膨張係数は大きい。これに対して、半導体素子２００を構成する半導体基板（Ｓｉ等）の熱膨張係数は小さい。このため、半導体素子上に薄膜状で設けられる素子側電極も熱膨張が小さく抑えられている。これにより、例えば昇温時には、図１４に示すように、半田層２１０の他面側２１０ｂ（回路側電極に接合された側）では回路側電極２２０の熱膨張に伴なって引張応力Ｆ１が生じ、半田層２１０の各部が中央部から外側に向かって変位（引張変位）しようとする。一方、半田層２１０の一面側２１０ａ（図示しない素子側電極を有する半導体素子２００に接合された側）では、半導体素子２００の熱膨張が小さいことから、半田層２１０各部の外側への変位（熱膨張）を抑制しようとする圧縮応力Ｆ０が生じる。このように、半田層２１０の一面側２１０ａが拘束された状態で他面側２１０ｂが外方に変位することによって半田層２１０の内部に応力が発生する。この応力により、半田層２１０を構成する半田に微細な傷や転移が発生して組織が粗大化し（応力による半田の疲労）、さらには半田層２１０にクラックが発生して接続信頼性を損なう場合があった。
面的に広がる半田層では、中央部から離れるにつれて変位が蓄積されるため、半田層の端部付近には特に大きな応力がかかる。また、半田層の面積が大きくなるほど、半田層の端部における変位量は大きくなる。
したがって、電気導通性や熱伝導性を向上させるために、半田層と電極（素子側電極及び／又は回路側電極）との接合長さ（面積）を大きくすると、半田が応力によって疲労することによるクラックの発生、ひいては接続信頼性の低下がさらに顕在化する。
応力緩和層上に半田層を設けて構成した半導体素子実装回路では、特許文献２に記載されているように、「緩衝部の表面（半田層側表面）とほぼ同じ高さであってもよく、図２に示すように、貫通導電部４５の上端が緩衝部４１の表面より幾分盛り上がっていてもよい。あるいは、応力緩和層上に半田層を形成する際に半田が進入可能な程度であれば、貫通導電部の上端が緩衝部の表面より幾分凹んでいてもよい。」とされていた。したがって、半田の大部分は、貫通導電部の上端と回路側電極であるリードフレームとの間に存在する空隙に集中しているため、半田の融点（２００℃前後）以上においては、半田が液体状態となり接合力を保持できない上、半田が貫通導電部の上端以外の箇所へ流出した場合冷却されて再び固体状態になったときにも、半田が充分に存在しないため、接合力を保持できない可能性がある。
また、半田ボールを用いて構成した場合は、半田ボールの融点以下では熱応力に対する緩和効果は期待できない。
本発明は、上記に鑑みなされたものであり、低温から高温に至る冷熱サイクルに対する信頼性の高い半導体モジュール、及び前記半導体モジュールを簡易に作製することができる半導体モジュールの製造方法を提供することを目的とし、該目的を達成することを課題とする。
本発明は、導電部を半田層と導電性層とを積層した柱状に形成し、その周りを柔軟性の樹脂層で取り囲んだ構造とする構成が、熱伝導性の確保と熱応力の緩和の両立の点で有効であるとの知見を得、かかる知見に基づいて達成されたものである。
上記目的を達成するために、第１の発明である半導体モジュールは、半導体素子と、前記半導体素子上に配置された素子側電極と、回路パターンを有する回路側電極と、前記素子側電極が配置された領域を含む前記半導体素子上に設けられ、緩衝部および、導電性層と半田層とを有して前記素子側電極と前記回路側電極とを電気的に接続する導電部を有する応力緩和層と、を設けて構成したものである。
第１の発明においては、素子側電極と回路側電極との間となる、半導体素子上の素子側電極が配置された領域を含む領域に応力緩和層を設け、この応力緩和層を緩衝部と該緩衝部に隣接した導電部とで構成することで、面内の少なくとも一方向に加わった応力に対して変形しやすい性質を有し、素子側電極および回路側電極に両者間の熱膨張係数の相違に伴なう熱応力が生じた場合、この応力を応力緩和層の変形により吸収して特に半田層にかかる応力を緩和できると共に、さらに導電部を導電性層と半田層とで構成して素子側電極および回路側電極を電気的に接続する構造にすることで、積極的に半田の融点を超える高温にすることにより半田を一旦溶解、液状化して応力解消が可能な柔軟な構造が得られ、両電極間の導電性は導電性層で確保されるので、低温から高温に至る冷熱サイクルに起因する熱応力による変形を受けた場合の半田層を構成する半田の疲労が軽減され、半田に発生するクラック、ひいては構造劣化や破壊を回避し、素子側電極と回路側電極との接続信頼性を長期にわたって維持することができる。
さらに、応力緩和層に設けられる導電部を緩衝部に隣接するように（好ましくは緩衝部の一端から他端に向けて貫通させて緩衝部で取り囲まれるように）設けることで、導電部が緩衝部によって囲まれるので、半田が素子上の電極以外の領域へ流出するのを防ぐことができる。そして、半田はその融点を超える高温においても素子上の電極以外の領域へ流出することなく素子側電極と回路側電極の間に留まり、素子側電極および回路側電極間の接合力が減じたときにおいても、素子側電極および回路側電極の位置関係が保持され、良好な電気導通性を保てる。また、緩衝部により素子側電極と回路側電極との間の連結が保たれて半田が離散することもない。
よって、第１の発明においては、過酷な環境変化、例えば従来の基準（−４０〜１０５℃）を超える過酷な条件〔例えば−４０℃（低温）〜２５０℃（高温）〕での冷熱サイクルにより生ずる熱応力や歪みを効果的に解消することができ、これによりモジュールの反りや剥離、クラックなどによる破壊が防止され、半導体モジュールの信頼性を向上させることができる。
第１の発明における応力緩和層は、導電部を緩衝部の少なくとも一部を一端から他端に向けて貫通するようにして形成し、この導電部の一端を素子側電極と接続し、他端を回路側電極と接続した場合が好ましい。
緩衝部を一端から他端に向けて貫通するようにして導電部を設けることで、導電部を柱状に構成すると共に、導電部の周囲が緩衝部で取り囲まれた、いわゆる海島構造が得られる。したがって、上記同様に、半田層にかかる応力及びこれに伴なう疲労の緩和、半田の流出防止、電気導通性の保持の点で効果的である。
第１の発明である半導体モジュールは、導電部を素子側電極から回路側電極の側に導電性層と半田層とをこの順に設けた二層構造に構成され、導電性層が素子側電極と半田層とを電気的に接続し、半田層が回路側電極と導電層とを電気的に接続する場合が好ましい。
導電部を、導電性層および半田層が素子側電極／導電性層／半田層／回路側電極の積層構造に配置された二層構造とするので、高い応力緩和性と熱伝導性とを確保し、モジュールの信頼性を維持しつつ、簡易に作製することができる。
応力緩和層には、複数の導電部を設けることができ、導電部が複数設けられるときには、各導電部は緩衝部を隔てて配置することができる。導電部が各々緩衝部によって隔離され、各導電部において応力に対して変形しやすい性質を保ち、熱応力が生じた場合の応力を吸収してより効果的に半田層にかかる応力を緩和できる。
導電部では、応力緩和層をその厚み方向と平行ないし鋭角をなす方向に貫通する柱状構造を有し、前記柱状構造の柱長方向における前記導電性層および前記半田層の合計の長さは、該柱長方向との直交方向における前記導電性層および前記半田層（すなわち導電部）の幅の２倍以上とすることが望ましい。
導電性層および半田層は、良好な熱伝導性を得ると共に熱応力が生じた際に半田を液状化して応力緩和する機能を得る導電部を構成するものであり、この合計の厚みをその幅の２倍以上、つまり応力緩和層の厚み方向に対して平行ないし鋭角をなす方向（０°以上９０°未満の方向）に柱状に設けると、熱応力に対する緩和効果を高めることができる。
また、半導体モジュールの応力緩和層は、緩衝部を導電部より低いヤング率を有する材料を主成分として形成することができる。導電部に対してヤング率の低い軟らかい材料を主成分として選択することで、熱応力がかかった際の緩和効果が高く、例えば低温（−４０℃）〜高温（２５０℃）の冷熱サイクルにより生ずる熱応力や歪みがより効果的に解消され、モジュールの反りや剥離、クラックなどによる破壊が防止され、半導体モジュールの信頼性を向上させることができる。
緩衝部は、感光性樹脂を用いて形成することができる。感光性樹脂を用いた感光性の樹脂層を形成し、これにパターン露光、現像を施すことによって、非現像領域と現像除去領域とを形成し、現像後に残った非現像領域の樹脂層を緩衝部とすることができる。このとき、現像除去領域は樹脂層が除去された凹状の領域（凹部）であり、この凹部に導電性材料と半田とを供給することで導電部が得られる。
導電部は、素子側電極および回路側電極の間の距離が最短となる方向と平行ないし鋭角をなす方向に直線状に形成することができる。導電部を直線上に形成するので、曲線状に形成する場合に比べ短距離にでき、熱的に有利であり、より良好な熱伝導性が得られる。
第１の発明である半導体モジュールにおいては、素子側電極がアルミニウムまたは銅を用いた電極であり、導電性層が銅またはニッケルもしくはその合金を用いた層であり、半田層が錫またはその合金を用いた層である場合が好ましい。
素子側電極をアルミニウムまたは銅で構成すると、高い導電性および熱伝導性を得ることができ、導電性層を銅またはニッケルもしくはその合金で構成すると、半田の溶融状態で発生する溶食（半田食われ）を抑制することができ、半田の融点を超える高温における構造を安定に保て、低温での接続性も確保でき、さらに、半田層を錫またはその合金で構成すると、添加金属を変えることにより、様々の融点（１３８℃〜２２１℃）の半田が調製でき、使用環境に適した融点の選定ができる。これにより、半導体モジュールの信頼性をより向上させることができる。
第２の発明である半導体モジュールの製造方法は、素子側電極が配置された半導体素子を準備する工程と、素子側電極が配置された領域を含む前記半導体素子上に、緩衝部と導電性層および半田層を含む導電部とを有する応力緩和層を形成する工程とを設けると共に、前記応力緩和層を形成する工程を、前記領域を含む前記半導体素子上に樹脂層を形成する樹脂層形成工程と、形成された前記樹脂層をパターニングし、前記領域の前記素子側電極が露出する凹部を形成する凹部形成工程と、形成された凹部に導電性材料と半田とを供給する供給工程とを設けて構成したものである。
第２の発明においては、特に応力緩和層を形成する工程において、緩衝部と導電性層および半田層を含む導電部とを有する応力緩和層を形成する場合に、半導体素子上の素子側電極が配置された領域に樹脂層をパターニングする方法、すなわちフォトリソグラフィ法により「素子側電極が露出する凹部」を形成することで、後の工程において、導電性層および半田層を有する導電部形成用の鋳型として用いることができ、更にこの凹部に導電部を形成するための導電性材料と半田とを供給することで、樹脂層からなる緩衝部と導電性層および半田層を含む導電部とを有する応力緩和層を連続的に形成することができる。導電性層および半田層を連続して形成することで、界面の酸化に伴なう接続不良（従来は半田フラックス等により酸化物を除去）の発生を防止でき、簡便な工程でかつ信頼性の高い積層構造が得られる。
また、半田層と導電性層との間の隙間等の発生や、熱抵抗や電気抵抗の障害となる空気の混入（ボイドの形成）の発生を抑え、良好な導電もしくは伝熱特性が得られると共に、パターニングの過程を緩衝部形成時に設けるのみで足り、製造工程の簡便化、ひいては製造コストの低廉化に寄与する。
第２の発明においては、より簡易に導電部を形成する観点から、供給工程は無電解めっき法を利用して行なうことができる。
また、樹脂層形成工程で形成する樹脂層は、より簡易に導電部をなす鋳型として用いる凹部を形成する観点から、感光性樹脂を用いた感光性樹脂層で構成されていることが好ましく、この場合には凹部形成工程において、形成された感光性樹脂層に対してパターン様に露光し、現像することにより所望のパターン様に凹部を形成することができる。
本発明によれば、低温から高温に至る冷熱サイクルに対する信頼性の高い半導体モジュール、及び前記半導体モジュールを簡易に作製することができる半導体モジュールの製造方法を提供することができる。
以下、図面を参照して、本発明の半導体モジュールの実施形態について詳細に説明し、該説明を通じて、本発明の半導体モジュールの製造方法の詳細についても述べる。但し、本発明においては、これら実施形態に制限されるものではない。
（第１実施形態）
本発明の半導体モジュールの第１実施形態を図１〜図９を参照して説明する。本実施形態の半導体モジュールは、緩衝部を感光性樹脂層で構成し、この感光性樹脂層にフォトリソ法により該層を層厚方向に貫通する凹部を形成して導電性層および半田層の２層構造の導電部を設けて素子側電極および回路側電極間に応力緩和層を形成したものである。
本実施形態の半導体モジュールは、図１に示すように、半導体素子１０と、半導体素子１０上に設けられた応力緩和層２０と、回路基板上の回路パターン（回路側電極）３０と、を備えている。
半導体素子１０は、トレンチ型のＩＧＢＴ（Insulated Gate Bipolar Transistor）であり、図２に示すように、ｐ型シリコン基板１上にｎ型層２、ｎ型層３、およびｎ型層４を順次エピタキシャル成長させたウエハ５に、ＲＩＥ（Reactive Ion Etching）によって形成された複数のストライプ状の溝内およびｎ型層４の表面（不図示）を覆うゲート酸化膜６とゲート酸化膜６で覆われた溝内に埋設されたポリシリコン７とを形成してスイッチング制御用のゲート８が設けられている。また、ウエハ５には、図２に示すように、ｐベース層４、ｎ型エミッタ層９が順次設けられている。
ゲート８およびｎ型エミッタ層９が設けられたウエハ５の上には、更にゲート８を覆うと共にｎ型エミッタ層９の一部を露出させるようにして、層間絶縁膜１１が形成されている。
また、ウエハ５のゲート８およびｎ型エミッタ層９が設けられた側と反対側には、コレクタ電極２７が形成されている。
半導体素子１０の層間絶縁膜１１が形成された側の表面には、図１及び図２に示すように、素子側電極としてエミッタ電極２５が設けられており、応力緩和層（導電性層および半田層）２０を介して、回路パターン３０と電気的に繋がるリードフレーム５０と電気的に接続されている。ここで、回路パターンおよびリードフレームはいずれも、回路側電極となるものである。
本発明においては、素子側電極は、半導体素子の表面に直接設けることができ、種類には特に制限はない。中でも、アルミニウム電極または銅電極が好ましい。低温から高温に至る冷熱サイクルに起因する熱応力による変形が大きい点から、特に素子側電極が半導体素子の比較的広い面積（例えば１ｍｍ×１ｍｍ以上の面積）にわたり接続されていることが好ましい。
素子側電極の好ましい例としては、電力用半導体素子のエミッタ電極及び／又はコレクタ電極（特に好ましくはエミッタ電極）が挙げられる。
半導体素子としては、各種の半導体素子（ＩＧＢＴ等のバイポーラトランジスタや、ＭＯＳ等の電界効果型トランジメタ等）を用いることができる。半導体素子の中では、本発明の効果をより効果的に発揮しうる点で、電力用半導体素子（ＩＧＢＴ、パワーＭＯＳ等）が好ましい。
応力緩和層２０は、図１〜図２に示すように、素子側電極であるエミッタ電極２５上に、部分的にプラズマＣＶＤにより成膜されたシリコン酸化膜２６を介して、素子側電極２５が露出する領域を覆うように形成されている。この応力緩和層２０は、緩衝部２１と、緩衝部２１で取り囲まれるようにして、導電性層２４と半田層２３とを素子側電極側から順に積層した２層構造の貫通導電部２２とを形成して構成されており、緩衝部２１と半田層２３の液状化の作用により熱応力を緩和すると共に、貫通導電部２２によりエミッタ電極（素子側電極）２５およびリードフレーム５０は電気的に接続されている。
シリコン酸化膜２６は、半導体素子１０を外界から保護するための絶縁保護層（パッシベーション膜）であり、応力緩和層を構成する貫通導電部２２を形成しようとする領域における素子側電極２５が露出するようにパターン状に形成されている。
応力緩和層は、半導体素子のうち素子側電極の形成された領域（電極形成領域）の少なくとも一部を含む範囲上に形成されている。素子側電極と回路側電極との電気導通性の観点からは、電極形成領域の全体上に応力緩和層が形成されていることが好ましい。また、半導体素子から外部への熱伝導性（熱放出性）の観点からは、半導体素子の実質的に全面に応力緩和層が形成されていることが好ましい。このように全面に形成された応力緩和層は製造容易性の点でも有利である。なお、半導体素子の両面に電極（例えばエミッタ電極およびコレクタ電極）が形成されている場合、応力緩和層は半導体素子の片側の面上のみに形成されてもよく、両面上に形成されていてもよい。この形態については後述の第２実施形態に示す。応力緩和層は、少なくとも、回路基板に取り付けられる側（基板取付側）の面と反対側の面（素子側電極形成面）上に形成されることが好ましい。半導体素子の基板取付側に接続される回路側電極よりも、半導体素子の素子側電極に接続される回路側電極（ここではエミッタ電極２５）の方が熱変形しやすいからである。半導体素子の一方の面に形成される応力緩和層は、一続きになっていることが好ましいが、複数に分割されていてもよい。
応力緩和層のうち、導電性層を構成する材質としては、導電性および熱伝導性の高い金属が好ましい。例えば、銅、銀、金、白金、ニッケル、コバルト、亜鉛等の純金属およびそれらを含む合金が好ましく使用される。中でも、銅、またはニッケルもしくはその合金が好ましく、特にニッケル−タングステン合金、ニッケル−鉄合金が好ましい。
また、導電性層は、これら材料の表面に半田濡れ性のよい金属（ニッケル、金等）がメッキされていてもよい。このようなメッキ層を形成することにより、半田付性の向上、材料費の低減、耐酸化性の向上等を実現し得る。
応力緩和層のうち、半田層を構成する材質としては、導電性および熱伝導性の高い半田金属が好ましい。例えば、錫、鉛、銀等の純金属およびこれらを含む合金、並びにそれらに亜鉛、ビスマス等の金属を添加した半田金属が好ましく使用される。中でも、錫または錫合金が好ましく、特に錫−鉛合金、錫−銀合金が好ましい。
応力緩和層のうち、緩衝部は、導電部と比較してより変形しやすい性質を有するものを選択することが好ましい。このため、導電部よりヤング率が低くなる材料、例えば各種の有機高分子等を主成分として形成されていることが好ましい。このような材料としては、ベンゾオキサゾール、ポリイミド、ポリメチルアクリルアミド、その他フォトリソグラフィに用いられる公知のポジ型またはネガ型の感光性樹脂等を用いることができる。感光性樹脂が好ましく、感光性樹脂を用いた場合、感光性樹脂を含有する層の形成、該層のパターン露光、現像処理を行なうことで簡易に所望形状の緩衝部を形成できる。
緩衝部は、導電性でもよく絶縁性でもよい。緩衝部の導電性を高めるために、有機高分子等からなるマトリックス中に導電性充填材を分散させた構成等とすることができる。前記導電性充填材としては、導電性繊維（金属繊維等）、導電性微粒子（金属微粒子等）等を用いることができる。
また、絶縁性を保持したまま熱伝導性を高めるために、マトリックス中に絶縁性充填材を分散させた構成とすることもできる。前記絶縁性充填材としては、セラミックス（典型的にはＳｉＮ，ＡｌＮ等）の微粒子等を用いることができる。
本実施形態の応力緩和層は、導電性層２４と半田層２３とからなる貫通導電部２２が層の一方の面から他方の面に貫通する構造になっており、貫通導電部２２の各々は緩衝部２１によって隔てられている。
このような応力緩和層の構造としては、面的に形成された（連続した）緩衝部に導電部が分散された構造、面的に形成された（連続した）導電部に緩衝部が分散された構造、板状（壁状）の導電部および緩衝部が交互に積層された構造、これらの一種または二種以上が混在した構造、等が例示される。
好ましい応力緩和層の例としては、線状ないし柱状の導電部が膜状ないし層状の緩衝部を貫通した構造が挙げられる。この構造において、導電部の形状は、円柱状、角柱状、円錐台状、角錐台状等とすることができる。円柱状の導電部を有する応力緩和層の一例を図３に、四角柱状の導電部を有する応力緩和層の一例を図４に、六角柱状の導電部を有する応力緩和層の一例を図５に示す。図３〜図５において、応力緩和層６０は、この応力緩和層６０を貫通するようにして形成された導電部６１と、導電部６１を取り囲んで各導電部を隔離する緩衝部６２とで構成されている（図中、導電性層および半田層間の境界は図示せず）。このような構成において、柱状の導電部は、一方向に規則的に繰り返し配置されていることが好ましい。図３および図５では、互いに６０°の角度をなす三方向に導電部６１が繰り返し配置されており、図４では直交する二方向に導電部６１が繰り返し配置されている。
なお、上記とは逆に、線状の緩衝部が膜状の導電部を貫通する構造であってもよい。このように構成された応力緩和層でも、熱応力を吸収する効果が得られる。
また、好ましい応力緩和層の他の例として、板状（壁状）の導電部および緩衝部が、応力緩和層の厚み方向と非平行に交互に積層された構造が挙げられる。例えば図６に示すように、導電部６１および緩衝部６２が半導体素子上にほぼ直立するように（即ち、積層方向が半導体素子表面と略平行になるように）積層されている応力緩和層が好ましく、導電部６１および緩衝部６２は積層方向に繰り返し配置された構造になっている。このような構成の応力緩和層によると、この積層方向に近い方向（特に積層方向に沿った方向）にかかる応力に対して、良好な緩和（吸収）効果が得られる。また、線状ないし柱状の導電部に比し、素子側電極と導電部との合計接続面積を広く確保できるので、良好な導通性および熱伝導性を達成することができる。
上記に加え、図７に示すように、図３の円柱が互いに連結された構造であってもよい。
また、図８に示すように、例えば円柱状の導電部６１の曲面である側部を層状の緩衝部６２で覆って全体が円柱状に形成された応力緩和層であってもよい。
以下、線状ないし柱状の導電部が膜状ないし層状の緩衝部を貫通した構造、または板状の導電部および緩衝部が交互に積層された構造の応力緩和層を中心に説明する。
導電部は、応力に対する緩和効果の点で、応力緩和層を直線状ないし略直線状に貫通するように設けられた構造が好ましい。また、導電部は、応力に対してより良好な緩和効果が得られる点から、素子側電極および回路側電極の間の距離が最短となる方向と平行ないし鋭角（０°≦角度θ＜９０°）をなす方向に直線状に形成（例えば貫通）されていることが好ましい。特に、導電部の貫通方向が応力緩和層の厚み方向と平行ないし略平行であることが好ましい。すなわち、導電部が素子側電極上にほぼ直立していることが好ましい。このような構造の応力緩和層であると、導電部が応力緩和層を斜めに（厚み方向と非平行に）貫通する場合に比べ、導電部の長さ（応力緩和層の厚み方向と平行ないし略平行な方向における導電部の長さ）を短くすることができるので、導通性および伝熱性が良好になる。
貫通導電部２２のうち、導電性層２４は、図２に示すように、その半導体素子側端面が素子側電極２５に接続されている。導電性層２４の半導体素子側端面の形状は、素子側電極２５の表面形状に沿った形状（基本的には平面状）であることが好ましい。一方、導電性層２４の半導体素子側と反対側の端面は、半田層２３に接続されている。半田層と接する導電性層２４の端面は、緩衝部２１の表面（半田層側表面）と同じないし略同じ高さであってもよいし、図２に示すように貫通導電部２２の上端が緩衝部２１の表面より幾分盛り上がって設けられてもよい。あるいは、応力緩和層２０に半田層を形成する際に半田が進入可能な程度であれば、貫通導電部２２の素子側電極と対向しない側の端面（上端）が、緩衝部２１の表面より幾分凹んでいてもよい。
貫通導電部２２は、応力緩和層の領域のうち、少なくとも素子側電極が形成されている電極形成領域上において概ね均等な間隔で設けられていることが好ましく、応力緩和層の全体にわたって概ね等間隔で設けられていることがより好ましい。これにより、応力緩和層にかかる応力が著しく偏ることを抑制し、応力を効率よく吸収することができる。
応力緩和層の好ましい厚みは、１μｍ以上であり、より好ましくは５μｍ以上である。応力緩和層の厚みが前記範囲内であると、応力に対する緩和効果が良好である。また、応力緩和層を貫通する貫通導電部が長くなりすぎず、良好な導電性および熱伝導性が得られる点から、通常は応力緩和層の厚みは２０００μｍ以下であることが好ましい。また、貫通導電部の好ましい長さ（応力緩和層を貫通する方向に沿った長さ）は、１〜１０００μｍであり、より好ましくは５〜６００μｍである。半田層の好ましい長さ（応力緩和層を貫通する方向に沿った長さ）は、０．１〜１０００μｍであり、より好ましくは１〜６００μｍである。
複数の貫通導電部を配置して構成した場合、各導電性層と半田層及び／又は素子側電極との接合部が大きすぎると、応力緩和層の応力緩和効果が小さくなったり、各接合部に過剰な応力がかかったりすることがある。このため、各接合部の最小幅（例えば、接合部が円形状である場合には直径、長方形状である場合には短辺の長さ）が２０００μｍ以下であることが好ましく、より好ましくは１０００μｍ以下である。また、この最小幅が貫通導電部の長さよりも小さい場合が、良好な応力緩和効果が得られる点で好ましい。一方、各導電性層と半田層及び／又は素子側電極との接合部が小さすぎると、導電性および熱伝導性が小さくなるため、通常は貫通導電部の最小幅は０．１μｍ以上であることが好ましい。
導電部は、応力緩和層をその厚み方向と平行ないし鋭角をなす方向（０°以上９０°未満の方向）に貫通する柱状構造を有しており、柱状構造の柱の長さ方向（柱長方向）における導電性層および半田層の合計の長さ（Ｌ）が、この柱長方向と直交する方向（直交方向）における導電性層および半田層の幅（すなわち導電部の幅；ｌ）の２倍以上であることが好ましい。更には、応力緩和効果の向上の点で、５倍以上（Ｌ≧５ｌ）が好ましく、１０倍以上１０００倍以下（１０ｌ≦Ｌ≦１０００ｌ）がより好ましい。
複数の貫通導電部を配置した構成では、応力緩和層の単位面積当たりに設けられる貫通導電部の数（形成密度）は、少なすぎると導電性および熱伝導性が小さくなり、多すぎると応力緩和効果が小さくなることから、好ましくは１〜１，０００，０００個／ｍｍ２の範囲であり、より好ましくは３〜５００，０００個／ｍｍ２の範囲である。１または２以上の貫通導電部を備えた構成において、応力緩和層の厚み方向と直交する断面に占める貫通導電部の面積割合としては、１０〜９０％であることが好ましく、より好ましくは２０〜９０％である。この面積割合が前記範囲内であると、応力緩和効果が良好である共に、導電性および熱伝導性に優れる。
なお、複数の貫通導電部を備えた応力緩和層において、各貫通導電部は他の貫通導電部とほぼ完全に隔てられていることが好ましいが、部分的に連結されていてもよい。例えば、貫通導電部の上端（頂部）が緩衝層上で連結された形状等とすることができる。
本発明の半導体モジュールを構成する応力緩和層は、従来公知の方法を任意に選択して形成することができる。本発明の半導体モジュールは、好ましくは、素子側電極が配置された半導体素子を準備する工程と、素子側電極が配置された領域を含む半導体素子上に、緩衝部と導電性層および半田層を含む導電部とを有する応力緩和層を形成する工程（以下、「応力緩和層形成工程」ということがある）とを設けた方法により応力緩和層を形成することによって好適に作製できる。
上記の応力緩和層形成工程は、素子側電極が配置された領域を含む半導体素子上に樹脂層を形成する樹脂層形成工程と、樹脂層形成工程で形成された樹脂層をパターニングし、素子側電極が配置された領域の素子側電極が露出する凹部を形成する凹部形成工程と、凹部形成工程で形成された凹部に導電性材料と半田とを供給する供給工程とを有する形態が好適である。
前記樹脂層形成工程は、半導体素子上に樹脂組成物（感光性樹脂を主成分とするものが好ましい。）を塗布することにより樹脂層（好ましくは感光性樹脂層）を形成することができる。塗布方法としては、回転塗布、コーター塗布、キャスティング等の従来公知の各種塗布方法を適宜採用することができる。応力緩和層の形成は、好ましくは形成された樹脂層の硬化物を応力緩和層を構成する緩衝部として用いる。この緩衝部の厚みは、樹脂層の最終硬化後の厚みによって調節することができる。例えば、スピンナーを用いた回転塗布では、塗布される樹脂組成物の粘度およびスピンナーの回転数等により塗布厚を制御し得る。樹脂組成物の粘度が１０Ｐａ（１０００ｃＰ）である場合、スピンナーの回転数が２６００のときに形成できる厚み、すなわち緩衝部の厚みは、例えば約５μｍであり、スピンナーの回転数が１６００のときに形成できる厚み、すなわち緩衝部の厚みは、例えば約７μｍである。
前記凹部形成工程では、前記樹脂層形成工程で形成された樹脂層をパターニングし、素子側電極が配置された領域の素子側電極が露出する凹部を形成する。樹脂層のパターニングは、フォトリソグラフィ法によるのが好ましい。このフォトリソグラフィ法は、常法にしたがって実施することができる。
凹部形成工程後の前記供給工程では、前記凹部形成工程で形成された凹部に導電性材料と半田とを供給する。形成された凹部は、底部は素子側電極が露出し、側壁は樹脂層である。
導電性材料は、電気伝導性を有する材料から選択することができ、導電性に優れる点から金属材料が好ましい。詳細については、既述の通りである。
導電性材料を供給する方法としては、無電解メッキ法、電解メッキ法、スパッタリング等の各種方法を用いることができる。これらのうち、無電解メッキ法が好ましい。
無電解メッキ法により供給される金属の好ましい例としては、ニッケル、銅、金、クロム、コバルト、銀等が挙げられる。無電解メッキ法を用いる場合において、凹部に供給する金属の量（メッキ厚さ）は、メッキ液に含まれる各成分の濃度、メッキ液のｐＨ、浴温度等を調整して析出速度を一定に保つとき、メッキ時間を管理すること等により制御することができる。メッキ厚さは、ピンホールの発生回避の点で、１μｍ以上であることが好ましい。メッキは、少なくとも貫通導電部がほぼ満たされるまで行なうことが好ましい。
半田を供給する方法としては、無電解メッキ法、電解メッキ法、スパッタリング等の各種方法を用いることができる。これらのうち、無電解メッキ法を用いることが好ましい。
無電解メッキ法により供給される金属の好ましい例としては、鉛、錫、銀等が挙げられる。例えば錫の場合、塩化チタンＴｉＣｌ３を還元剤として塩化錫ＳｎＣｌ２を還元する方法、あるいは塩化錫ＳｎＣ１２の不均化反応によりＳｎ（金属）とＳｎ４＋（イオン）を生じさせる方法、等が挙げられる。更に、錫メッキを行なった試料を、鉛イオン（Ｐｂ・ＥＤＴＡ２−）を含有する溶液に浸潰し、置換反応により鉛を析出させることもできる。また、ホウフッ化錫およびホウフッ化鉛を溶解したメッキ液を用いると、置換反応により鉛錫半田をメッキすることも可能である。例えば、鉛−錫の共晶点における組成（鉛３８％、錫６２％）では、融点が１８３℃である。
半田の供給に無電解メッキ法を用いる場合、凹部に供給される半田の量（半田メッキ厚さ）は、メッキ液に含まれる各成分の濃度、メッキ液のｐＨ、浴温度等を調整して析出速度を一定に保つとき、メッキ時間を管理すること等により制御することができる。メッキ厚さは、半導体素子や回路側電極の反りやうねりによって生じ得る回路側電極との間隙をなくす点から、０．１μｍ以上であることが好ましい。
半田メッキは、少なくとも貫通導電部となる凹部の上端まで満たされるように行なうことが好ましい。あるいは、応力緩和層と回路側電極とを接続する際に加圧したときに応力緩和層の緩衝部の弾性により回路側電極と半田層とが接触可能な程度であれば、図２に示すように、導電性層２４上に半田を供給して形成された半田層２３の上端が、緩衝部２１の表面より幾分凹んでいてもよい。
応力緩和層形成工程は、ウエハに形成された（通常は複数の）半導体素子に対して行なってもよく、個々のチップに分割した後の半導体素子に対して行なってもよい。製造効率の点からは、ウエハに形成された複数の半導体素子上にまとめて応力緩和層を形成した後、応力緩和層が形成された半導体素子を個々のチップに分割することが好ましい。
次に、応力緩和層の機能について、図１〜２および図９を参照して説明する。
本発明における応力緩和層の典型的な構成例として、図１に示すように半導体素子１０と回路側電極５０との間に応力緩和層２０が設けられ、この応力緩和層２０は緩衝部２１と該層を貫通する貫通導電部２２とで構成され、貫通導電部２２は半導体素子１０の素子側電極２５側から順に導電性層２４と半田層２３とが積層された２層構造になっている。
このような構成を有することにより、例えば昇温により回路側電極５０が半導体素子１０に比べて大きく熱膨張した場合、図９に示すように、半導体素子１０と例えば同じ幅寸とした応力緩和層２０が回路側電極の熱膨張に伴なって変形することにより、熱膨張の差を吸収することができる。
例えば貫通導電部２２が円柱形である場合、公称曲げ応力（円柱の側面（曲面）の最大応力）σには、次式の関係がある。ここで、Ｍは曲げモーメントであり、ｄは円柱の直径である。
σ＝３２Ｍ／πｄ３
すなわち、公称曲げ応力σが、貫通導電部２２の半導体素子１０または回路側電極５０との接面に発生する応力、および半導体素子１０と回路側電極５０との間に発生する熱応力に関係していると考えると、直径の３乗に逆比例する。本発明においては、貫通導電部が円柱や角柱に分割され、各柱の幅（例えば円柱の場合は直径）が小さいため、貫通導電部の半導体素子１０または回路側電極５０との接面に発生する応力が小さく、かつ熱応力が小さいことが分かる。したがって、貫通導電部の半導体素子１０または回路側電極５０との接面に発生する応力が小さいということは、貫通導電部が受ける応力が小さく、貫通導電部が受ける歪エネルギーも小さく、半田層に加わる疲労も軽減される。
同様に、図９に示すように構成した場合には、応力緩和層が形成されていない図１３に示す構成に比べて、半田層２３の一方の面と他方の面との間に生じる応力が低減され、半導体素子や回路側が受ける歪みエネルギーも小さくなり、半導体素子や回路側電極を構成する材料に対する疲労も軽減される。
本実施形態では、素子側電極２５と回路側電極５０との電気的接続は、複数設けた貫通導電部２２によりなされている。このように貫通導電部を複数設けることにより、回路側電極５０と半田層２３との接合部が複数に分割されるので、図１３に示すように、回路側電極５０との間を面的に半田付（ベタ付）する場合に比べ、各貫通導電部２２と回路側電極５０との接合面積（接合部の長さ）は小さくなり、また、各貫通導電部２２は緩衝部２１を隔てて独立に形成されており、貫通導電部２２同士が互いに干渉しないので、貫通導電部２２の個々の部位で面方向（すなわち回路側電極５０および応力緩和層の接合面と平行な方向）に働く圧縮変位あるいは引っ張り変位が生じた場合でも、各貫通導電部２２に発生するのは主として純粋な剪断応力であって、貫通導電部２２相互間で生じる応力は比較的小さく抑えられる。
このように、緩衝部と導電性層および半田層を有する導電部とで構成された応力緩和層を設けることにより、半田にかかる応力が低減されて半田の寿命が延び、素子側電極と回路側電極との接続信頼性を向上させることができる。
また、本発明における応力緩和層の典型的な構成例は、素子側電極上に複数の貫通導電部が分散して設けられたものであり、素子側電極と回路側電極とを、素子側電極上に分散して形成された複数の貫通導電部を介して接続するので、従来のワイヤボンディングによる接続に比べて良好な導通性および熱伝導性が得られる。また、素子側電極と回路側電極との接合を素子側電極の複数箇所で行なえるので、ワイヤボンディングによる接続に比べて素子側電極内における電流経路を短縮することができる。これにより、電気抵抗を低減することができる。
上記のように、応力緩和層を構成する導電部は、緩衝部によって隔てられている。この緩衝部は、応力緩和層に加えられた応力を吸収すると共に、導電部を保護（形状維持、応力緩和、汚染物質遮断等）する役割を果たすことができる。また、緩衝部は、導電部を形成する際の型枠（マスク）として利用することができ、応力緩和層を簡易に形成できる。さらに、貫通導電部と回路側電極とを半田付する際あるいは高温において半田が融解した場合に、貫通導電部の間に半田が回りこむことを防ぐ役割を果たすことができる。
応力緩和層２０の素子側電極（エミッタ電極）２５と接する側と反対側の表面には、図１に示すように、半田層４０を介して回路基板３１上の回路パターン３０と一端で接続するリードフレーム（回路側電極）５０が接続されており、このリードフレーム５０によって応力緩和層２０と回路パターン３０とは電気的に接続されている。
応力緩和層を介して素子側電極と電気的に接続される回路側電極の代表例としては、リードフレーム、二以上の半導体素子を連結する導電バー、半導体素子が実装される回路基板上に形成された導体膜（膜状電極）、この回路基板上に配置された板状電極、等が挙げられる。上記の回路側電極の中でも、大きく熱変形しやすく、本発明の効果がより奏される観点から、リードフレームまたは導電バーを選択することが好ましい。
回路基板には、例えば、窒化アルミニウム基板、窒化ケイ素基板、酸化アルミニウム基板、炭化珪素基板、アルミニウム炭化ケイ素基板などを使用できる。
（第２実施形態）
本発明の半導体モジュールの第２実施形態を図１０を参照して説明する。本実施形態は、第１実施形態の半導体モジュールの半導体素子と回路基板との間に更に応力緩和層を設けて、素子側電極と回路基板との間に半導体素子を応力緩和層で挟んだ積層構造を設けた構成としたものである。
なお、半導体素子、素子側電極および回路側電極、並びに回路基板は、第１実施形態で使用したものを用いることができ、第１実施形態と同様の構成要素には同一の参照符号を付してその詳細な説明を省略する。
本実施形態では、図１０に示すように、回路基板３１上の回路パターン（回路側電極）３０の上に回路基板側から順に、応力緩和層１２０、半導体素子１０、および応力緩和層２０が積層されている。応力緩和層の詳細については、第１実施形態と同様であり、応力緩和層１２０も応力緩和層２０と同様に形成できる。
応力緩和層で半導体素子を挟んで構成することにより、半導体素子（素子側電極）と導電バー（回路側電極）５１との間に生じる応力、および半導体素子（素子側電極）と回路基板（回路側電極）との間に生じる応力の両者、すなわち面方向（半導体素子および応力緩和層の積層方向に直行する方向）に働く圧縮変位あるいは引っ張り変位に対する緩和効果が高く、半導体モジュールの信頼性をより向上させることができる。
すなわち、本実施形態の構成では、半導体素子１０と導電バー（回路側電極）５１との熱膨張係数の違いによって、導電バー５１と個々の半導体素子１０との間に生じる応力Ｆ１に加え、回路基板３１および回路パターン３０と導電バー５１との熱膨張係数の違いによって、各半導体素子１０の全体を回路基板３１に対して変位させようとする応力Ｆ２が発生し得る。このとき、半導体素子１０を挟むようにして設けられた応力緩和層２０、１２０によって、この応力Ｆ２を吸収することができる。これにより、半導体素子１０との間に生じる応力を低減することができる。なお、この応力Ｆ２は、応力緩和層２０および応力緩和層１２０のいずれか一方によっても緩和し得る。
応力緩和層は、例えば、半導体素子の一方の面に応力緩和層を形成後、他方の面に応力緩和層を形成する等、任意の方法により形成することができる。また、各応力緩和層の形成は、第１実施形態と同様にして行なうことができる。
（第３実施形態）
本発明の半導体モジュールの第３実施形態を図１１〜図１２を参照して説明する。本実施形態は、第１実施形態の半導体モジュールの応力緩和層の導電部を波形構造に構成したものである。
なお、半導体素子、素子側電極および回路側電極、並びに回路基板は、第１実施形態で使用したものを用いることができ、第１実施形態と同様の構成要素には同一の参照符号を付してその詳細な説明を省略する。
本実施形態では、図１１−（ａ）に示すように第１実施形態で形成した断面直線形の貫通導電部２２の導電性層２４を、図１１−（ｂ）に示すように、断面波形の導電性層１２４に代えて構成されている。貫通導電部の形状を単純な柱状ではなく、波板状、波形棒状、または螺旋形状などの断面波形の構造にすることで、応力に対する緩和効果をより高めることができる。
本実施形態の導電性層１２４は、図１２に示すように、感光性樹脂を用いたフォトレジストパターン７０を数層重ねて積層することにより、波板状、波形棒状、または螺旋形状などの断面波形の凹状構造を造りつつ緩衝部を形成できる。このとき、波板状、波形棒状、または螺旋形状などの断面波形に構成される導電部は、１層目のフォトレジストを形成し、開ロ内部をニッケルメッキ等で埋めた後、続いて２層目のフォトレジストを開口を少しずらして重ね、再度ニッケルメッキ等で埋め、３層目以降も同様の操作を繰り返し行なうことにより、波板状の導電性層１２４を形成することができる。
また、フォトレジストを重ねる際に開口位置を、一方向（例えば左右方向）だけでなく二次元的に、例えば左右方向およびこれと直交する前後方向に少しずつ移動させることにより、螺旋形状の貫通導電部を形成することもできる。
以下、本発明を実施例により更に具体的に説明するが、本発明はその主旨を越えない限り、以下の実施例に限定されるものではない。
（実施例１）
（１）半導体素子の作製
以下に示す方法により、図２に示す構造を有するトレンチ型ＩＧＢＴ（半導体素子）を作製した。
図２に示すように、ｐ型シリコン基板１上に、ｎ型層２とｎ型層３とｎ型層４とをエピタキシャル成長させたウエハ５に、イオン注入や熱拡散を順次行なうことにより、ｐベース層４、ｎ型エミッタ層９を形成した。
次に、ウエハ５のｎ型層４上に、ＲＩＥ（Reactive Ion Etching）によって複数のストライプ状の溝を形成した。この溝内およびウエハ５のｎ型層４表面を拡散炉等により酸化させ、ゲート酸化膜６を形成した。続いて、ＣＶＤ（Chemical Vapor Deposition）等によりポリシリコンを堆積させて、溝内にポリシリコン７を埋め込んだ。ポリシリコン７上には、必要な箇所に選択的にポリシリコンを保護するためのレジストパターンをフォトリソグラフィ法により形成し、このレジストパターンから露出したポリシリコン７をＲＩＥ，ＣＤＥ（Chemical Dry Etching）等の方法により除去（エッチバック）した。このようにして、スイッチング制御用のゲート８を形成した。
ゲート８が形成されたウエハ５の表面に、ゲート８を覆うと共にｎ型エミッタ層９の一部を露出させるようにして、層間絶縁膜１１を形成した後、スパッタリング法によりアルミニウム（Ａｌ）を成膜した。そして、このＡｌ膜の必要な箇所に選択的にＡｌ膜を覆うためのレジストパターンを形成し、レジストパターンから露出したＡｌ膜をウェットエッチングにより除去し、Ａｌ配線を作製した。このＡｌ配線によりエミッタ電極（素子側電極）２５とゲート電極（不図示）が形成されている。また、このＡｌ配線の作製と同様にして、ウエハ５のゲート８およびｎ型エミッタ層９が形成されている側とは反対側に、コレクタ電極２７を形成した。
（２）絶縁保護層の形成
次に、前記（１）により作製したトレンチ型ＩＧＢＴのエミッタ電極（素子側電極）２５の表面に、図２に示すようにプラズマＣＶＤによりシリコン酸化膜２６を成膜した。このシリコン酸化膜２６は、半導体素子を外界から保護するための絶縁保護層（パッシベーション膜）である。続いて、感光性樹脂を用いたレジストパターンをシリコン酸化膜２６上に設け、Ａｌ配線の上に形成されているシリコン酸化膜（絶縁保護層）２６の一部をＲＩＥにより除去してエミッタ電極２５が露出する開口窓を開けた。このようにして、Ａｌ配線（エミッタ電極等）を外部と接続するためのパッドを形成した。
（３）応力緩和層の形成
次に、ウエハ５上のエミッタ電極２５の上に、シリコン酸化膜（絶縁保護層）２６を覆うようにして、感光性樹脂であるポリベンゾオキサゾールを主成分とする感光性樹脂組成物をスピンナーにより塗布し、感光性樹脂層を形成した。続いて、この感光性樹脂層を窒素気流中にて１００〜２００℃でプリベークし、溶媒を揮発させた後、フォトリソグラフィ法によりパターン露光、現像処理を行ない、前記開口窓において、エミッタ電極（素子側電極）２５の少なくとも一部が露出するように複数の円柱状孔（間隙）２９を形成した。この円柱状孔（間隙）は、感光性樹脂層の厚み方向に穿たれている。このとき、残存している感光性樹脂層は、後に更に硬化されて緩衝部２１を構成する。
フォトリソグラフィ法による感光性樹脂層のパターン露光に用いるマスクには、窒化シリコン膜上に厚さ１〜５μｍのチタン箔および厚さ１〜１５μｍの金を蒸着したもの等を使用することができる。
複数の円柱状孔（間隙）２９が形成された感光性樹脂層（緩衝部２１）が設けられているウエハ５を硝酸でエッチングし、円柱状孔２９において露出するエミッタ電極（回路側電極）２５の表面に形成されたＡｌ酸化膜を除去した。さらに、このウエハ５を、亜鉛を含む強アルカリ溶液に浸漬し、エミッタ電極２５の露出表面を亜鉛で置換するジンケート処理を行なった。また更に、硝酸ニッケル、乳酸、および次亜リン酸ナトリウムを含有するメッキ浴にウエハ５を浸漬し、無電解ニッケルメッキを行なった。このようにして、円柱状孔２９において露出するエミッタ電極２５上にニッケルを析出させて、円柱状孔２９の半ばまでニッケルで埋め、エミッタ電極２５上に直立した円柱状のニッケル層（導電性層）２４を形成した。
続いて、ニッケル層が形成されたウエハ５を、塩化錫ＳｎＣｌ２を主成分とし、還元剤である塩化チタンＴｉＣｌ３および錯化材であるクエン酸を含有するメッキ浴に浸漬し、無電解錫メッキ処理して、円柱状孔２９内のニッケル層２４上に錫を析出させた。この無電解錫メッキにより、図２に示すように、ニッケル層２４上を析出した錫が円柱状孔２９を満たし、さらに感光性樹脂層とほぼ同じ高さになるまで継続した。このようにして、円柱状孔２９内のニッケル層２４上に半田層２３を形成し、貫通導電部２２を形成した。
以上より、貫通導電部２２とこれを取り囲む感光性樹脂層（緩衝部２１）とで構成された応力緩和層２０を形成した。
（４）回路側電極との接続
前記（３）により応力緩和層が形成されたウエハ５をダイシングして個々のチップに分割した。
次に、配線（回路パターン）が形成された回路基板（窒化アルミニウム製）を用意し、この回路基板の回路パターンが形成された側に、チップの大きさに切った高温半田（ＰｂＳｎ半田：Ｐｂ９０％）箔を載せ、その上に上記チップを載せて、チップの下面（半導体素子の応力緩和層の非形成面側（コレクタ電極形成側））を回路基板に接合した。
各チップの応力緩和層２０の上にリードフレームを載せた状態でカーボン冶具により加圧固定したものを、２００〜３００℃の還元雰囲気の炉に通した。このようにして、応力緩和層２０の感光性樹脂層（緩衝部）とリードフレームとを熱圧着により接続すると共に、感光性樹脂層をポストベークして完全に固化させ（緩衝部２１）、同時に半田層２３の半田を溶融させることにより半田層２３とリードフレームとを接続した。このとき、リードフレームの一端と回路基板の回路パターン形成面との間に低温半田の箔（図１の半田層４０を参照）を挟み、同時にリードフレームを回路側電極と接合した。
このようにして、図１に示すように、半導体素子１０のエミッタ電極（素子側電極）形成面側が緩衝部２１および半田層２３（応力緩和層２０）を介してリードフレーム５０に接続され、半導体素子１０のエミッタ電極（素子側電極）形成面側の反対側が回路基板３１の回路パターン３０の形成面側に半田付けされてなるＩＧＢＴ実装半導体モジュールを作製した。
回路基板３１の表面には、回路パターン（回路側電極）３０が形成されており、半導体素子１０は、その素子側電極が形成された側とは反対側の面で回路側電極と半田層を介して接続されている。
（５）評価
−信頼性試験−
上記より得たＩＧＢＴ実装半導体モジュールを冷熱衝撃試験機内の棚に設置し、大気中−４０℃と＋１０５℃との間で温度上昇と温度下降をそれぞれ２０分間隔で繰り返し行ない、気相冷熱試験を行なった。これは、近年最も用いられているTj,maxが１５０℃のＳｉ素子に対する試験法である。規格とされている２０００回の冷熱サイクルを行なった後、ＩＧＢＴ実装半導体モジュールを取り出し、外観検査を行なったところ、回路側電極および応力緩和層間、応力緩和層およびエミッタ電極（素子側電極）間の接合部の剥離は認められず、密着性は良好であった。
この比較として、図１３に示すように半田箔でエミッタ電極とリードフレーム（回路側電極）を面接合した従来の半導体モジュールでは、半田部にクラックの発生が認められた。
上記とは別に、大気中で４０℃と＋１５０℃との間で温度上昇と温度下降をそれぞれ２０分間隔で繰り返し行ない、より過酷な気相冷熱試験を行なった。上記同様に、規格とされている２０００回の冷熱サイクルを行なった後、ＩＧＢＴ実装半導体モジュールを取り出して外観検査を行なったところ、本試験でも回路側電極および応力緩和層間、応力緩和層およびエミッタ電極（素子側電極）間の接合部の剥離は認められなかった。
以上のように、応力緩和層による応力緩和効果が認められ、低温から高温に至る冷熱サイクルに対する半導体モジュールの信頼性を向上させることができた。
−電気特性−
回路基板の回路パターンおよびリードフレームに設けられた引き出し電極を通じて、コレクター電流２００Ａを流し、電圧降下を測定したところ、約２Ｖであった。これは、半導体素子全体の電圧降下（オン抵抗）約２Ｖとほぼ同じであり、配線間における電圧降下は顕著でなく、大電流を流しても問題ないことを確認した。
上記の実施例では、感光性樹脂層を形成する感光性樹脂としてポリベンゾオキサゾールを用いたが、ポリベンゾオキサゾールに代えてポリメチルアクリルアミドや感光性ポリイミド（例えば、日東電工（株）製のＪＲ−３０００Ｐシリーズ）等を用いてもよい。
この場合、ポリメチルアクリルアミドを主成分とする厚さ１００〜６００μｍの感光性樹脂層をキャスティング法により形成し、この感光性樹脂層上に既述のマスクを置き、シンクロトロン放射で得られるＸ線（Ｘ線ピーク：０．２ｎｍ、Ｘ線強度：１０ｋｊ／ｃｍ２）を照射してパターニングした場合は、感光性樹脂層の厚みが６００μｍ程度以下であるときにパターニング（解像）が可能であった。
本実施例では、無電解ニッケルメッキより導電性層を形成したが、無電解銅メッキにより形成してもよい。無電解銅メッキは、例えば、硫酸銅、ロシェル塩およびホルムアルデヒド等を含有するメッキ浴にパターニング後のウエハを浸漬して行なうことができる。その後、銅の酸化防止や半田付性向上等の目的で、無電解ニッケルメッキ及び／又は無電解金メッキを施してもよい。
さらに、導電性層を構成する金属と半田が反応する「溶食」（いわゆる半田食われ）を防止するため、導電性層及び／又は半田との界面をニッケル−タングステンまたはニッケル−鉄等の無電解メッキにより改質することもできる。例えば、硫酸ニッケル、タングステン酸ナトリウム、クエン酸、および次亜リン酸ナトリウムを含有するメッキ俗にウエハ５を浸漬することにより、無電解ニッケル−タングステンメッキを行なうことができる。
半田層は、錫または錫−鉛に限らず、鉛フリー半田である錫−銀等も可能である。例えば、錫メッキを行なった後、硝酸銀、ホルムアルデヒド、アンモニア、および水酸化カリウムを含有するメッキ浴に浸漬することにより、銀を形成する。回路電極への接合時またはモジュールに冷熱サイクルが印加される際に加熱されることにより、錫−銀半田の組成物が形成される。
上記の実施例では、半導体素子のエミッタ電極（素子側電極）が形成されている側（基板取付側とは反対側）のみに応力緩和層を設けたが、半導体素子のエミッタ電極（素子側電極）非形成面側（基板取付側）に応力緩和層を設けてもよく、半導体素子の両側に応力緩和層を設けてもよい。
半導体素子の両側に応力緩和層が設けられた半導体モジュールの一例として、図１０に示す構造が挙げられる。図１０に示すように、複数（ここでは２つが示されている）の半導体素子１０が単一の導電バー５１（回路側電極）によって連結されている。導電バー５１と各半導体素子１０上の素子側電極との接続は、上記した実施例と同様に、応力緩和層２０を介して行なわれている。半導体素子１０のコレクタ電極２７も、応力緩和層１２０を介して回路基板３１上の回路パターン（回路側電極）と接続されている。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の本発明の半導体モジュールおよびその製造方法には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の特許請求の範囲に記載された組み合わせに限定されるものではない。
また、本明細書または図面に例示した技術は、複数の目的を達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を有するものである。
本発明の第１実施形態に係る半導体モジュールの概略構成を示す断面図である。 図１の半導体素子および応力緩和層の構成を拡大して示す概略断面図である。 本発明の第１実施形態に係る応力緩和層の構成を示す概略斜視図である。 応力緩和層の他の構成例を示す概略斜視図である。 応力緩和層の他の構成例を示す概略斜視図である。 応力緩和層の他の構成例を示す概略斜視図である。 応力緩和層の他の構成例を示す概略斜視図である。 応力緩和層の他の構成例を示す概略斜視図である。 応力緩和層による応力緩和作用を説明するための概略断面図である。 本発明の第２実施形態に係る半導体モジュールの概略構成を示す断面図である。 （ａ）は本発明の第１実施形態に係る応力緩和層の構成を示す概略断面図であり、（ｂ）は本発明の第３実施形態に係る応力緩和層の構成を示す概略断面図である。 本発明の第３実施形態に係る応力緩和層を形成する方法の一例を説明するための概略図である。 従来の半導体モジュールの概略構成を示す断面図である。 図１３の従来の半導体モジュールに応力が加わったときの変形を説明するための概略断面図である。 半田ボールを用いた従来の半導体モジュールの概略構成を示す断面図である。
符号の説明
１０…半導体素子
２０，６０，１２０…応力緩和層
２１，６２…緩衝部
２２，６１，１２２…導電部
２３…半田層
２４，１２４…導電性層，ニッケル層
２５…エミッタ電極（素子側電極）
３０…回路パターン（回路側電極）
３１…回路基板
５０…リードフレーム（回路側電極）
５１…導電バー（回路側電極）

Claims (12)

  1. 半導体素子と、
    前記半導体素子上に配置された素子側電極と、
    回路パターンを有する回路側電極と、
    前記素子側電極が配置された領域を含む前記半導体素子上に設けられ、緩衝部および、導電性層と半田層とを有して前記素子側電極と前記回路側電極とを電気的に接続する導電部を有する応力緩和層と、
    を備えた半導体モジュール。
  2. 前記応力緩和層は、前記導電部が前記緩衝部の少なくとも一部を一端から他端に向けて貫通するように形成されており、前記導電部の一端は前記素子側電極と接続され、他端は前記回路側電極と接続されていることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記導電部は、前記素子側電極から前記回路側電極の側に前記導電性層と前記半田層とを順に有する多層構造であり、前記導電性層は前記素子側電極と前記半田層とを電気的に接続し、前記半田層は前記回路側電極と前記導電層とを電気的に接続することを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 前記応力緩和層は、複数の導電部が前記緩衝部を隔てて配置されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体モジュール。
  5. 前記導電部は、応力緩和層をその厚み方向と平行ないし鋭角をなす方向に貫通する柱状構造を有し、前記柱状構造の柱長方向における前記導電性層および前記半田層の合計の長さが、該柱長方向との直交方向における前記導電性層および前記半田層の幅の２倍以上であることを特徴とする請求項１〜４のいずれか１項に記載の半導体モジュール。
  6. 前記緩衝部は、前記導電部より低いヤング率を有する材料を主成分に形成されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体モジュール。
  7. 前記緩衝部は、感光性樹脂を用いて形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体モジュール。
  8. 前記導電部は、前記素子側電極および前記回路側電極の間の距離が最短となる方向と平行ないし鋭角をなす方向に直線状に形成されていることを特徴とする請求項１〜７のいずれか１項に記載の半導体モジュール。
  9. 前記素子側電極がアルミニウムまたは銅を用いた電極であり、前記導電性層が銅またはニッケルもしくはその合金を用いた層であり、前記半田層が錫またはその合金を用いた層であることを特徴とする請求項１〜８のいずれか１項に記載の半導体モジュール。
  10. 素子側電極が配置された半導体素子を準備する工程と、前記素子側電極が配置された領域を含む前記半導体素子上に、緩衝部と導電性層および半田層を含む導電部とを有する応力緩和層を形成する工程と、を含み、
    前記応力緩和層を形成する工程が、前記領域を含む前記半導体素子上に樹脂層を形成する樹脂層形成工程と、形成された前記樹脂層をパターニングし、前記領域の前記素子側電極が露出する凹部を形成する凹部形成工程と、形成された凹部に導電性材料と半田とを供給する供給工程とを有する、半導体モジュールの製造方法。
  11. 前記供給工程は、無電解めっき法により導電性材料及び／又は半田の供給を行なうことを特徴とする請求項１０に記載の半導体モジュールの製造方法。
  12. 前記樹脂層は感光性樹脂層であり、前記凹部形成工程は、形成された感光性樹脂層をパターン様に露光し、現像して前記パターン様に凹部を形成することを特徴とする請求項１１に記載の半導体モジュールの製造方法。
JP2006320077A 2006-11-28 2006-11-28 半導体モジュールおよびその製造方法 Pending JP2008135536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006320077A JP2008135536A (ja) 2006-11-28 2006-11-28 半導体モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006320077A JP2008135536A (ja) 2006-11-28 2006-11-28 半導体モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2008135536A true JP2008135536A (ja) 2008-06-12

Family

ID=39560186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006320077A Pending JP2008135536A (ja) 2006-11-28 2006-11-28 半導体モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2008135536A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010085607A (ja) * 2008-09-30 2010-04-15 Sumitomo Bakelite Co Ltd 光学部品用組成物及び光学部品
DE102010038641A1 (de) 2009-08-27 2011-03-03 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP2014007366A (ja) * 2012-05-28 2014-01-16 Toyota Industries Corp 半導体装置及び半導体装置の製造方法
CN112335025A (zh) * 2018-06-29 2021-02-05 三菱电机株式会社 半导体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010085607A (ja) * 2008-09-30 2010-04-15 Sumitomo Bakelite Co Ltd 光学部品用組成物及び光学部品
DE102010038641A1 (de) 2009-08-27 2011-03-03 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US8294244B2 (en) 2009-08-27 2012-10-23 Mitsubishi Electric Corporation Semiconductor device having an enlarged emitter electrode
JP2014007366A (ja) * 2012-05-28 2014-01-16 Toyota Industries Corp 半導体装置及び半導体装置の製造方法
CN112335025A (zh) * 2018-06-29 2021-02-05 三菱电机株式会社 半导体装置
CN112335025B (zh) * 2018-06-29 2024-06-07 三菱电机株式会社 半导体装置

Similar Documents

Publication Publication Date Title
TWI440151B (zh) 使用薄晶粒和金屬基材之半導體晶粒封裝
EP1906436B1 (en) Semiconductor-embedded substrate and manufacturing method thereof
TWI223419B (en) Semiconductor device and method of manufacturing the same
US8304291B2 (en) Semiconductor chip thermal interface structures
JP6250864B2 (ja) パワー半導体装置
US8669175B2 (en) Semiconductor device and manufacturing of the semiconductor device
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
TWI421991B (zh) Semiconductor device and manufacturing method thereof
WO2011122228A1 (ja) 半導体内蔵基板
US7851913B2 (en) Semiconductor device including a power device with first metal layer and second metal layer laterally spaced apart
TW200302529A (en) Flip chip type semiconductor device and method of manufacturing the same
US9024436B2 (en) Thermal interface material for integrated circuit package
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
US10403594B2 (en) Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same
US11574853B2 (en) Semiconductor device
JPH09312361A (ja) 電子部品用複合材料およびその製造方法
JP5370460B2 (ja) 半導体モジュール
JP2008135536A (ja) 半導体モジュールおよびその製造方法
JP3767585B2 (ja) 半導体装置
TWI482231B (zh) 具有奈米雙晶銅之電性連接體、其製備方法、以及包含其之電性連接結構
TWI523166B (zh) 半導體裝置及其製造方法
KR20100014789A (ko) 집적 회로 패키지 및 그 제작 방법과 집적 회로 다이 및 그 제작 방법
JP4093765B2 (ja) 半導体素子実装回路
JP2008135627A (ja) 半導体装置
WO2018070343A1 (ja) 半導体装置