JP2014007366A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014007366A JP2014007366A JP2012198477A JP2012198477A JP2014007366A JP 2014007366 A JP2014007366 A JP 2014007366A JP 2012198477 A JP2012198477 A JP 2012198477A JP 2012198477 A JP2012198477 A JP 2012198477A JP 2014007366 A JP2014007366 A JP 2014007366A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- electrode
- bonding material
- electrode terminal
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】パワーモジュール1は、エミッタ電極21とゲート電極22とが下面20Aに形成された半導体素子20と、エミッタ電極21に接続された柱状のポスト31と、ゲート電極22に接続された柱状のポスト34とを有する。また、パワーモジュール1は、ポスト31と接合材32を介して電気的に接合された第1配線層14と、ポスト34と接合材35を介して電気的に接合された第2配線層15とを有する回路基板10を有する。第1配線層14及び第2配線層15には、接合材32,35の形成領域を仕切る溝部14X,15Xがそれぞれ形成されている。
【選択図】図1
Description
特許文献1に記載のパワー半導体モジュールは、配線基板と、配線基板に実装された半導体チップを備えている。配線基板は、絶縁体層と、絶縁体層上に形成されたエミッタ用電極、ゲート用電極及びリードフレーム用電極とを備えている。半導体チップの第1面には、ゲート電極及びエミッタ電極が形成されている。半導体チップの第1面と反対側の第2面には、コレクタ電極が形成されている。ゲート電極及びエミッタ電極は、それぞれ、ゲート用半田層及びエミッタ用半田層によってゲート用電極とエミッタ用電極に半田接合されている。コレクタ電極は、リードフレームに接合されるとともに、リードフレームは、コレクタ用半田層によってコレクタ用電極に半田接合されている。
この発明によれば、電極端子の熱伝導率が高くなり、半導体素子に対する冷却効率を向上させることができる。
この発明によれば、熱伝導率の低い接合材を薄く形成することができるため、半導体素子で発生した熱を第1電極端子及び第2電極端子等を介して回路基板に効率良く放熱することができる。
図3に示すように、パワーモジュール100は、エミッタ電極21の第1配線層14に対向する面(下面)の全面(以下、単に「エミッタ電極21の全面」という)が半田層101によって第1配線層14に接合されている。また、パワーモジュール100は、ゲート電極22の配線層15に対向する面(下面)の全面(以下、単に「ゲート電極22の全面」という)が半田層102によって第2配線層15に接合されている。パワーモジュール100は、上記した構成以外は、実施形態に記載のパワーモジュール1と同一の構成となっている。半田層101の厚みは、ピラーバンプ30の厚み(軸方向の長さ)と同一となっている。また、半田層102の厚みは、ピラーバンプ33の厚み(軸方向の長さ)と同一となっている。
図4に示すように、まず、絶縁基板11の両面に金属層12,13が形成された回路基板10を準備する。絶縁基板11の上面11Bにパターン形成された金属層13、つまり第1配線層14及び第2配線層15は、例えばサブトラクティブ法やセミアディティブ法などの各種の配線形成方法により形成される。また、第1配線層14の溝部14X及び第2配線層15の溝部15Xは、例えばエッチング加工やプレス加工などにより形成される。
(1)エミッタ電極21に接続されたポスト31及びゲート電極22に接続されたポスト34の下面に接合材32,35を設けて、この接合材32,35によって半導体素子20と配線層14,15を接合することで、接合材32,35の厚みに偏りが生じることを抑制している。このため、接合材32,35の厚みが偏ることによる接合不良が抑制されている。また、接合材32,35の厚みの偏りを補うために接合材32,35の厚みを厚くする必要がなく、接合材32,35を薄くすることができる。接合材として半田を用いたとしても比較例のパワーモジュール100に比べて、半導体素子20と配線層14,15の接合材32,35を介した接合面積は減っているが、熱抵抗はほぼ同一であり、半導体素子20に対する冷却効率の低下も抑制されている。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
○ 上記実施形態では、半導体素子20を回路基板10に実装する際に、接合材32A,35Aをポスト31,34にそれぞれ付与するようにした。これに限らず、例えば図6に示されるように、金属ナノ粒子ペーストからなる接合材32B,35Bを第1配線層14及び第2配線層15にそれぞれ付与するようにしてもよい。具体的には、接合材32B,35Bを溝部14X,15X内にそれぞれ付与するようにしてもよい。
○ 上記実施形態では、エミッタ電極21の下面に形成された複数のピラーバンプ30の全てが溝部14Xの底面を構成する第1配線層14と接続されるように上記溝部14Xを形成するようにした。これに限らず、少なくともピラーバンプ33と隣り合うピラーバンプ30が溝部14Xの底面を構成する第1配線層14と接続されるように溝部14Xを形成するようにしてもよい。すなわち、ピラーバンプ33と隣り合うピラーバンプ30の接合材32の広がりを防止する仕切部材としての溝部14Xが形成されていれば十分である。
○ 上記実施形態における上部電極40を省略してもよい。
○ 上記実施形態におけるアンダーフィル樹脂50を省略してもよい。
次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
Claims (11)
- 電極を備えた半導体素子と、
前記電極の一面に複数接続されるとともに、前記一面に接合される端面とは反対側の接合面の面積が、前記一面の面積よりも小さい導電性の柱状の電極端子と、
前記接合面に設けられた接合材を介して前記電極端子と電気的に接合された配線層を備えた回路基板と、を有することを特徴とする半導体装置。 - 前記電極には、前記半導体素子の第1面に形成された第1電極と前記第1面に形成された前記第1電極と異なる第2電極とを含み、
前記電極端子には、前記第1電極に接続された柱状の導電性の第1電極端子と前記第2電極に接続された柱状の導電性の第2電極端子とを含み、
前記配線層には、前記第1電極端子と第1接合材を介して電気的に接合された第1配線層と前記第2電極端子と第2接合材を介して電気的に接合された第2配線層とを含むことを特徴とする請求項1に記載の半導体装置。 - 前記半導体素子及び前記回路基板の少なくとも一方に形成され、隣り合う前記第1接合材の形成領域と前記第2接合材の形成領域とを仕切る仕切部材と、を有することを特徴とする請求項2に記載の半導体装置。
- 前記仕切部材は、前記第1配線層に形成された第1段差部及び前記第2配線層に形成された第2段差部の少なくとも一方の段差部であることを特徴とする請求項3に記載の半導体装置。
- 前記第1段差部は、前記第1電極と対向する前記第1配線層に形成された第1溝部であり、
前記第2段差部は、前記第2電極と対向する前記第2配線層に形成された第2溝部であり、
前記第1電極端子は、前記第1接合材を介して前記第1溝部の底面を構成する前記第1配線層に電気的に接合され、
前記第2電極端子は、前記第2接合材を介して前記第2溝部の底面を構成する前記第2配線層に電気的に接合されていることを特徴とする請求項4に記載の半導体装置。 - 前記仕切部材は、前記半導体素子の前記第1の面、及び前記第1配線層と前記第2配線層が形成された前記回路基板の面の少なくとも一方の面に形成された絶縁性の堰部であることを特徴とする請求項3に記載の半導体装置。
- 前記第1電極端子及び前記第2電極端子は同じ高さになるように形成されていることを特徴とする請求項2〜6のいずれか1項に記載の半導体装置。
- 前記接合材は、金、銀又は銅から選択される金属、もしくは金、銀及び銅の少なくとも一種を含む合金からなる金属ナノ粒子を含むことを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
- 前記電極端子は、銅又は銅を含む合金からなることを特徴とする請求項1〜請求項8のうちいずれか1項に記載の半導体装置。
- 前記接合材は、前記電極端子に比べて薄いことを特徴とする請求項1〜請求項9のうちいずれか1項に記載の半導体装置。
- 第1の面に形成された第1電極及び第2電極にそれぞれ接続された柱状の導電性の第1電極端子及び第2電極端子を有する半導体素子と、第1配線層と第2配線層とを有する回路基板とを、金属ナノ粒子と分散媒とを含む金属ナノ粒子ペーストからなる第1接合材を前記第1電極端子と前記第1配線層との間に介在させ、金属ナノ粒子と分散媒とを含む金属ナノ粒子ペーストからなる第2接合材を前記第2電極端子と前記第2配線層との間に介在させた状態で、前記第1電極端子と前記第1配線層を対向させ、且つ前記第2電極端子と前記第2配線層を対向させるように位置合わせする工程と、
前記位置合わせされた前記半導体素子と前記回路基板とを接近させるように加圧する加圧工程と、
を含み、前記第1接合材を介して前記第1配線層に前記第1電極端子を電気的に接合するとともに、前記第2接合材を介して前記第2配線層に前記第2電極端子を電気的に接合する半導体装置の製造方法であって、
前記加圧工程における前記半導体素子及び前記回路基板の少なくとも一方には、隣り合う前記第1接合材の形成領域と前記第2接合材の形成領域とを仕切る仕切部材が形成されていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012198477A JP6107010B2 (ja) | 2012-05-28 | 2012-09-10 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012121179 | 2012-05-28 | ||
JP2012121179 | 2012-05-28 | ||
JP2012198477A JP6107010B2 (ja) | 2012-05-28 | 2012-09-10 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014007366A true JP2014007366A (ja) | 2014-01-16 |
JP6107010B2 JP6107010B2 (ja) | 2017-04-05 |
Family
ID=50104824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012198477A Active JP6107010B2 (ja) | 2012-05-28 | 2012-09-10 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6107010B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017138402A1 (ja) * | 2016-02-08 | 2017-08-17 | ローム株式会社 | 半導体装置、パワーモジュール、およびその製造方法 |
CN110391205A (zh) * | 2018-04-23 | 2019-10-29 | 现代自动车株式会社 | 堆叠型功率模块及其制造方法 |
JP2020155728A (ja) * | 2019-03-22 | 2020-09-24 | 三菱マテリアル株式会社 | 接合構造体 |
JP2020167290A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社デンソー | 半導体装置 |
JP7490974B2 (ja) | 2020-02-05 | 2024-05-28 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135536A (ja) * | 2006-11-28 | 2008-06-12 | Toyota Central R&D Labs Inc | 半導体モジュールおよびその製造方法 |
WO2009150875A1 (ja) * | 2008-06-12 | 2009-12-17 | 株式会社安川電機 | パワーモジュールおよびその制御方法 |
-
2012
- 2012-09-10 JP JP2012198477A patent/JP6107010B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135536A (ja) * | 2006-11-28 | 2008-06-12 | Toyota Central R&D Labs Inc | 半導体モジュールおよびその製造方法 |
WO2009150875A1 (ja) * | 2008-06-12 | 2009-12-17 | 株式会社安川電機 | パワーモジュールおよびその制御方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017138402A1 (ja) * | 2016-02-08 | 2017-08-17 | ローム株式会社 | 半導体装置、パワーモジュール、およびその製造方法 |
CN110391205A (zh) * | 2018-04-23 | 2019-10-29 | 现代自动车株式会社 | 堆叠型功率模块及其制造方法 |
JP2020155728A (ja) * | 2019-03-22 | 2020-09-24 | 三菱マテリアル株式会社 | 接合構造体 |
WO2020196132A1 (ja) * | 2019-03-22 | 2020-10-01 | 三菱マテリアル株式会社 | 接合構造体 |
JP7215273B2 (ja) | 2019-03-22 | 2023-01-31 | 三菱マテリアル株式会社 | 接合構造体 |
EP3944303A4 (en) * | 2019-03-22 | 2023-08-02 | Mitsubishi Materials Corporation | CONNECTED STRUCTURE |
JP2020167290A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社デンソー | 半導体装置 |
JP7095641B2 (ja) | 2019-03-29 | 2022-07-05 | 株式会社デンソー | 半導体装置 |
JP7490974B2 (ja) | 2020-02-05 | 2024-05-28 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6107010B2 (ja) | 2017-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5388661B2 (ja) | 半導体装置およびその製造方法 | |
KR100661946B1 (ko) | 회로 장치 및 그 제조 방법 | |
US20070216012A1 (en) | Method for mounting an electronic part on a substrate using a liquid containing metal particles | |
US8860196B2 (en) | Semiconductor package and method of fabricating the same | |
JP6107010B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6195689B1 (ja) | パワーモジュール | |
TW201232737A (en) | Interconnect structure | |
US7863717B2 (en) | Package structure of integrated circuit device and manufacturing method thereof | |
KR20130120385A (ko) | 기판 및 적어도 하나의 전력반도체 부품용 기판의 제조방법 | |
CN108461406B (zh) | 衬底结构、半导体封装结构及其制造方法 | |
US11881444B2 (en) | Semiconductor device | |
JP2016163024A (ja) | パワーモジュール | |
JP6422736B2 (ja) | パワーモジュール | |
US9196602B2 (en) | High power dielectric carrier with accurate die attach layer | |
JP7180570B2 (ja) | 半導体モジュール | |
JP2017011216A (ja) | 回路基板および電子装置 | |
JP6546892B2 (ja) | 半導体装置 | |
JP5855822B2 (ja) | 多数個取り配線基板 | |
JP2013004912A (ja) | 半導体モジュール | |
JP5682511B2 (ja) | 半導体モジュール | |
CN111834307A (zh) | 半导体模块 | |
US9362221B2 (en) | Surface mountable power components | |
JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
JP2012080145A (ja) | 半導体装置 | |
US12033923B2 (en) | Semiconductor package structure having a lead frame and a passive component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170220 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6107010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |