JP2008135627A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008135627A
JP2008135627A JP2006321590A JP2006321590A JP2008135627A JP 2008135627 A JP2008135627 A JP 2008135627A JP 2006321590 A JP2006321590 A JP 2006321590A JP 2006321590 A JP2006321590 A JP 2006321590A JP 2008135627 A JP2008135627 A JP 2008135627A
Authority
JP
Japan
Prior art keywords
composite material
semiconductor device
semiconductor chip
metal
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006321590A
Other languages
English (en)
Inventor
Kenichi Ishii
研一 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006321590A priority Critical patent/JP2008135627A/ja
Priority to US11/978,615 priority patent/US20080122066A1/en
Publication of JP2008135627A publication Critical patent/JP2008135627A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】電気的特性を損なうことなく、同時に半導体チップにかかる熱応力を低減した、ＣＳＰパッケージ構造の半導体装置を提供する。
【解決手段】半導体装置１０が、外部接続端子としての機能を持ち、金属部材１と複合材料２とを含む導電性キャップ１１と、外部電極を構成する回路面５ａと、前記回路面に対向し、メタライズされている面６とを有する半導体チップ５とを含み、前記導電性キャップ１１の金属部材１と前記半導体チップ５のメタライズされている面６とが、前記複合材料２を介さずに導電性接合部材３により電気的に接合されている。
【選択図】図１

Description

本発明は、パッケージ構造を有する半導体装置に関する。
近年、電子機器の高性能化、高機能化、および小型化に伴い、これを支えるキーデバイスである半導体集積回路の高密度実装技術の重要性が高まっている。半導体集積回路の高密度実装に対応する実装形態としては、チップサイズパッケージ（以下、ＣＳＰ：ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅと称す）技術が開発されている。ＣＳＰとは、半導体集積回路が形成されるベアチップ（以下、半導体チップと称す）と同程度の大きさのパッケージのことであり、ＣＳＰ技術とは、ＣＳＰに半導体チップを収容する技術のことを示している。
ＣＳＰの一例として、インターナショナル・レクチファイヤー社が開発したＤｉｒｅｃｔＦＥＴ（登録商標）が特許文献１に開示されている。ＤｉｒｅｃｔＦＥＴ（登録商標）は、パワーＭＯＳＦＥＴ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）のパッケージを小型化すると共に、実装性および放熱性を向上させることに特徴を有している。以下に、ＤｉｒｅｃｔＦＥＴ（登録商標）について詳述する。
図７は、ＤｉｒｅｃｔＦＥＴ（登録商標）５０の断面図を示したものである。図７では、半導体チップ５２と金属製キャップ５１は、導電性樹脂５４により接合されている。金属製キャップ５１は、半導体チップ５２の寸法よりわずかに大きい逆凹状の形状を有している。半導体チップ回路面５２ａには、ソース電極およびゲート電極と接続する外部接続端子５３が形成され、半導体チップ裏面５２ｂには、ドレイン電極が形成されている。金属製キャップ５１と半導体チップ５２のドレイン電極は、導電性樹脂５４によって同電位となっている。また、外部接続端子５３と金属製キャップ縁面５１ａは、同一面上に配置されるよう形成されている。従って、金属製キャップ縁面５１ａを介して、ドレイン電極と、半導体チップ回路面５２ａに形成されたソース電極およびゲート電極は、同一平面上に形成されることとなる。すなわち、半導体チップ５２のソース、ドレイン、およびゲート端子は、プリント基板上の電極パッドに、同時にリフローはんだ付けすることができるため、実装性が向上する。また、ＤｉｒｅｃｔＦＥＴ（登録商標）５０の半導体チップ５２の両面は、プリント基板（不図示）と金属製キャップ５１とに接合されるため、両者が放熱板となり、放熱性が向上する。
なお、放熱性を向上させることに特徴を有するＣＳＰは、特許文献２にも開示されている。特許文献２は、ナショナル・セミコンダクター社が開発したＣＳＰに関するものであり、半導体チップを導電性のキャップに接合することで、放熱性が向上する構成である。
さらに、特許文献３には、半導体チップと半導体チップから発生する熱を放熱する放熱部材とを含む半導体装置が開示されている。放熱部材は、銅（Ｃｕ）、アルミニウム（Ａｌ）、これらをベースとした複合材料、またはカーボン複合材料により形成されている。また、半導体チップと放熱部材との間にはＣｕポストとＳｎ等からなる接続材が形成されている。
図８は、特許文献４の実施例４における高出力回路装置を示したものである。ここで、カーボン基板６０はカーボン材６１と金属材６２との複合体からなる。図中、パワーＩＣ６８がカーボン材６１を介して金属材６２に搭載され、金属材６２が金属キャップ６３を兼用している。また、パワーＩＣ６８はその表面に設けられたバンプはんだ６５の接続手段を介してセラミックス基板上の電気線路６６に接続されている。ここで、カーボン材はカーボン粉末あるいはカーボン繊維を固めて焼成し、ＣｕまたはＡｌ等の金属を含浸させ、または粉末焼成させた材料である。特許文献４では、パワーＩＣ６８を直接カーボン材６１に積層しても、カーボン材６１が内部応力を吸収するため、基板６４が割れるのを防ぐことができる。
特開２００５−３５４１０５号公報 米国特許公報第５７８９８０９号 特開２００４−２５３７０３号公報 特開２００６−５４３９２号公報
しかしながら、パワーＭＯＳＦＥＴのように発熱する部品をマザーボードに実装した際、熱膨張および熱収縮による応力が半導体チップに大きな影響を及ぼす。特に、はんだ接続部分は構成材料の違いにより、線膨張係数に大きな差が生じ、熱応力が働く。その結果、はんだの亀裂等を生じ、特性不良を生じ易くなる。例えば、導電性キャップとして熱伝導率の良い金属材料である銅（Ｃｕ）がよく用いられる。ここで、Ｃｕの線膨張係数は１７ｐｐｍ／℃である。一方、半導体チップに用いられる、シリコンの線膨張係数は３ｐｐｍ／℃であり、鉛フリーはんだは２２ｐｐｍ／℃、およびプリント基板材料であるガラスエポキシの線膨張係数は２０ｐｐｍ／℃である。従って、このような線膨張係数の違いにより、熱応力が加わる結果、はんだの亀裂等を生じ、製品の長期信頼性を損なうという問題があった。
このような問題を解決するため、上記の文献のように、金属製キャップや放熱部材を用いることにより放熱効率の向上を図ることができるが、依然として熱応力の緩和を図る必要性がある。特に、ＢＧＡタイプの半導体装置の場合、はんだ接続部分にかかる応力が非常に大きく、製品の寿命を左右する。従って、製品の長期信頼性を確保するためには、この応力をできるだけ小さくする必要がある。また、半導体チップの両面にパワー電極または他の電極を有する場合、半導体パッケージは電気伝導度に優れたものであることが望ましい。従って、放熱性の向上や熱応力低減のために用いた材料が半導体装置の電気的特性を損なわないことも重要である。
特許文献４の実施例４では、パワーＩＣがカーボン材を介して金属板に張り付けられており、これにより材料間の熱膨張係数の差に起因する応力の吸収を図っている。しかしながら、カーボン材の伝導度はＣｕと比較して数百倍劣るため、電流経路が遮断されてしまう。従って、電流は流れるものの、電気伝導度は悪くなる。一方、特にパワーＭＯＳＦＥＴ等の場合には、電気伝導度の低下は最小限に抑えることが望ましい。
本発明は上記事情に鑑みてなされたものであり、電気的特性を損なうことなく、同時に半導体チップにかかる熱応力を低減した、ＣＳＰパッケージ構造の半導体装置を提供するものである。
本発明によれば、外部接続端子としての機能を持ち、金属部材と複合材料とを含む導電性キャップと、外部電極を構成する回路面と、前記回路面に対向し、メタライズされている面とを有する半導体チップと、を含み、前記導電性キャップの金属部材と前記半導体チップのメタライズされている面とが、前記複合材料を介さずに導電性接合部材により電気的に接合されている半導体装置が提供される。
導電性キャップが複合材料を含むので、該複合材料が熱応力を吸収することにより、半導体装置の熱応力を低減することができる。さらに、導電性キャップと接合される半導体チップの接合面はメタライズされている。メタライズされている面において、複合材料を介さずに導電性キャップの金属部材と半導体チップとが接合されるので、半導体チップと実装基板への電流経路が複合材料によって阻まれることがなく、電流経路の遮断が回避される。従って、本発明によれば、連続した電流経路が形成され、電気的特性を損なうことなく、同時に熱応力の低減を達成できる。
本発明によれば、電気的特性を損なうことなく、半導体装置内の熱応力が低減された、ＣＳＰパッケージ構造の半導体装置を提供することができる。本発明は、半導体装置における熱応力の低減により、製品寿命を延ばすことができ、品質向上に寄与する。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（実施形態１）
図１は、本実施形態の半導体装置１０の構成を示す断面図と下から見た平面図である。図１に示すように、半導体装置１０は、半導体チップ５と導線性キャップ１１とを含み、導電性キャップ１１は金属部材１と複合材料２とを含む。導電性キャップ１１は、半導体チップ５の寸法よりもわずかに大きい逆凹状形状を有している。半導体チップ５は外部電極を構成する回路面５ａと、回路面５ａに対向する、メタライズされている面６とを有する。本実施形態の半導体装置において、半導体チップ回路面５ａの外部電極は例えば、半導体チップ５に形成されるＭＯＳＦＥＴのソース電極とゲート電極とに接続されている。また、メタライズされている面６はドレイン電極に相当する。導電性キャップ１１は外部接続端子としての機能を持ち、半導体チップ５のメタライズされている面６は導電性キャップ１１との間の導電性を確保する。導電性キャップ１１底部と半導体チップのメタライズされている面６は、導電性接合部材３により電気的に接続されており、導電性キャップ１１と半導体チップ５のドレイン電極は同電位となっている。本実施形態では導電性接合部材３としてはんだ材料を用いる。ここで、導電性キャップ１１と半導体チップ５のメタライズされている面６は複合材料２を介さずにはんだ材料により接合されている。すなわち、導電性キャップ１１と半導体チップ５とは、金属部材１とメタライズする面６を接合面として、はんだ材料により接合されている。そのため、複合材料２は導電性キャップ１と半導体チップ５間の電流経路を遮断しない。このような構成とすることで、電気的に連続した構成となり、電気伝導度の低下を防止することができる。
半導体チップ５は、例えばＭＯＳＦＥＴが形成されたベアチップである。ベアチップは、シリコン基材にＭＯＳＦＥＴ素子が形成されたウェハから、数ｍｍ２程度に個片化される。個片化されたベアチップは、チップ寸法よりわずかに大きい導電性キャップ１１に接合することで、ベアチップサイズに近いＣＳＰとなり、取り扱い性が向上する。その結果、実装密度を低くすることなく、容易に実装することができる。半導体チップの線膨張係数は、例えば３．０〜３．５ｐｐｍ／℃程度である。
導電性キャップ１１は、金属部材１および複合材料２を含む。金属部材１を構成する材料は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）等の金属、またはコバール等の合金から構成されることができ、表面にニッケル、はんだおよび金等のめっきが施されているものも用いることができる。また、カーボン等の導電性フィラーが混入された導電性樹脂によって構成されていてもよい。導電性キャップを構成する金属の線膨張係数は、例えば１６〜１７ｐｐｍ／℃程度であり、Ｃｕの場合、１７ｐｐｍ／℃である。
導電性キャップ１１は複合材料２を含む。複合材料とは、二種以上の材料から構成される材料をいう。ここで用いる複合材料は、熱応力の影響を低減させるために導電性キャップに含まれる。例えば、線膨張係数が導電性キャップを構成する金属部材よりも低く、およびヤング率が導電性キャップを構成する金属部材よりも低いものを用いることができる。金属部材と複合材料を組み合わせることにより、全体として線膨張係数が低く柔らかいキャップを形成することができ、熱応力の影響を低減させることができる。
ここで使用する複合材料は、熱応力の影響を低減することができる材料であれば特に限定されず、適宜選択できるが、例えば、線膨張係数が４ｐｐｍ／℃以上、１０ｐｐｍ／℃以下、およびヤング率が１ＧＰａ以上、３０ＧＰａ以下の材料である。例えば、このような複合材料として、黒鉛と金属との複合材料を用いることができる。
黒鉛と金属との複合材料としては、例えば、黒鉛粒子焼結体に銅を含浸して作られる金属複合材料を用いることができる。ここで、含浸する金属は銅の他に、Ａｌであってもよい。銅含浸黒鉛とした場合、線膨張係数は４〜７ｐｐｍ／℃、ヤング率は１０ＧＰａ前後となる。従って、線膨張係数は銅の約１／３と小さくなり、シリコンに近くなり、応力緩和が図られる。また、ヤング率も約１／１０となり、柔らかくなる。また、ＩＣ・ＬＳＩパッケージのように比抵抗が高くても問題ないような場合は、黒鉛ではなく炭素繊維を使用した複合材料を選択してもよい。このような複合材料を組み合わせることによって、チップ表面の電極のはんだ接続部にかかる応力を約２０％程度低減することができる。
複合材料２は導電性キャップ１１と半導体チップ５間の電流経路を遮断しない形態で金属部材１に含まれる。複合材料２の含まれる位置は、電流経路を遮断しない形態であれば特に限定されないが、例えば、図１に示すように金属部材１の内部に埋め込むことができる。複合材料が内部に埋め込まれた導線性キャップの製造方法としては、例えば以下の方法がある。
金属部材としてＣｕを用いる場合について説明する。導電性キャップのコア材となるＣｕに適宜穴をあけ、その穴の中に複合材料を充填する。その表裏に薄いＣｕを張り合わせて加圧し基材とする。その基材を所望の形状に成形および加工し導電性キャップとする。複合材料の位置は接合する半導体チップの大きさを考慮し最適化を図る。また、複合材料の表裏に設ける薄いＣｕは、金属めっき法で作製することも可能である。
金属部材として導電性キャップに用いる金属は薄いため、複合材料の物性が顕在化する。すなわち、熱に曝された際の変形量が少なく、導電性キャップは柔らかい特性を示す。従って、半導体チップにかかる応力が減少し、さらにマザーボードと接続するはんだ等の接続部に及ぼす応力も減少するため、製品寿命を延ばすことができる。
半導体チップ裏面のメタライズされている面６は、半導体チップ５に形成された回路と導電性キャップ１１との間の導電性を確保するために形成される。すなわち、メタライズされた部分は、半導体チップ５に形成された電気回路と導電性キャップ１１との間を接続するための電極となる。例えば、半導体チップ５に形成されたＭＯＳＦＥＴのドレインコンタクトとして用いられる。本実施形態において、導電性キャップ１１と半導体チップ５は、複合材料２を介さずにはんだ材料により接合されているので、導電性キャップ１１は外部接続端子としての機能を有する。
また、上記メタライズされている面６は、半導体チップ５で発生した熱を導電性キャップ１１へ放熱するために形成されることも可能である。以上のように、導電性キャップ１１と半導体チップ５との接合は、機械的な固定および電気的な接続の役割を果たすとともに、放熱の役割をも有している。
メタライズされている面６は、半導体チップ５の裏面に形成された回路の表面に形成される金属層である。このような金属層は単一の層でもよく、または複数の金属層が積層されたものであってもよい。メタライズされている面６が複数の金属層から構成されている場合、金属層の構成は任意であるが、例えば、半導体チップの裏面上にチタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）が順次積層された金属層、またはＴｉ、Ｎｉ、金（Ａｕ）が順次積層された金属層を用いることができる。メタライズされている面６の厚さは、特に限定されないが、数十ｎｍ〜数μｍ程度である。例えば、Ｔｉが０．０２μｍ、Ｎｉが０．５μｍ、およびＡｇが１μｍである。
本実施形態において、導電性キャップ縁面１１ａを介してドレイン電極と、半導体チップ５の回路面５ａに形成されたソース電極およびゲート電極とが同一平面上に形成されており、これらの端子をプリント基板上の電極パッドに同時にリフローはんだ付けすることができる。図１は、はんだボール４によってＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）が形成され、プリント配線基板等に配設された電極パッドと接続することにより、高密度配線を実現できる構成となっている。なお、はんだ材料としては、フラックスレスはんだ、および鉛フリーはんだが使用できる。また、はんだに限らず、金バンプを用いたり、さらにはＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）を併用する等、フリップチップ接続に対応する構成を用いることも可能である。
（実施形態２）
本発明の他の実施形態として、複合材料２は二以上に分割して金属部材１に含まれていてもよい。具体的には、図２に示すように、複合材料２を二以上に分割して金属部材１の内部に埋め込むことができる。複合材料エリア２１は実施形態１よりも小さくなっている。 本実施形態は、複合材料を必要最小限の領域に配置したことを特徴とする。かかる構成とすることにより、導電性キャップ１１の比抵抗をさらに下げることができる。
（実施形態３）
さらに実施形態３として、本半導体装置は図３に示すような構成としてもよい。図３において、複合材料２はその両面を金属部材１で挟まれたサンドイッチ構造で構成され、側面が露出した構成となっている。図３では、金属部材１に凹状にキャビティ７を設け、半導体チップ５を収容できるようにしている。
（実施形態４）
図４に、本発明の実施形態４の半導体装置を示す。複合材料２は、金属部材１と半導体チップ５の間に介在しない形態であればよく、必ずしも金属部材１の内部に位置する必要はない。本実施形態において、複合材料２は導電性キャップ１１の外側の面、すなわち、金属部材１の半導体チップ５が接合される面と対向する面上に配置され、複合材料２が露出した形態となっている。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、上記実施形態において導電性キャップと半導体チップとを接合する導電性接合部材としてはんだ材料を用いたが、これに限られず、導電性接着剤３１を用いてもよい（図５参照）。
導電性接着剤に使用される接着用樹脂としては、エポキシ系樹脂を使用することが多いが、シリコン系、ポリイミド系、アクリル系、およびポリウレタン系等を用いることができる。また、導電性フィラーとしては、銀を組み合わせることが多いが、カーボン、銅等を用いることもできる。一般的に、導電性接着剤は、はんだよりも弾性係数が高く、伸縮性に優れている。また、導電性フィラーが混合されているため、熱伝導性に優れている。
また、上記実施形態においてははんだボール４によってＢＧＡが形成された構造を示したが、図６に示すように、はんだバンプ４１を形成した電極形状であってもよい。
実施形態１に係る半導体装置を模式的に示した断面図と下から見た平面図である。 実施形態２に係る半導体装置を模式的に示した断面図と下から見た平面図である。 実施形態３に係る半導体装置を模式的に示した断面図である。 実施形態４に係る半導体装置を模式的に示した断面図と下から見た平面図である。 本発明の他の実施形態に係る半導体装置を示した断面図である。 本発明の他の実施形態に係る半導体装置を示した断面図である。 従来の半導体装置を示した断面図である。 従来の半導体装置を示した断面図である。
符号の説明
１ 金属部材
２ 複合材料
３ 導電性接合部材
４ はんだボール
５ 半導体チップ
５ａ 回路面
６ メタライズされている面
７ キャビティ
１０ 半導体装置
１１ 導電性キャップ
１１ａ 導電性キャップ縁面
２１ 複合材料エリア
３１ 導電性接着剤
４１ はんだバンプ
５０ 半導体装置
５１ 金属製キャップ
５１ａ 金属製キャップ縁面
５２ 半導体チップ
５２ａ 半導体チップ回路面
５２ｂ 半導体チップ裏面
５３ 外部接続端子
５４ 導電性樹脂
６０ カーボン基板
６１ カーボン材
６２ 金属材
６３ 金属キャップ
６４ 基板
６５ バンプはんだ
６６ 電気線路
６８ パワーＩＣ

Claims (11)

  1. 外部接続端子としての機能を持ち、金属部材と複合材料とを含む導電性キャップと、
    外部電極を構成する回路面と、前記回路面に対向し、メタライズされている面とを有する半導体チップと、
    を含み、前記導電性キャップの金属部材と前記半導体チップのメタライズされている面とが、前記複合材料を介さずに導電性接合部材により電気的に接合されている、
    半導体装置。
  2. 前記複合材料が、前記金属部材の内部に埋め込まれている、請求項１に記載の半導体装置。
  3. 前記複合材料が、前記金属部材の内部に二以上に分割して埋め込まれている、請求項２に記載の半導体装置。
  4. 前記複合材料が、両面を金属部材で挟まれたサンドイッチ構造で金属部材に含まれ、前記複合材料の側面が露出している、請求項１に記載の半導体装置。
  5. 前記複合材料が、前記金属部材の前記半導体チップが接合された面と対向する面上に積層されている、請求項１に記載の半導体装置。
  6. 前記複合材料の線膨張係数およびヤング率が前記金属部材の線膨張係数およびヤング率よりも低い、請求項１乃至５のいずれかに記載の半導体装置。
  7. 前記複合材料の線膨張係数が４ｐｐｍ／℃以上、１０ｐｐｍ／℃以下、ヤング率が１ＧＰａ以上、３０ＧＰａ以下である、請求項１乃至６のいずれかに記載の半導体装置。
  8. 前記複合材料が黒鉛と金属との複合材料である、請求項１乃至７のいずれかに記載の半導体装置。
  9. 前記複合材料が黒鉛粒子焼結体に銅を含浸して得られる複合材料である、請求項８に記載の半導体装置。
  10. 前記導電性接合部材がはんだ材料である、請求項１乃至９のいずれかに記載の半導体装置。
  11. 前記導電性接合部材が導電性接着剤である、請求項１乃至１０のいずれかに記載の半導体装置。
JP2006321590A 2006-11-29 2006-11-29 半導体装置 Pending JP2008135627A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006321590A JP2008135627A (ja) 2006-11-29 2006-11-29 半導体装置
US11/978,615 US20080122066A1 (en) 2006-11-29 2007-10-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006321590A JP2008135627A (ja) 2006-11-29 2006-11-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2008135627A true JP2008135627A (ja) 2008-06-12

Family

ID=39462806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006321590A Pending JP2008135627A (ja) 2006-11-29 2006-11-29 半導体装置

Country Status (2)

Country Link
US (1) US20080122066A1 (ja)
JP (1) JP2008135627A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249684A (ja) * 2010-05-28 2011-12-08 Shinko Electric Ind Co Ltd 放熱用部品及びそれを備えた半導体パッケージ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005047106B4 (de) * 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung
US8077475B2 (en) * 2007-09-27 2011-12-13 Infineon Technologies Ag Electronic device
US11791237B2 (en) 2018-06-27 2023-10-17 Intel Corporation Microelectronic assemblies including a thermal interface material
US11682605B2 (en) * 2019-05-28 2023-06-20 Intel Corporation Integrated circuit packages with asymmetric adhesion material regions
CN111933577B (zh) * 2020-07-15 2022-05-31 中国电子科技集团公司第二十九研究所 一种气密封装单元局部大面积焊接板级互连集成方法
CN115985783B (zh) * 2023-03-20 2023-05-30 合肥矽迈微电子科技有限公司 一种mosfet芯片的封装结构和工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789809A (en) * 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
US6262489B1 (en) * 1999-11-08 2001-07-17 Delphi Technologies, Inc. Flip chip with backside electrical contact and assembly and method therefor
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
US7439618B2 (en) * 2005-03-25 2008-10-21 Intel Corporation Integrated circuit thermal management method and apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249684A (ja) * 2010-05-28 2011-12-08 Shinko Electric Ind Co Ltd 放熱用部品及びそれを備えた半導体パッケージ

Also Published As

Publication number Publication date
US20080122066A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP5330184B2 (ja) 電子部品装置
JP5141076B2 (ja) 半導体装置
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
JP4828164B2 (ja) インタポーザおよび半導体装置
KR20080083533A (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
US20190237373A1 (en) Chip package module and circuit board structure comprising the same
JP2008135627A (ja) 半導体装置
JP2006295119A (ja) 積層型半導体装置
JP2005064479A (ja) 回路モジュール
JP2001284525A (ja) 半導体チップおよび半導体装置
JP2007142097A (ja) 半導体装置
JP2004356625A (ja) 半導体装置及びその製造方法
JP6422736B2 (ja) パワーモジュール
JP2006228897A (ja) 半導体装置
JP4646642B2 (ja) 半導体素子用パッケージ
JP2008098285A (ja) 半導体装置
JP4577980B2 (ja) 実装基板
JP4797492B2 (ja) 半導体装置
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
JP2008270684A (ja) 電子装置
JP4850029B2 (ja) 半導体装置
JP2008277691A (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2019050297A (ja) 半導体装置
US11967577B2 (en) Semiconductor device and method for manufacturing the same