JP2007142097A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007142097A
JP2007142097A JP2005332887A JP2005332887A JP2007142097A JP 2007142097 A JP2007142097 A JP 2007142097A JP 2005332887 A JP2005332887 A JP 2005332887A JP 2005332887 A JP2005332887 A JP 2005332887A JP 2007142097 A JP2007142097 A JP 2007142097A
Authority
JP
Japan
Prior art keywords
semiconductor chip
cap
semiconductor device
bonding
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005332887A
Other languages
English (en)
Inventor
Kenichi Ishii
研一 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005332887A priority Critical patent/JP2007142097A/ja
Priority to US11/594,779 priority patent/US20070108594A1/en
Publication of JP2007142097A publication Critical patent/JP2007142097A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ベアチップを搭載した小型パッケージに加わる熱応力を低減する。
【解決手段】外部接続端子13が形成された第1の面12aと、第1の面に対向する第2の面12bを有する半導体チップ12と、半導体チップ12を凹部に収容するキャップ11と、半導体チップ12の第2の面と、前記キャップの凹部の底部11aを接合する接合部材15とを有し、半導体チップ12の第2の面と、前記キャップの凹部の底部とは、前記第2の面の外周辺部を除く中央領域において、前記接合部材により接合されている半導体装置である。半導体チップ12全面とキャップが接合しないことにより、キャップからの熱応力の影響を低減させることができる。
【選択図】図1

Description

本発明は、ベアチップのパッケージング技術に関し、特にMOSFETが形成されたベアチップを搭載する小型パッケージに加わる熱応力を低減する半導体装置に関する。
近年、電子機器の高性能化、高機能化、及び小型化に伴い、これを支えるキーデバイスである半導体集積回路の高密度実装技術の重要性が高まっている。半導体集積回路の高密度実装に対応する実装形態としては、チップサイズパッケージ(以下、CSP:chip size packageと称す)技術が開発されている。CSPとは、半導体集積回路が形成されるベアチップ(以下、半導体チップと称す)と同程度の大きさのパッケージのことであり、CSP技術とは、CSPに半導体チップを収容する技術のことを示している。
CSPの一例として、インターナショナル・レクティファイヤー社が開発したDirectFETが特許文献1に開示されている。DirectFETは、パワーMOSFET(metal oxide semiconductor field effect transistor)のパッケージを小型化すると共に、実装性、及び放熱性を向上させることに特徴を有している。以下に、DirectFETについて詳述する。
図9は、DirectFETの断面図を示したものである。図9では、半導体チップ32と金属製キャップ31は、導電性樹脂34で接合されている。金属製キャップ31は、半導体チップ32の寸法よりわずかに大きい逆凹状の形状を有している。半導体チップ回路面32aには、ソース電極、及びゲート電極と接続する外部接続端子33が形成され、半導体チップ裏面32bには、ドレイン電極が形成されている。金属製キャップ31と半導体チップ32のドレイン電極は、導電性樹脂34によって同電位となっている。また、外部接続端子33と金属製キャップ縁面31aは、同一面上に配置されるよう形成されている。従って、金属製キャップ縁面31aを介して、ドレイン電極と、半導体チップ回路面32aに形成されたソース電極、及びゲート電極は、同一平面上に形成されることとなる。即ち、半導体チップ32のソース、ドレイン、及びゲート端子は、プリント基板上の電極パッドに、同時にリフローはんだ付けすることができるため、実装性が向上する。また、DirectFET30の半導体チップ32の両面は、プリント基板(不図示)と金属製キャップ31とに接合されるため、両者が放熱板となり、放熱性が向上する。
なお、放熱性を向上させることに特徴を有すCSPは、特許文献2にも開示されている。特許文献2は、ナショナル・セミコンダクター社が開発したCSPに関するものであり、半導体チップを導電性のキャップに接合することで、放熱性が向上する構成である。
特表2004−500720号公報(US6624522) US5789809
しかしながら、パワーMOSFETのように発熱する部品の実装においては、熱膨張、及び熱収縮によるストレスが、半導体チップに大きな影響を及ぼす。ここで、一般的な半導体チップ材料であるシリコンの線膨張係数は3ppm/℃、金属製キャップ材料として用いられる銅の線膨張係数は17ppm/℃、プリント基板材料であるガラスエポキシの線膨張係数は20ppm/℃、鉛フリーはんだの線膨張係数は22ppm/℃、導電性樹脂材料として用いられるエポキシ樹脂の線膨張係数は20ppm/℃である。以上のような構成では、半導体チップと金属製キャップとを接合する導電性樹脂、及び半導体チップとプリント基板とを接合するはんだ、との間の線膨張係数に大きな差が生じる。
例えば、半導体チップが搭載された電子機器に、電源のON/OFFや周囲の温度変化等による温度サイクルストレスが印加された場合、半導体チップを含めた材料が熱膨張、及び熱収縮を繰り返すこととなる。この時、線膨張係数に差のある材料が接合する箇所には、大きな熱応力が加わる。従って、温度サイクルストレスが繰り返し印加され、これら接合部分の強度が劣化して熱応力より弱くなった時、接合部分に亀裂が入る。その結果、半導体チップと電子機器が接続不良となり、故障する。
発明者らは、上述した構成に加わる熱応力を解析ツール等によって解析した。その結果、半導体チップと金属性キャップとの接合材料との間においては、半導体チップ外周、及び四隅近傍にかかる熱応力が大きいことが判明した。即ち、半導体チップ外周、及び四隅近傍に発生する接続不良によって、電子機器の寿命が左右されることとなる。従って、製品の長期信頼性を確保するためには、上述した熱応力を低減する必要がある。
本発明は、外部接続端子が形成された第1の面と、第1の面に対向する第2の面を有する半導体チップと、前記半導体チップを凹部に収容するキャップと、前記半導体チップの第2の面と、前記キャップの凹部の底部を接合する接合部材とを有し、前記半導体チップの第2の面と、前記キャップの凹部の底部とは、前記第2の面の外周辺部を除く中央領域において、前記接合部材により接合されている半導体装置である。
また、外部接続端子が形成された第1の面と、第1の面に対向する第2の面を有する半導体チップと、前記半導体チップを凹部に収容するキャップと、前記半導体チップの第2の面と、前記キャップの凹部の底部を接合する接合部材とを有し、前記半導体チップの第2の面と、前記キャップの凹部の底部とは、前記第2の面の角隅部を除く中央領域において、前記接合部材により接合されている半導体装置である。
また、外部接続端子が形成された第1の面と、第1の面に対向する第2の面を有する半導体チップと、前記半導体チップを凹部に収容するキャップと、前記半導体チップの第2の面と、前記キャップの凹部の底部を接合する接合部材とを有し、前記半導体チップの第2の面と、前記キャップの凹部の底部とは、前記第2の面の内側に形成される略円形領域において、前記接合部材により接合されている半導体装置である。
半導体チップ全面とキャップが接合しないことにより、キャップからの熱応力の影響を低減させることができる。
以上のような構成により、ベアチップを搭載した小型パッケージに加わる熱応力を低減することが可能となる。
発明の実施の形態1.
以下に、本発明の好ましい実施の形態を説明する。説明の明確化のため、以下の記載、及び図面は、適宜、省略、及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。
図面を参照し、本発明の実施の形態1について説明する。図1は、本実施形態に係る半導体装置10の平面図、及びX−Y方向における断面図である。図1に示すように、半導体装置10は、例えば金属より構成される導電性キャップ11、及び半導体チップ12とで構成される。半導体チップ回路面12aには、外部接続端子13が形成され、半導体チップ裏面12bには、導電性のメタライズ14が施されている。また、導電性キャップ底部11aと、半導体チップ裏面12bは、はんだ15によって電気的に接続されている。
本実施形態において、半導体チップ12はMOSFETが形成されたベアチップを対象としている。ベアチップは、シリコン基材にMOSFET素子が形成されたウェハから、数mm□程度に個片化される。個片化されたベアチップは、チップ寸法よりわずかに大きい導電性キャップ11に接合することで、ベアチップサイズに近いCSPとなり、取り扱い性が向上する。その結果、実装密度を低くすることなく、容易に実装することができる。
導電性キャップ11は、例えば、銅、アルミ、及びコバール等の金属から構成されており、表面にニッケル、はんだ、及び金等のめっきが施されている。また、カーボン等の導電性フィラーが混入された導電性樹脂によって構成されていてもよい。
半導体チップ回路面12aの外部接続端子13は、例えば、半導体チップ12に形成されるMOSFETのソース電極、及びゲート電極と接続されている。また、はんだボールによってBGA(ball grid array)が形成され、プリント配線基板等に配設された電極パッドと接続することにより、高密度配線を実現できる構成となっている。なお、はんだボール材料としては、フラックスレスはんだ、及び鉛フリーはんだの使用が好適である。また、はんだに限らず、金バンプを用いたり、更にはACF(anisotropic conductive film)を併用する等、フリップチップ接続に対応する構成を用いることも可能である。
半導体チップ裏面12bのメタライズ14は、半導体チップ12に形成された回路と導電性キャップ11との間の導電性を確保するために形成される。即ち、メタライズされた部分は、半導体チップ12に形成された電気回路と導電性キャップ11との間を接続するための電極となる。好適な例としては、半導体チップ12に形成されたMOSFETのドレインコンタクトとして用いられる。即ち、導電性キャップ11は、外部接続端子としての機能をも有する。
また、上記メタライズ14は、半導体チップ12で発生した熱を導電性キャップ11へ放熱するために形成されることも可能である。この場合、半導体チップ12に形成された電気回路とメタライズ14部とは、電気的に接続していなくてもよい。以上のように、導電性キャップ11と半導体チップ12との接合は、機械的に固定する目的を有するとともに、電気的な接続、及び放熱の目的をも有している。
本実施形態においては、メタライズ14は、半導体チップ裏面12bの中央部を中心に、ほぼ内接する略円形状に形成されている。半導体チップ12と導電性キャップ11とのはんだ接合が可能な部分は、はんだ合金が形成されるメタライズ14部のみである。従って、半導体チップ12と導電性キャップ11との接合部分は、略円形状になる。なお、略円形状のメタライズ14部の外側は、メタライズされておらず、チップ材料が露出する状態となっている。従って、半導体チップ裏面12bの四隅、及び周辺部は、はんだ15がなじまず接合できないため、半導体チップ12と導電性キャップ11との間にはんだ厚み分の間隔が生じる。
ここで、半導体装置10に電源のON/OFFや周囲の温度変化等による温度サイクルストレスが印加されたときに生じる熱応力の度合いについて説明する。図2は、本実施形態に係る半導体装置10に生じる熱応力の度合いを示した平面図である。矢印は、半導体装置10に生じる熱応力の大きさを示したものであり、中心部から周辺に離れるにつれて、熱応力の度合いは大きくなる。
材料は加熱すれば膨張し、冷却すれば収縮する。このような材料の変形を拘束して熱変化を与えると、本来発生するはずの変形量が拘束されるため、熱変形によるひずみが発生する。ここで、熱変化による膨張の度合いを示す係数を線膨張係数αとすれば、材料の原寸法S、温度差ΔTにおける変形量(ひずみ量)λは、λ=α×S×ΔTとなる。つまり、ひずみ量は材料の原寸法Sに対して比例する。従って、半導体チップの中心から離れた四隅や、周辺部のひずみ量が大きくなるため、熱応力の度合いも大きくなる。
本実施形態では、図2の点線に示される略円形領域が、半導体チップ12と導電性キャップ11とのはんだ接合領域である。接合領域が略円形状であるため、半導体チップ12の四隅や外周部分にはんだが到達することなく、大きなひずみが発生しなくなる。なお、上記接合領域の形状は、望ましくは略円形状であるが、楕円形状であったり、角のない多角形状であることも可能である。また、略円形状の接合領域が、半導体チップ裏面12b内に一箇所だけでなく、複数形成されることも可能である。
半導体チップ12とはんだ15との接合部に生じる熱応力は、接合領域が少なくなるほど緩和されるが、半導体チップ12と導電性キャップ11との接合強度や、電気接続性、及び放熱性を確保するためには、ある程度の接合領域が必要である。従って、半導体チップ裏面12b面積に対する接合領域の占める割合は、可能な限り大きいことが好ましく、少なくとも50%以上であることが適当である。更には、70%以上となることが好適である。
次に、図3を用いて、実施の形態1に係る別の構成例について説明する。図3では、導電性キャップ11と、半導体チップ裏面12bを、導電性接着剤16によって接合する。その他の構成は、図1と同じであるため、説明を省略する。導電性接着剤16は、接着作用のある樹脂に、導電性のある微粒子(導電性フィラー)を混合したものであり、電気を通す性質と物質同士を接着する性質を併せ持つ。
導電性接着剤16に使用される接着用樹脂としては、エポキシ系樹脂を使用することが多いが、シリコン系、ポリイミド系、アクリル系、及びポリウレタン系等を用いることができる。また、導電性フィラーとしては、銀を組み合わせることが多いが、カーボン、銅等を用いることもできる。一般的に、導電性接着剤16は、はんだ15よりも弾性係数が高く、伸縮性に優れている。また、導電性フィラーが混合されているため、熱伝導性に優れている。
また、図4は、実施の形態1に係る更に別の構成例を示した断面図である。図4では、導電性キャップ11と、半導体チップ裏面12bを、熱伝導性接着剤17によって接合する。その他の構成は、図1と同じであるため、説明を省略する。熱伝導性接着剤17は、接着作用のある樹脂に、熱伝導性のある微粒子(熱伝導フィラー)を混合したものであり、絶縁状態において、熱を伝達する性質と物質同士を接着する性質を併せ持つ。
熱伝導性接着剤17に使用される接着用樹脂としては、エポキシ系樹脂を使用することが多いが、シリコン系、ポリイミド系、アクリル系、及びポリウレタン系等を用いることができる。また、熱伝導性フィラーとしては、シリカを組み合わせることが多いが、アルミナ、窒化アルミ等を用いることもできる。
本例は、特に半導体チップ12と導電性キャップ11との絶縁を要する場合に用いることが好ましい。従って、本例における導電性キャップ11は、外部接続端子としてではなく、ヒートシンクとして使用される。なお、熱伝導性接着剤17は、導電性接着剤16と同様に、はんだ15よりも弾性係数が高く、伸縮性に優れている。また、熱伝導フィラーが混合されているため、熱伝導性に優れている。
また、図5は、実施の形態1に係る更に別の構成例を示した断面図である。本例は、特に半導体装置10を実装するプリント基板の電極パッドがアレイ状に形成されていない場合に用いることができる。半導体チップの回路面に形成された外部接続端子13は、半導体装置10を接続するプリント基板のフットプリントやパッド等と対応するパターン形状を備えている。その他の構成は、図1と同じであるが、半導体チップ12と導電性キャップ11との接合材料については、はんだ15に代えて導電性接着剤16、及び熱伝導性接着剤17を用いることも可能である。
また、図6は、実施の形態1に係る更に別の構成例を示した平面図、及び断面図である。本例は、特に半導体チップ裏面12bのメタライズ14が、はんだ接合領域の形状である略円形に形成されていない場合に用いることができる。本例では、半導体チップ裏面12b上の導電性キャップ11との接合領域以外の部分に、予め絶縁性樹脂18が塗布されている。接合順序としては、始めに、半導体チップ裏面12bに形成される略円形状の接合領域の外側に絶縁性樹脂18を塗布する。絶縁性樹脂18が乾燥した後、半導体チップ12と導電性キャップ11との接合領域にはんだ接合する。
例えば、図6に示すように半導体チップ裏面12b全体にメタライズ14が施されている場合、半導体チップ裏面12bに形成される略円形状の接合領域のみへのはんだ付けは、はんだ15が流れてしまうため困難を要す。従って、上述したように、予め接合領域外側に絶縁性樹脂18を塗布することにより、はんだ15が接合領域から外側にはみ出すことを防ぐことができる。
本例に使用する絶縁性樹脂18は、ポリイミド系樹脂を使用することが好適であるが、他にもシリコン系、エポキシ系、及びポリウレタン系材料等でもよい。なお、半導体チップ12と導電性キャップ11との接合材料については、はんだ15に代えて導電性接着剤16、及び熱伝導性接着剤17を用いることも可能である。この場合、絶縁性樹脂18による段差によって、導電性接着剤16、及び熱伝導性接着剤17のはみ出しを抑制する効果がある。また、半導体チップ12の外部接続端子13は、アレイ状に形成されるだけでなく、外部接続端子13を接続するプリント基板のパターンに対応する形状としてよい。
また、図7は、実施の形態1に係る更に別の構成例を示した平面図、及び断面図である。本例では、導電性キャップ11裏面の、半導体チップ12との接合領域以外の部分に、絶縁処理19を施すものである。絶縁処理19としては、酸化皮膜処理を施す方法や、ソルダーレジスト等の絶縁性樹脂を塗布することが可能である。
例えば、図7に示すように、半導体チップ裏面12b全体にメタライズ14が施されている場合、半導体チップ裏面12bに形成される略円形状の接合領域のみへのはんだ付けは、はんだ15が流れてしまうため困難を要す。従って、導電性キャップ11側の接合領域外側にあたる領域に絶縁処理19を施すことにより、半導体チップ裏面12bの接合領域から外側に、はんだ15がはみ出すことを防ぐものである。
なお、半導体チップ12と導電性キャップ11との接合材料については、はんだ15に代えて導電性接着剤16、及び熱伝導性接着剤17を用いることも可能である。この場合、酸化皮膜処理による面状態の違い、或いはソルダーレジストによる段差によって、導電性接着剤16、及び熱伝導性接着剤17のはみ出しを抑制する効果がある。また、半導体チップ12の外部接続端子13は、アレイ状に形成されるだけでなく、外部接続端子13を接続するプリント基板のパターンに対応する形状としてよい。
発明の実施の形態2.
次に、本発明の実施の形態2について説明する。図8は、実施の形態2に係る半導体装置20の平面図、及びX−Y方向における断面図である。図8に示すように、半導体装置20は、導電性キャップ21、半導体チップ22とで構成される。半導体チップ回路面22aには、外部接続端子23が形成され、半導体チップ裏面22bには、導電性のメタライズ24が施されている。また、導電性キャップ底部21aと半導体チップ裏面22bは、はんだ25によって電気的に接続されている。
本実施形態において、導電性キャップ21と半導体チップ22との接合部分は、半導体チップ裏面22bの中央部を中心にほぼ内接する略円形領域である。図8の平面図において、略円形点線部に示される領域である。そして、本実施形態における導電性キャップ21は、半導体チップ22との接合領域に相当する部分が、接合領域の外側の部分に対し、凸状に形成される。即ち、半導体チップ22との接合領域と、その外側の領域には、段差が設けられている。
従って、導電性キャップ21と半導体チップ22とは、凸状の接合領域ではんだ付けされる。この時、半導体チップ裏面22b全域にメタライズされていたとしても、導電性キャップ21に形成された段差によって、はんだ25は接合領域の外側に流れることはない。なお、図8では、導電性キャップ21の内側にある接合領域と、それに対応する外側部分に略円形の段差が形成されているが、外側部分については段差がなくてもよい。
なお、導電性キャップ21と半導体チップ22との凸状接合領域の形状は、望ましくは略円形状であるが、楕円形状や、角のない多角形状であることも可能である。また、半導体チップ22と導電性キャップ21との接合材料については、導電性接着剤、及び熱伝導性接着剤を用いることも可能である。また、半導体チップ22の外部接続端子23は、アレイ状に形成されるだけでなく、外部接続端子23を接続するプリント基板のパターンに対応する形状としてよい。
以上のように、半導体チップと導電性キャップとの接合領域を、半導体チップにほぼ内接する略円形領域、或いは半導体チップの四隅、及び外周辺部を除く中央領域とすることによって、半導体チップと導電性キャップとの接合部に加わる熱応力を緩和することができる。上記構成による半導体装置に係る熱応力を発明者らが解析したところ、従来のように接合領域を半導体チップ全面とした場合より、約30%低減されることが判明した。即ち、半導体チップと導電性キャップとの接合部において、温度サイクルストレスによる信頼性の向上が可能となる。
また、半導体チップと導電性キャップとの接合において、弾性係数が高く伸縮性に優れた導電性接着剤を用いることにより、更に、温度サイクルストレスによる熱応力を緩和することが可能となる。なお、導電性接着剤は、熱伝導性にも優れるため、半導体チップで消費される電力に伴う発熱を、導電性キャップに放熱することに問題はない。
また、半導体チップと導電性キャップとの接合において、弾性係数が高く伸縮性に優れた熱伝導性接着剤を用いることにより、更に、温度サイクルストレスによる熱応力を緩和することが可能となる。なお、熱伝導性接着剤は、熱伝導性にも優れることはもちろんであるため、半導体チップで消費される電力に伴う発熱を、導電性キャップに放熱することに問題はない。
また、半導体チップの外部接続端子において、半導体装置が接続するプリント基板のフットプリントやパッド等と対応するパターンを形成することにより、アレイ状に形成されたパターン以外への接続も可能となる。
また、半導体チップ裏面に略円形のメタライズが形成されていない場合においても、半導体チップ裏面の導電性キャップとの接合領域外側に、絶縁性樹脂のレジストを形成することで、導電性キャップと半導体チップとの接合領域を略円形とすることが可能となる。従って、半導体チップ四隅、及び周辺部に接合材料が延在せず、半導体チップとはんだ接合部との熱応力が緩和される。
同様に、導電性キャップ底部の半導体チップ接合領域外側に、絶縁処理を施すことによって、導電性キャップと半導体チップとの接合領域を略円形とすることが可能となる。従って、半導体チップ四隅、及び周辺部に接合材料が延在せず、半導体チップとはんだ接合部との熱応力が緩和される。
同様に、導電性キャップ側の半導体チップ接合領域に、略円形状の段差を設けることにより、導電性キャップと半導体チップとの接合領域を略円形とすることが可能となる。従って、半導体チップ四隅、及び周辺部に接合材料が延在せず、半導体チップとはんだ接合部との熱応力が緩和される。
本発明に係る半導体装置がプリント基板等のマザーボードに接続された場合、半導体チップと導電性キャップとの接合部、及び半導体チップとプリント基板との接続部に大きな熱応力が発生する。以上のような構成において、半導体チップと導電性キャップとの接合部における熱応力が緩和されることにより、従来構造より半導体装置に加わる熱応力を低減することができ、製品の長期信頼性を確保することが可能となる。
なお、本発明は上記に示す実施形態に限定されるものではない。本発明の範囲において、上記実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。例えば、導電性キャップ内部を、熱伝導性樹脂において充填することも可能である。また、半導体チップは、MOSFET素子が形成されたものに限らず、半導体集積回路が形成された場合も同様である。更に、半導体チップだけでなく、壊れやすいセラミック材料によって形成されたチップ等に用いることも可能である。
実施の形態1に係る半導体装置の平面図及びX−Y方向における断面図を示す。 実施の形態1に係る半導体装置に生じる熱応力の度合いを示した平面図である。 実施の形態1に係る別の構成例を示した断面図である。 実施の形態1に係る別の構成例を示した断面図である。 実施の形態1に係る別の構成例を示した断面図である。 実施の形態1に係る別の構成例を示した平面図及びX−Y方向における断面図である。 実施の形態1に係る別の構成例を示した平面図及びX−Y方向における断面図である。 実施の形態2に係る半導体装置の平面図及びX−Y方向における断面図を示す。 従来の半導体装置を示した断面図である。
符号の説明
10 半導体装置、
11 導電性キャップ、 11a 導電性キャップ底部、
12 半導体チップ、 12a 半導体チップ回路面、
12b 半導体チップ裏面、 13 外部接続端子、
14 メタライズ、 15 はんだ、 16 導電性接着剤、
17 熱伝導性接着剤、 18 絶縁性樹脂、 19 絶縁処理、
20 半導体装置
21 導電性キャップ、 21a 導電性キャップ底部、
22 半導体チップ、 22a 半導体チップ回路面、
22b 半導体チップ裏面、 23 外部接続端子、
24 メタライズ、 25 はんだ、
30 DirectFET、
31 金属製キャップ、 31a 金属製キャップ縁面、
32 半導体チップ、 32a 半導体チップ回路面、
32b 半導体チップ裏面、 33 外部接続端子、 34 導電性樹脂

Claims (11)

  1. 外部接続端子が形成された第1の面と、第1の面に対向する第2の面を有する半導体チップと、
    前記半導体チップを凹部に収容するキャップと、
    前記半導体チップの第2の面と、前記キャップの凹部の底部を接合する接合部材とを有し、
    前記半導体チップの第2の面と、前記キャップの凹部の底部とは、前記第2の面の外周辺部を除く中央領域において、前記接合部材により接合されている半導体装置。
  2. 外部接続端子が形成された第1の面と、第1の面に対向する第2の面を有する半導体チップと、
    前記半導体チップを凹部に収容するキャップと、
    前記半導体チップの第2の面と、前記キャップの凹部の底部を接合する接合部材とを有し、
    前記半導体チップの第2の面と、前記キャップの凹部の底部とは、前記第2の面の角隅部を除く中央領域において、前記接合部材により接合されている半導体装置。
  3. 外部接続端子が形成された第1の面と、第1の面に対向する第2の面を有する半導体チップと、
    前記半導体チップを凹部に収容するキャップと、
    前記半導体チップの第2の面と、前記キャップの凹部の底部を接合する接合部材とを有し、
    前記半導体チップの第2の面と、前記キャップの凹部の底部とは、前記第2の面の内側に形成される略円形領域において、前記接合部材により接合されている半導体装置。
  4. 前記略円形領域は、前記半導体チップの第2の面の少なくとも二辺と内接する略円形であることを特徴とする請求項3に記載の半導体装置。
  5. 前記半導体チップの第2の面において、接合部材により接合される接合領域は、はんだ付け可能な金属電極がメタライズされていることを特徴とする請求項1乃至4のうち1項に記載の半導体装置。
  6. 前記半導体チップの第2の面において、接合部材により接合される接合領域を除く領域には、絶縁材料で形成されたレジストが配設されていることを特徴とする請求項1乃至5のうち1項に記載の半導体装置。
  7. 前記キャップの凹部の底部において、接合部材により接合される接合領域を除く領域には、絶縁処理が施されていることを特徴とする請求項1乃至6のうち1項に記載の半導体装置。
  8. 前記キャップの凹部の底部において、接合部材により接合される接合領域と、前記接合領域以外の領域は、異なる高さの面で形成されることを特徴とする請求項1乃至7のうち1項に記載の半導体装置。
  9. 前記接合部材は、はんだ材料であることを特徴とする請求項1乃至8のうち1項に記載の半導体装置。
  10. 前記接合部材は、導電性接着剤であることを特徴とする請求項1乃至8のうち1項に記載の半導体装置。
  11. 前記接合部材は、熱伝導性接着剤であることを特徴とする請求項1乃至8のうち1項に記載の半導体装置。
JP2005332887A 2005-11-17 2005-11-17 半導体装置 Pending JP2007142097A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005332887A JP2007142097A (ja) 2005-11-17 2005-11-17 半導体装置
US11/594,779 US20070108594A1 (en) 2005-11-17 2006-11-09 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005332887A JP2007142097A (ja) 2005-11-17 2005-11-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2007142097A true JP2007142097A (ja) 2007-06-07

Family

ID=38039906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005332887A Pending JP2007142097A (ja) 2005-11-17 2005-11-17 半導体装置

Country Status (2)

Country Link
US (1) US20070108594A1 (ja)
JP (1) JP2007142097A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187494A (ja) * 2012-03-09 2013-09-19 Hitachi Ltd 半導体装置
JP2014078616A (ja) * 2012-10-11 2014-05-01 Mitsubishi Electric Corp 電力用半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335534B2 (en) * 2005-01-10 2008-02-26 Hvvi, Semiconductors, Inc. Semiconductor component and method of manufacture
US8067834B2 (en) * 2007-08-21 2011-11-29 Hvvi Semiconductors, Inc. Semiconductor component
EP2178117A1 (en) * 2008-10-17 2010-04-21 Abb Research Ltd. Power semiconductor module with double side cooling
US20100327421A1 (en) * 2009-06-30 2010-12-30 Stmicroelectronics Asia Pacific Pte. Ltd. Ic package design with stress relief feature
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8177862B2 (en) 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789809A (en) * 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
KR100443399B1 (ko) * 2001-10-25 2004-08-09 삼성전자주식회사 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US7135769B2 (en) * 2005-03-29 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187494A (ja) * 2012-03-09 2013-09-19 Hitachi Ltd 半導体装置
JP2014078616A (ja) * 2012-10-11 2014-05-01 Mitsubishi Electric Corp 電力用半導体装置

Also Published As

Publication number Publication date
US20070108594A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
CN105870080B (zh) 半导体装置
US7692291B2 (en) Circuit board having a heating means and a hermetically sealed multi-chip package
JP4828164B2 (ja) インタポーザおよび半導体装置
JP2007142097A (ja) 半導体装置
US7561436B2 (en) Circuit assembly with surface-mount IC package and heat sink
US20060249852A1 (en) Flip-chip semiconductor device
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JP2008166440A (ja) 半導体装置
JP2007109790A (ja) フリップチップ型半導体装置
JP2005064479A (ja) 回路モジュール
US7002246B2 (en) Chip package structure with dual heat sinks
JP5169800B2 (ja) 電子装置
JP2012248658A (ja) 半導体装置
TWI286832B (en) Thermal enhance semiconductor package
JP2008135627A (ja) 半導体装置
JP2010147053A (ja) 半導体装置
JP2001267699A (ja) Cteが一致した印刷配線板上のチップスケールパッケージング
JP2007281043A (ja) 半導体装置
TW200418161A (en) Semiconductor chip package and method for manufacturing the same
US20060103032A1 (en) Die attach material for TBGA or flexible circuitry
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
JP2009252956A (ja) 実装フレーム、半導体装置及びその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections