JP2013187494A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013187494A
JP2013187494A JP2012053508A JP2012053508A JP2013187494A JP 2013187494 A JP2013187494 A JP 2013187494A JP 2012053508 A JP2012053508 A JP 2012053508A JP 2012053508 A JP2012053508 A JP 2012053508A JP 2013187494 A JP2013187494 A JP 2013187494A
Authority
JP
Japan
Prior art keywords
semiconductor element
main surface
bonding
bonding material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012053508A
Other languages
English (en)
Inventor
Hiroshi Shintani
寛 新谷
Hisafumi Tanie
尚史 谷江
Hiromi Shimazu
ひろみ 島津
Satoshi Matsuyoshi
松吉  聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012053508A priority Critical patent/JP2013187494A/ja
Publication of JP2013187494A publication Critical patent/JP2013187494A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子と電極の線膨張係数の差により生じる応力が半導体素子主面端部に直接伝達されることがないようにして、半導体素子の割れを防止する。
【解決手段】素子の側面の厚み方向中間部に厚み方向両端部よりも凹に形成された凹部を有する板状の半導体素子と、前記半導体素子の第一の主面に第一の接合材を介して接合された第一の電極と、前記半導体素子の第二の主面に第二の接合材を介して接合された第二の電極と、前記半導体素子、第一および第二の接合材並びに第一及び第二の電極を封止する樹脂を備え、前記第一の接合材と第一の主面の接合界面、および前記第二の接合材と第二の主面の接合界面のうち少なくとも一方は、接合界面が存在する主面の外周縁から離間した内周側に形成する。
【選択図】図1

Description

本発明は、半導体装置にかかり、特に、半導体素子に加わる熱応力を緩和することのできる半導体装置に関する。
車両用回転発電機の出力を整流する半導体装置は、半導体素子、第一の電極および第二の電極並びに半導体素子と前記各電極を接合するはんだを有し、さらにこれらを封止する絶縁性の封止材を備えている。
車両用回転発電機の動作時には、半導体装置には大電流が流れ、半導体素子が発熱し、半導体装置には、200℃以上の高温になる箇所も発生する。一方、運転停止時には電流も0となるため、半導体装置は周辺温度まで冷却される。
このように、車両用回転発電機の運転、停止に伴い、半導体装置には加熱による膨張と冷却による収縮が繰り返し印加される。このとき、前記半導体素子と第一の電極および第二の電極とでは線膨張係数が異なるため、これらを接合するはんだにはひずみが発生する。
このような車両用回転発電機を長期に渡って使用し、運転と停止を繰り返すと、はんだに疲労による亀裂が発生し、進展する場合がある。前記亀裂が進展すると、最終的には半導体装置は機能停止に至る。
はんだに印加されるひずみを低減するには、半導体素子で発生した熱が周囲に逃げやすい構造を採用し、はんだに印加される温度振幅を小さくすること、あるいは大きな温度振幅が与えられてもはんだに印加される歪みが小さくなる構造を採用することが必要である。
特許文献1には、半導体素子と第一の電極の間、および前記半導体素子と第二の電極の間に、前記半導体素子よりも線膨張係数が大きく、かつ第一の電極および第二の電極よりも線膨張係数が小さい、導電性を有する応力緩衝板を設け、これらをシリコーンゴムにより封止する半導体装置が提案されている。
また、近年では、自動車の電装化の急速な進展に伴い、車両用回転発電機の電力容量は増加傾向にある。これに伴い半導体装置、特に半導体素子の発熱量が増加し、その温度が上昇し、はんだに印加されるひずみも増加すると予想される。従って、従来製品と同等以上の信頼性を確保して行くには、これまで以上にはんだのひずみを抑制する必要がある。
特許文献2には、半導体素子と第一の電極および第二の電極を、柔らかいシリコーンゴムではなく、エポキシ樹脂等の硬い絶縁材で封止する半導体装置が開示されている。この半導体装置では、樹脂のヤング率や線膨脹係数を適切に選択することで、各部材の熱変形を拘束し、はんだのひずみを低減している。この装置では応力緩衝板が不要となるため、熱抵抗が低下し、はんだに加わる温度振幅も小さくなる。このため、ひずみを更に小さくすることができる。
米国特許第4349831号明細書 特表2000−502838号公報
ところで、樹脂封止型の半導体装置は、半導体素子と第一の電極間および半導体素子と第二の電極間をはんだで接合したあと、半導体素子側面をエッチング処理し、その後樹脂で封止している。前記半導体側面のエッチング処理に伴い、半導体素子側面に後述するように溝状に凹部が形成され、半導体素子の外周部表面には鋭角部が形成される。この鋭角部近傍には、樹脂封止前の熱処理の工程における冷却時に大きな応力が加わる。このため、前記冷却の際に発生する半導体素子の割れを防止することが必要である。
また、はんだとして、低環境負荷の鉛フリーはんだが使用される場合、このはんだは硬度が高いため、半導体素子に加わる応力は更に大きくなる。
本発明は、これらの問題点に鑑みてなされたもので、半導体素子に加わる応力を低減することのできる半導体装置を提供するものである。
本発明は上記課題を解決するため、次のような手段を採用した。
素子の側面の厚み方向中間部に厚み方向両端部よりも凹に形成された凹部を有する板状の半導体素子と、前記半導体素子の第一の主面に第一の接合材を介して接合された第一の電極と、前記半導体素子の第二の主面に第二の接合材を介して接合された第二の電極と、前記半導体素子、第一および第二の接合材並びに第一及び第二の電極を封止する樹脂を備え、前記第一の接合材と第一の主面の接合界面、および前記第二の接合材と第二の主面の接合界面のうち少なくとも一方は、接合界面が存在する主面の外周縁から離間した内周側に形成した。
本発明は、以上の構成を備えるため、半導体素子に加わる応力を低減することができ、半導体素子の割れ等を抑制することができる。
第1の実施形態にかかる半導体装置を説明する図である。 従来のはんだ付け工程について説明する図である。 半導体装置のエッチング処理後の断面図である。 熱処理により冷却される際において各部材に加わる応力を説明する図である。 割れの生じ易い側の主面についてのみ、接合界面を主面の内部に形成した例を示す図である。 第2の実施形態を説明する図である。 第1および第2の実施形態にかかる半導体装置の平面図の例である。 第1および第2の実施形態にかかる半導体装置の平面図の例である。 第1および第2の実施形態にかかる半導体装置の平面図の例である。 第1および第2の実施形態にかかる半導体装置の平面図の例である。 第3の実施形態にかかる導体装置の断面図である。 第4の実施形態を説明する図である。
以下、本発明の実施形態を添付図面を参照しながら説明する。
(実施形態1)
本発明の第1の実施形態について、図1〜5を用いて説明する。図1(a)は本発明の第1の実施形態にかかる半導体装置を説明する断面図、図1(b)は図1の半導体素子の側面近傍を拡大して示す図である。
図1に示すように、半導体装置は、半導体素子(整流素子)1と、半導体素子1の第一の主面1aに第一の接合材2を介して接合された第一の電極3、前記半導体素子1の第二の主面(前記第一の主面1aと反対側の主面)1bに、第二の接合材4を介して接合された第二の電極5とを備える。なお、半導体素子1の寸法は、素子の形状が多角形の場合は対辺長(対向する辺間の距離)が3.0〜7.5mm、円形の場合は直径が3.0〜7.5mmである。
図1に示すように、第一の接合材2と第一の主面1aの接合界面、および前記第二の接合材4と第二の主面1bの接合界面は、接合界面が存在する側の主面の外周縁から離間した内周側に形成されている。
また、半導体素子1の側面1cには、側面を一周する溝状の凹部が形成され、溝の上下には鋭角部1dおよび1eが形成されている。
また、第一の接合材2と第一主面1aとの接合界面は、第一の主面1aの表面に形成され、第二の接合材4と第二の主面1bの接合界面は、第二の主面1bの表面に形成され、これらは樹脂6により封止される。なお、樹脂6としては、エポキシ樹脂が望ましい。
図2は、半導体装置の従来のはんだ付け工程について説明する図であり、図2(a)ははんだ接合前の状態、図2(b)ははんだ接合後の状態を示す。
半田接合に際しては、まず、治具(図面では省略している)を用いて、図2(a)に示すように、積層された半導体素子1、第一の電極3、第二の電極5、第一の接合材2、第二の接合材4の各軸を合わせ、一括して高温ではんだ付けを行い、次いで室温に戻す。 なお、半導体素子1の第一および第二の主面1aおよび1bの全域にはメッキが施されており、また、第一の接合材2と第二の接合材4は、半導体素子1と同等以上の面積を有するため、はんだ接合後、第一の接合材2と第二の接合材4は図2(b)に示すように第一の主面1aと第二の主面1bの全域にぬれ広がる。
次に半導体素子の漏れ電流を低減するため、半導体素子1の側面をエッチングする。図3(a)は半導体装置のエッチング処理後の断面図であり、図3(b)はその拡大図である。
エッチングに際しては、半導体素子1内に存在する不純物の濃度差によりエッチングレートに差が生じる。このため、図3(b)に示すように、半導体素子1の側面1cの厚み方向中間部のエッチング速度は、第一の主面1aおよび第二の主面1b(厚み方向端部)よりも速くなる。これにより、半導体素子側面にはリング状に凹部(数十μm)が形成され、半導体素子の外周部表面には鋭角部1dおよび1eが形成される。
図4(a)(b)(c)は、前記半導体装置に熱処理を施し、熱処理により、高温から室温に冷却される際において各部材に加わる応力を説明する図である。
半導体素子1にはSi(線膨張係数3×10−6/℃)が、また、第一の電極3および第二の電極5には銅(線膨張係数17×10−6/℃)が使用されることが多い。このため、半導体素子1と第一の電極3の線膨張係数の差、および半導体素子1と第二の電極5の線膨張係数の差により反りが生じる。すなわち、半導体素子1は第一の電極3および第二の電極5に対して、それぞれ図4(a)および図4(b)に示す矢印の向きに反ろうとする。その結果、半導体素子1には、冷却時に、図4(c)に示すように、半導体素子1の第一の主面1aと第二の主面1bでは反対方向の力が加わることになり、特に鋭角部1dおよび1eには応力集中により高い応力が発生する。
次に図1を用いて、本発明の効果を説明する。
本発明では、第一の接合材2と第一主面1aの接合界面を、第一の主面1aの内周側(接合界面が存在する側の主面の外周縁から離間した内周側)に形成し、第二の接合材4と第二の主面1bの接合界面を、第二の主面1bの内周側に形成する。接合界面をこのような位置に形成するには、接合前の第一の接合材2と第二の接合材4の量を適切に制御した上で適した治具を使用するか、半導体素子1の主面1aおよび1bの端部にレジスト膜を形成するか、半導体素子1の主面1aおよび1bの端部を除いてメッキを施しておけばよい。
図1に示すように、本実施形態によれば、第一の主面1aおよび第二の主面1bの端部には、第一の接合材2および第二の接合材4はそれぞれ到達していない。そのため、半導体素子1と第一の電極3および第二の電極5の線膨張係数の差により、冷却時に生じる応力は、半導体素子側面1c上下の鋭角部1dおよび1eには直接伝達されず、鋭角部1dおよび1eに印加される応力を低減することができる。このため、鋭角部1dおよび1eを起点とした半導体素子の割れの発生を防止することができる。また、鋭角部1dおよび1eの応力が低減するため、第二の電極の大型化が可能となり、熱抵抗を低下することができる。
また、半導体装置駆動時の熱は、半導体素子1の主面中央を中心に輸送される。本発明では、半導体素子1の主面中央部をはじめ、主面のほぼ全域が接合されているため、主面全域を接合した場合と比較して、熱抵抗は増加するが、増加の程度は小さくすることができる。
本実施形態によれば、半導体素子1の割れを防止できるほか、樹脂6で封止しているため、接合材2および4のひずみを抑制することが可能であり、半導体装置の長期信頼性を確保することができる。
また、本実施形態では、第二の電極5が半導体素子1よりも小さいため、第二の電極が半導体素子よりも大きな半導体装置と比較して、はんだ付け工程における、半導体素子1と第二の電極5のセンタリング精度と作業性を向上することができる。
図5は、割れの生じ易い側の主面(実験等により定める、図5(a)の例では1bであり,図5(b) の例では1aである)についてのみ、接合界面を主面の内部に形成した例を示す図である。
図5に示すように、第一の主面1aおよび第二の主面1bの端部まで接合材が到達していても、鋭角部1dもしくは1eのどちらか一方のみに割れが生じる場合においては、割れ生じ易い側の主面についてのみ、接合界面を主面の内部に形成すればよい(第一の主面1aと第一の接合材2との接合界面のみ第一の主面1aの内部に形成し、第二の主面1bと第二の接合材4との接合界面は、第二の主面1bの内部に形成しなくてもよい)。
(実施形態2)
図6は、本発明の第2の実施形態を説明する図であり、図6(a)は本実施形態にかかる半導体装置の断面図、図6(b)は半導体素子の側面近傍の拡大図である。
本実施形態においては、図6(b)に示すように、前記半導体素子に形成された凹部の底部は、第一の主面1aと第一の接合材2との接合界面および第二の主面1bと第二の接合材4との接合界面よりも外周側に配されている(第一の主面1aと第一の接合材2との接合界面および第二の主面1bと第二の接合材4との接合界面を、半導体素子1の側面1cの第一の主面1aおよび第二の主面1bへの投影面よりも内側に形成している)。
なお、半導体素子の凹に形成された凹部の底部は前記第一の接合材と第一の主面の接合界面、および前記第二の接合材と第二の主面の接合界面のうちの少なくとも一方よりも外周側に配されていればよい。
本実施例によれば、第一の接合材2と第二の接合材4は、それぞれ第一の主面1上の鋭角部1e、および第二の主面1b上の鋭角部1dに到達していない。そのため、第1の実施形態の場合よりも鋭角部1dおよび1eにおける応力が低減し、鋭角部1dあるいは1eを起点とした半導体素子の割れをより確実に防止することができる。
なお、第一の主面1aおよび第二の主面1b端部まで接合材が到達している場合で、鋭角部1dもしくは1eのどちらか一方のみに割れが生じる場合は、割れの生じ易い側の主面についてのみ、接合界面を主面の内部に形成すればよい。
図7A、7B、7C、7D は、本発明の第1および第2の実施形態にかかる半導体装置の平面図の例である(封止樹脂6は非表示)。
1枚のウェハから取り出せる半導体素子の個数は、半導体素子の面積が同一の場合、四角形、六角形、円形の順で少なくなる。このため、コストは、四角形、六角形、円形の順で高くなる。一方、半導体素子に印加される応力は、四角形、六角形、円形の順で低くなる。このため、応力とコストにはトレードオフの関係が存在する。従って、半導体素子1の形状は、半導体素子1に加わる応力と半導体装置のコストに応じて、円形、六角形、四角形のいずれを選択してもよい。
なお、図7A〜7Cでは、第二の電極5の形状は、半導体素子1の形状と相似としているが、必ずしも相似である必要はなく、例えば図7Dのように、四角形の半導体素子1に対し、円形の電極5を使用することができる。この場合、はんだ付け工程時に電極5が回転しても半導体装置の完成形状に変化がないため、歩留まりが向上する。
(実施形態3)
図8(a)は本発明の第3の実施形態にかかる導体装置の断面図、図8(b)は平面図である(封止樹脂6は非表示)。なお、図8(a)は、図8(b)におけるA−A’断面である。
本実施形態は、図8(b)に示すように、第一の主面1aと第一の接合材2との接合界面は、半導体素子1の角部においてのみ第一の主面1aの内側に形成しており、第二の主面1bと第二の接合材4との接合界面は第二の主面1bの内側に形成している。それ以外の構成は第一の実施例と同様のため、説明は省略する。なお、図8では、半導体素子1は四角形であるが、六角形でも構わない。
本実施形態では、半導体素子1の応力が最も厳しくなる角部に形成された鋭角部にのみ、第一の接合材2と第二の接合材4が到達していない。そのため、実施形態1あるいは2と比較して、接合界面の面積および第二の電極5の体積をより一層大きくすることができ、熱抵抗をさらに低減することができる。
なお、第一の主面1aと第二の主面1b端部まで接合材が到達している場合に、鋭角部1dもしくは1eのどちらか一方のみに割れが生じる場合は、割れ生じ易い側の主面についてのみ、接合界面を主面の内部に形成すればよい。
また、図6に示す実施形態2と同様に、半導体素子1の角部において、第一の主面1aと第一の接合材2との接合界面、および第二の主面1bと第二の接合材4との接合界面を、半導体素子1の側面1cに形成された凹部の底部よりも内周側に配置することにより、より確実に角部の半導体素子割れを防止できる。
(実施形態4)
図9は、本発明の第4の実施形態を説明する図である。
本実施形態では、図9に示すように、半導体素子1の側面と封止樹脂6の間に、パッシべーション用の第二の樹脂7(例えばポリイミド系樹脂)を配置する。
通常、封止樹脂6はエポキシ樹脂であり、第二の樹脂7はエポキシ樹脂よりも剛性が低いため、半導体側面で緩衝効果を奏し、樹脂封止後の半導体素子1に印加される応力をより低減することができる。また、半導体素子1と封止樹脂6と接着性の良い第二の樹脂7を配置することで、樹脂はく離をより防止できるため、信頼性をさらに向上することができる。
なお、第一の主面1aと第二の主面1b端部まで接合材が到達している場合に、鋭角部1dもしくは1eのどちらか一方のみに割れが生じる場合は、割れ生じ易い側の主面についてのみ、接合界面を主面の内部に形成すればよい。なお、第二の樹脂は、各実施形態に示す半導体装置に適用することができる。
以上説明したように、本発明の実施形態によれば、半導体素子と接合材との接合界面の拡大を抑制し、半導体素子主面の端部に接合材が到達しないようにしている。このため、前記半導体素子と前記電極の線膨張係数の差により、冷却時に生じる応力が半導体素子主面端部に直接伝達されることがない。このため、半導体素子主面端部の鋭角部に印加される応力が低減され、半導体素子の割れを防止することができる。
1 半導体素子
1a 第一の主面
1b 第二の主面
1c 半導体素子側面
1d、1e 半導体素子側面の鋭角部
2 第一の接合材
3 第一の電極
3a 第一の電極の面
4 第二の接合材
5 第二の電極
5a 第二の電極の端子部
6 封止樹脂
7 第二の樹脂

Claims (8)

  1. 素子の側面の厚み方向中間部に厚み方向両端部よりも凹に形成された凹部を有する板状の半導体素子と、
    前記半導体素子の第一の主面に第一の接合材を介して接合された第一の電極と、
    前記半導体素子の第二の主面に第二の接合材を介して接合された第二の電極と、
    前記半導体素子、第一および第二の接合材並びに第一及び第二の電極を封止する樹脂を備え、
    前記第一の接合材と第一の主面の接合界面、および前記第二の接合材と第二の主面の接合界面のうち少なくとも一方は、接合界面が存在する主面の外周縁から離間した内周側に形成されていることを特徴とする半導体装置。
  2. 素子の側面の厚み方向中間部に厚み方向両端部よりも凹に形成された凹部を有する板状の半導体素子と、
    前記半導体素子の第一の主面に第一の接合材を介して接合された第一の電極と、
    前記半導体素子の第二の主面に第二の接合材を介して接合された第二の電極と、
    前記半導体素子、第一および第二の接合材並びに第一及び第二の電極を封止する樹脂を備え、
    前記第一の接合材と第一の主面の接合界面、および前記第二の接合材と第二の主面の接合界面のうち少なくとも一方は、接合界面が存在する主面の外周縁から離間した内側に形成され、前記半導体素子の凹に形成された凹部の底部は、前記第一の接合材と第一の主面の接合界面、および前記第二の接合材と第二の主面の接合界面のうちの少なくとも一方よりも外周側に配されていることを特徴とする半導体装置。
  3. 請求項1または2記載の半導体装置において、前記板状の半導体素子は、円形または多角形であること特徴とする半導体装置。
  4. 素子の側面の厚み方向中間部に厚み方向両端部よりも凹に形成された凹部を有する多角形の板状の半導体素子と、
    前記半導体素子の第一の主面に第一の接合材を介して接合された第一の電極と、
    前記半導体素子の第二の主面に第二の接合材を介して接合された第二の電極とを備え、
    前記半導体素子、第一および第二の接合材並びに第一及び第二の電極を封止する樹脂を備え、
    前記第一の接合材と第一の主面の接合界面、および前記第二の接合材と第二の主面の接合界面のうち少なくとも一方は、接合界面が存在する主面の角部から離間した内周側に形成されていることを特徴とする半導体装置。
  5. 請求項1ないし4のいずれか1項記載の半導体装置において、前記板状の半導体素子は、四角形または六角形であることを特徴とする半導体装置。
  6. 請求項1ないし4のいずれか1項記載の半導体装置において、前記板状の半導体素子側面と前記封止用の樹脂の間にパッシベーション用の樹脂を配置したこと特徴とする半導体装置。
  7. 請求項6記載の半導体装置において、パッシベーション用の樹脂はポリイミド系の樹脂であることを特徴とする半導体装置。
  8. 請求項7記載の半導体装置において、前記封止用の樹脂はエポキシ樹脂であること特徴とする半導体装置。
JP2012053508A 2012-03-09 2012-03-09 半導体装置 Pending JP2013187494A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012053508A JP2013187494A (ja) 2012-03-09 2012-03-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012053508A JP2013187494A (ja) 2012-03-09 2012-03-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2013187494A true JP2013187494A (ja) 2013-09-19

Family

ID=49388646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012053508A Pending JP2013187494A (ja) 2012-03-09 2012-03-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2013187494A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786550A (zh) * 2019-11-11 2021-05-11 株式会社日立功率半导体 半导体装置
WO2022209609A1 (ja) * 2021-03-31 2022-10-06 住友電気工業株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307535A (ja) * 1998-04-22 1999-11-05 Fuji Electric Co Ltd メサ型半導体装置の製造方法
JP2003124406A (ja) * 2001-08-06 2003-04-25 Denso Corp 半導体装置
JP2004327648A (ja) * 2003-04-24 2004-11-18 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
JP2006278441A (ja) * 2005-03-28 2006-10-12 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007012952A (ja) * 2005-07-01 2007-01-18 Hitachi Ltd 半導体装置
JP2007142097A (ja) * 2005-11-17 2007-06-07 Nec Electronics Corp 半導体装置
JP2012164880A (ja) * 2011-02-08 2012-08-30 Denso Corp 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307535A (ja) * 1998-04-22 1999-11-05 Fuji Electric Co Ltd メサ型半導体装置の製造方法
JP2003124406A (ja) * 2001-08-06 2003-04-25 Denso Corp 半導体装置
JP2004327648A (ja) * 2003-04-24 2004-11-18 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
JP2006278441A (ja) * 2005-03-28 2006-10-12 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007012952A (ja) * 2005-07-01 2007-01-18 Hitachi Ltd 半導体装置
JP2007142097A (ja) * 2005-11-17 2007-06-07 Nec Electronics Corp 半導体装置
JP2012164880A (ja) * 2011-02-08 2012-08-30 Denso Corp 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786550A (zh) * 2019-11-11 2021-05-11 株式会社日立功率半导体 半导体装置
EP3823019A2 (en) 2019-11-11 2021-05-19 Hitachi Power Semiconductor Device, Ltd. Vertical power semiconductor device
KR20210056911A (ko) 2019-11-11 2021-05-20 가부시키가이샤 히타치 파워 디바이스 반도체 장치
US11652023B2 (en) 2019-11-11 2023-05-16 Hitachi Power Semiconductor Device, Ltd. Semiconductor device including a semiconductor element with a gate electrode on only one surface
WO2022209609A1 (ja) * 2021-03-31 2022-10-06 住友電気工業株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP5542567B2 (ja) 半導体装置
US10096570B2 (en) Manufacturing method for power semiconductor device, and power semiconductor device
JP2007329362A (ja) パワーモジュール
JP6366723B2 (ja) 半導体装置およびその製造方法
JP6448388B2 (ja) 電力用半導体装置
JP6094533B2 (ja) 半導体装置
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP5218009B2 (ja) 半導体装置
JP2008091959A (ja) 半導体装置の製造方法
JP6643481B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2018098282A (ja) 半導体装置
JP2012164697A (ja) 電力用パワーモジュール及び電力用半導体装置
JP2013187494A (ja) 半導体装置
JP4722514B2 (ja) 半導体装置および該半導体装置用絶縁基板
JP2007150040A (ja) 半導体装置
JP6406996B2 (ja) 半導体装置
JP2015142063A (ja) パワーモジュール及びパワーモジュールの製造方法
JP2006196765A (ja) 半導体装置
JP2014041876A (ja) 電力用半導体装置
JP5240021B2 (ja) 半導体装置及びその製造方法
JP2009016380A (ja) 半導体装置及びその製造方法
JP2006140402A (ja) 半導体集積回路装置
JP2010010503A (ja) 半導体装置
JP2020064925A (ja) 半導体装置、半導体装置の製造方法
JP2018129390A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130828

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150106