JP2010010503A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010010503A
JP2010010503A JP2008169774A JP2008169774A JP2010010503A JP 2010010503 A JP2010010503 A JP 2010010503A JP 2008169774 A JP2008169774 A JP 2008169774A JP 2008169774 A JP2008169774 A JP 2008169774A JP 2010010503 A JP2010010503 A JP 2010010503A
Authority
JP
Japan
Prior art keywords
base electrode
stress buffer
bonding material
semiconductor device
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008169774A
Other languages
English (en)
Other versions
JP4961398B2 (ja
Inventor
Shinji Hiramitsu
真二 平光
Hiroyuki Ota
裕之 太田
Koji Sasaki
康二 佐々木
Masato Nakamura
真人 中村
Yasushi Ikeda
靖 池田
Satoshi Matsuyoshi
聡 松吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008169774A priority Critical patent/JP4961398B2/ja
Priority to CN200910150584XA priority patent/CN101621040B/zh
Priority to US12/493,502 priority patent/US8183681B2/en
Publication of JP2010010503A publication Critical patent/JP2010010503A/ja
Application granted granted Critical
Publication of JP4961398B2 publication Critical patent/JP4961398B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性能を十分に確保し、かつ、接合材に発生する熱応力を低減することで、接合材の熱疲労を抑制できる半導体装置を提供する。
【解決手段】半導体チップ1と、半導体チップ1の下側に第一の接合材2を介して接合された導電性を有するベース電極3と、半導体チップ1の上側に第二の接合材4を介して接合された導電性を有するリード電極5と、半導体チップ1とベース電極3の膨張量差に起因して発生する第一の接合材2の応力を低減するための第一の応力緩衝材6とからなる半導体装置において、第一の接合材2の下面にベース電極3と第一の応力緩衝材6が各々直接接触する領域を設ける。
【選択図】図1

Description

本発明は、半導体装置、特に車両用回転発電機の整流装置に関する。
車両用回転発電機の整流装置は、一般的に、整流機能を有する半導体チップと、導電性を有するリード電極及びベース電極と、これらを接合するはんだを積層し、半導体チップ周辺をシリコーンゴムなどの樹脂で封止した構造となっている。
車両用回転発電機が動作すると、本整流装置には大電流が流れるため半導体チップが発熱し、半導体チップと、周辺のはんだ,リード電極及びベース電極は最高で200℃以上の高温になる。車両用回転発電機が停止すると電流も停止し、本整流装置は周囲環境温度まで冷却される。車両用回転発電機は長期に渡って動作と停止を繰り返すため、本整流装置には加熱による膨張と冷却による収縮が繰り返される。このとき、半導体チップとリード電極,ベース電極の線膨張係数が異なるため、これらを接合するはんだには熱応力が発生する。この熱応力が原因で、はんだに疲労き裂が発生,進展し、最終的には本半導体装置が破壊に至る不具合が生じ得る。はんだの熱応力を低減する構造としては、例えば特許文献1に示されるような、半導体チップとリード電極の間、半導体チップとベース電極の間に、線膨張係数が半導体チップの線膨張係数より大きく、かつ、リード電極,ベース電極材料の線膨張係数よりも小さい材料からなる応力緩衝板を設け、これら応力緩衝板をそれぞれはんだにより半導体チップとリード電極,半導体チップとベース電極に接合する整流装置が提案されている。
米国特許第4349831号
近年の急速な自動車の電装化に伴い、車両用回転発電機の電力容量は増加傾向にある。それに伴い、本整流装置における半導体チップの発熱量が増加し、はんだ熱応力も増加すると予想される。
これに対し、今後も従来製品と同等以上の信頼性を確保していくには、これまで以上にはんだの熱応力を低減し、熱疲労を抑制する必要がある。
はんだの熱応力を低減する手段としては、半導体チップで発生した熱を周囲へ逃がしやすい構造とし、はんだへ加わる温度振幅を小さくすること、または、大きな温度振幅下でも、はんだの熱応力が小さくなる構造にすることが考えられる。
上記従来技術では、応力緩和の効果を得るために、半導体チップとリード電極、および半導体チップとベース電極の間にそれぞれ応力緩衝板を設けている。しかし、この構造の場合、応力緩衝板と、この応力緩衝板をリード電極及びベース電極へ接合するための接合材層が増えるため、放熱性能が低下してしまう。
本発明は、上記従来技術の課題を鑑み、放熱性能を維持しつつ応力緩和性能を達成することにより、はんだの熱応力を低減し、熱疲労を抑制する半導体装置を提供することを目的とする。
本発明は、ベース電極と、前記ベース電極に第一の接合材を介して設置される整流機能を有する半導体チップと、前記半導体チップの上側に第二の接合材を介して接続され、リードに連絡するリード電極と、前記第一の接合材の応力を低減する第一の応力緩衝材とを有し、前記第一の接合材の前記ベース電極側の面に、前記ベース電極と前記第一の応力緩衝材がそれぞれ直接接触する領域を設け半導体装置を構成したことに特徴がある。
本発明によれば、ベース電極と、半導体チップとベース電極を接合する接合材の応力を低減する応力緩衝材とが、接合材のベース電極側の面に直接接触する領域が形成されるため、放熱性能及び応力緩和性能の双方を良好に達成可能となる。
以下、本発明の実施例について図面を用いて説明する。
図1は、本発明の第一の実施例における半導体装置の断面図である。図1に示す半導体装置は、半導体チップ1,第一の接合材2,凸部3aと壁部3bを有するベース電極3,第二の接合材4,リード部5aを有するリード電極5,第一の応力緩衝材6,第三の接合材7,応力緩衝板9,第四の接合材10等を含んで構成されている。
ベース電極3の凸部3aと第一の応力緩衝材6は、半導体チップ1下側の第一の接合材2下面に各々直接接触するように接合されている。
図2は、図1に示した本発明の第一の実施例である半導体装置のI−I線断面図である。ベース電極3の凸部3aは、円柱形状を有しており、第一の応力緩衝材6はベース電極3の凸部3aの外側に配置され、凸部3aの外周を覆うよう環状形状をなしている。凸部3a及び第一の応力緩衝材の断面形状は円である。
第一の応力緩衝材6は、ベース電極凸部3aに対し圧入により嵌められているため、半導体チップに対しおよそ垂直な面において、ベース電極凸部3aと直接接触している。
即ち、円柱形状の凸部3aの外周面と、環状をなす第一の応力緩衝材6の内周面とは直接接触している。また、半導体チップに対しておよそ平行な面においては、第一の応力緩衝材6とベース電極3は第三の接合材7を介して接合されている。即ち、第一の応力緩衝材6のうち半導体チップ1と反対側の面(ベース電極3側の面)とベース電極3は第三の接合材7により接合されている。
半導体チップ1の上側には、半導体チップ1とリード電極5の間の接合材の応力を緩和するための応力緩衝板9が第二の接合材4を介して接合され、さらに応力緩衝板9の上側には第四の接合材10を介してリード電極5が接合されている。
ベース電極3の壁部3bの内側は封止樹脂8で封止している。ここでは、封止樹脂8としてシリコーンゴムを用いている。
第一の接合材2,第二の接合材4,第三の接合材7,第四の接合材10には、鉛フリーはんだであるSn−Cu系はんだを用いている。第一の応力緩衝材6と応力緩衝板9の線膨張係数は3×10-6/℃以上であり、かつ、12×10-6/℃以下であることが必要であり、ここでは、Mo(モリブデン、線膨張係数5.1×10-6/℃)を用いている。他にW(タングステン,線膨張係数4.5×10-6/℃),Fe−42%Ni合金(通称42アロイ,線膨張係数5×10-6/℃),CIC(Cu−Invar−Cuの積層材、Invar線膨張係数2.8×10-6/℃,Cu線膨張係数16.5×10-6/℃),PCM(CuとMoの複合材,等価線膨張係数7.3×10-6/℃)等を用いても同様の効果を得ることができる。また、応力緩衝材6と応力緩衝板9の材質は同じである必要はない。
以下では、本実施例の効果を従来の半導体装置との比較において説明する。図7は、従来の半導体装置の断面図である。図中図1に示される本発明の一実施例と同等の部材には同一の符号を付している。従来の半導体装置は、ケース電極3に第三の接続材7を介して第一の応力緩衝板12を配し、この第一の応力緩衝板12上に第一の接合材2を介して半導体チップ1を配し、半導体チップ1上に第二の接合材4を介して第二の応力緩衝板13を配し、第二の応力緩衝板13上に第四の接合材10を介してリード電極5を配し、封止樹脂8にて封止した構造を有している。
図8は、従来の半導体装置と、本発明の第一実施例における半導体装置の通電時の条件下での接合材のき裂面積率と半導体チップ温度の関係を表す図である。ここでいう接合材のき裂面積率とは、疲労き裂の面積を初期の接合面接で除した値であり、通電状態を模擬した熱伝導解析を行い得られた結果を図面化したものである。尚、実際の使用環境下においては、半導体チップの上下の接合材には疲労き裂が進展しにくいため、ここでは、それ以外の接合材にのみき裂をモデル化している。また、半導体チップ下側の第一の接合材下面における、第一の応力緩衝材の外径とベース電極の外径の比は5:3としている。半導体チップ温度を計算する熱伝導解析条件は、半導体チップに35Wの損失を発生させ、ベース電極が50℃から180℃になるように加熱するものとした。結果、従来の半導体装置と本発明の第一の実施例を比較した場合、初期の半導体チップ温度に大差はないが、接合材のき裂面積率が増加した場合は、従来の半導体装置に比べ本発明の第一の実施例では半導体チップ温度が低く、放熱性能の低下が少ない、即ち、放熱性が維持されていることが分かる。
図9は、従来の半導体装置と本発明の第一の実施例について、通電時の条件下で接合材に発生する応力を比較した図である。ここでは、通電時の条件下で第一の接合材2に発生する相当塑性ひずみを比較しており、各部のひずみが従来の半導体装置と本発明の第一の実施例とで同等であることが確認できる。以上より、本発明の第一の実施例は、従来の半導体装置と比較して、高い放熱性能を有し、同等のひずみ緩和性能を有していることが確認できる。なお、本発明は、上記の形態に限られるものではなく、以下の形態にても実現できる。
上述の第一の実施例においては、図1で説明したとおり半導体チップ1の上側に応力緩衝板9を配しているが、必ずしも応力緩衝板9が必要であるとは限らない。
また、第一の実施例では、図1で説明したとおりベース電極3が壁部3bを有しているが、必ずしも壁部3bが必要であるとは限らない。
また、上記第一の実施例では、図1で示したとおり第一の応力緩衝材6がベース電極壁部3bに接触していないが、第一の応力緩衝材6とベース電極壁部3bが接触していてもよい。
また、第一の実施例では、図1で説明したとおり半導体チップ1に水平方向においては、ベース電極3と第一の応力緩衝材6が第三の接合材3を介して接合されているが、ベース電極3と第一の応力緩衝材6が接合材を介することなく直接接触するよう構成してもよい。
図3は、本発明の第一の実施例である半導体装置のベース電極凸部と応力緩衝材の変形例を示すI−I線断面図であるベース電極凸部3aおよび第一の応力緩衝材6の断面形状は必ずしも円である必要はない。またベース電極凸部3aの数についても必ずしも1つである必要はない。図3に示すように、凸部3aはベース電極3の底部より半導体チップ1側に立ち上がる複数の柱状の形状を有し、これら複数の凸部3aの外周を覆うように第一の応力緩衝材6が設置されていればよい。
図4は、本発明の第一の実施例である半導体装置のベース電極凸部と応力緩衝材の他の変形例を示すI−I線断面図である。ベース電極凸部3aと第一の応力緩衝材6とを、中心から外側に向かって同心円状に交互に配置してもよい。
図3又は図4に示す構造を用いても、上記と同様の効果を得ることができる。
図5は、本発明の第二の実施例における半導体装置の断面図である。図1との相違点は、半導体チップ1の上側に、応力緩衝板9ではなく第二の応力緩衝材11を配置し、リード電極5と第二の応力緩衝材11は、半導体チップ1上側の第二の接合材4の上面に各々直接接触するように接合されている点である。これにより、半導体チップ1上下の接合材である第一の接合材2,第二の接合材4の応力緩和性能を確保しながら、ベース電極3側からの放熱性能だけでなく、リード電極5からの放熱性能も確保することができる。
図6は、本発明の第二の実施例である半導体装置のベース電極の変形例を示す断面図である。ベース電極3は必ずしも凸部3と壁部3bを有する必要はない。
本発明の第一の実施例における半導体装置の断面図である。 図1に示した本発明の第一の実施例である半導体装置のI−I線断面図である。 本発明の第一の実施例である半導体装置のベース電極凸部と応力緩衝材の変形例を示すI−I線断面図である。 本発明の第一の実施例である半導体装置のベース電極凸部と応力緩衝材の他の変形例を示すI−I線断面図である。 本発明の第二の実施例における半導体装置の断面図である。 本発明の第二の実施例である半導体装置のベース電極の変形例を示す断面図である。 従来の半導体装置の断面図である。 従来の半導体装置と、本発明の第一の実施例における半導体装置の通電時の条件下での接合材のき裂面積率と半導体チップ温度の関係を表す図である。 従来の半導体装置と本発明の第一の実施例について、通電時の条件下で接合材に発生する応力を比較した図である。
符号の説明
1 半導体チップ
2 第一の接合材
3 ベース電極
3a 凸部
3b 壁部
4 第二の接合材
5 リード電極
5a リード
6 第一の応力緩衝材
7 第三の接合材
8 封止樹脂
9 応力緩衝板
10 第四の接合材
11 第二の応力緩衝材
13 第二の応力緩衝板

Claims (10)

  1. ベース電極と、
    前記ベース電極に第一の接合材を介して設置される整流機能を有する半導体チップと、
    前記半導体チップの上側に第二の接合材を介して接続され、リードに連絡するリード電極と、
    前記第一の接合材の応力を低減する第一の応力緩衝材とを有し、
    前記第一の接合材の前記ベース電極側の面に、前記ベース電極と前記第一の応力緩衝材がそれぞれ直接接触する領域を設けたことを特徴とする半導体装置。
  2. 請求項1において、前記ベース電極の前記半導体チップ搭載側の面に凸部を設け、当該凸部が前記第一の接合材の前記ベース電極側の面と直接接触することを特徴とする半導体装置。
  3. 請求項2において、前記ベース電極の凸部は円柱形状をなし、前記第一の応力緩衝材は前記凸部の周囲を覆うよう同心円状に配置される環状形状を有し、前記凸部の外周面と前記第一の応力緩衝材の内周面は直接接触していることを特徴とする半導体装置。
  4. 請求項1において、前記ベース電極の前記半導体チップ搭載側の面に複数の柱状の凸部を有し、前記複数の凸部の外周面を囲むよう前記第一の応力緩衝材が配置されることを特徴とする半導体装置。
  5. 請求項1において、前記第一の接合材下面の面内で、前記ベース電極の外側に前記第一の応力緩衝材が配置されることを特徴とする半導体装置。
  6. 周辺部に壁部を有するベース電極と、
    前記ベース電極に第一の接合材を介して設置される整流機能を有する半導体チップと、
    前記半導体チップの上側に第二の接合材を介して接続され、リードに連絡するリード電極と、
    前記第一の接合材の応力を低減する第一の応力緩衝材と、
    前記第二の接合材の応力を低減する第二の応力緩衝材とを有し、
    前記第一の接合材の前記ベース電極側の面に、前記ベース電極と前記第一の応力緩衝材がそれぞれ直接接触する領域を設け、
    前記第二の接合材の前記リード電極側の面に、前記リード電極と前記第二の応力緩衝材がそれぞれ直接接触する領域を設けたことを特徴とする半導体装置。
  7. 請求項6において、前記第一の応力緩衝材及び前記第二の応力緩衝材の線膨張係数は、3×10-6/℃以上であり、かつ、8×10-6/℃以下であることを特徴とする半導体装置。
  8. 請求項6又は7において、前記第一の応力緩衝材及び前記第二の応力緩衝材が、Mo,W、あるいはFe−Ni合金であることを特徴とする半導体装置。
  9. 請求項6又は7において、前記第一の応力緩衝材と前記第二の応力緩衝材が、Mo,W,Fe−Ni合金のいずれかとCuからなる複合材であることを特徴とする半導体装置。
  10. 請求項1から9のいずれかにおいて、前記第一の接合材及び前記第二の接合材は鉛を含まず、錫と銅を主要構成元素とする合金材料で、銅の重量比が5%以下で構成されていることを特徴とする半導体装置。
JP2008169774A 2008-06-30 2008-06-30 半導体装置 Expired - Fee Related JP4961398B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008169774A JP4961398B2 (ja) 2008-06-30 2008-06-30 半導体装置
CN200910150584XA CN101621040B (zh) 2008-06-30 2009-06-26 半导体装置
US12/493,502 US8183681B2 (en) 2008-06-30 2009-06-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008169774A JP4961398B2 (ja) 2008-06-30 2008-06-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2010010503A true JP2010010503A (ja) 2010-01-14
JP4961398B2 JP4961398B2 (ja) 2012-06-27

Family

ID=41446316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008169774A Expired - Fee Related JP4961398B2 (ja) 2008-06-30 2008-06-30 半導体装置

Country Status (3)

Country Link
US (1) US8183681B2 (ja)
JP (1) JP4961398B2 (ja)
CN (1) CN101621040B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020068340A (ja) * 2018-10-26 2020-04-30 トヨタ自動車株式会社 半導体装置
CN111602240A (zh) * 2018-03-02 2020-08-28 新电元工业株式会社 树脂封装型半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282800A (ja) * 2002-03-20 2003-10-03 Denso Corp 半導体装置
JP2005183637A (ja) * 2003-12-18 2005-07-07 Toyota Motor Corp 半導体装置及び半導体装置に用いられる電極部材
JP2007110001A (ja) * 2005-10-17 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2027598A1 (de) * 1970-06-04 1971-12-09 Siemens Ag Halbleiterbauelement mit Kunststoff abdeckung
US4349831A (en) * 1979-09-04 1982-09-14 General Electric Company Semiconductor device having glass and metal package
US4410927A (en) * 1982-01-21 1983-10-18 Olin Corporation Casing for an electrical component having improved strength and heat transfer characteristics
FR2665817B1 (fr) * 1990-08-07 1996-08-02 Auxilec Diode a electrode et a boitier assembles sans soudure ni sertissage, et pont redresseur realise avec de telles diodes.
JP2858166B2 (ja) * 1990-10-08 1999-02-17 株式会社日立製作所 半導体整流素子及びそれを使った全波整流装置
US5196251A (en) * 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
US5446316A (en) * 1994-01-06 1995-08-29 Harris Corporation Hermetic package for a high power semiconductor device
JPH10215552A (ja) * 1996-08-08 1998-08-11 Denso Corp 交流発電機の整流装置とその製造方法
JPH11307682A (ja) * 1998-04-23 1999-11-05 Hitachi Ltd 半導体装置
US20010023118A1 (en) * 2000-01-14 2001-09-20 Macpherson John Customization of an integrated circuit in packaged form
US6476480B1 (en) * 2000-07-10 2002-11-05 Delphi Technologies, Inc. Press-fit IC power package and method therefor
JP2002359328A (ja) * 2001-03-29 2002-12-13 Hitachi Ltd 半導体装置
US6812560B2 (en) * 2001-07-21 2004-11-02 International Business Machines Corporation Press-fit chip package
US6974765B2 (en) * 2001-09-27 2005-12-13 Intel Corporation Encapsulation of pin solder for maintaining accuracy in pin position
AT413163B (de) * 2001-12-18 2005-11-15 Fotec Forschungs Und Technolog Kühlvorrichtung für einen chip sowie verfahren zur herstellung
US7166911B2 (en) * 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
US20040140419A1 (en) * 2003-01-16 2004-07-22 Jackson Hsieh Image sensor with improved sensor effects
TWI220780B (en) * 2003-04-25 2004-09-01 Advanced Semiconductor Eng Semiconductor package
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
US6888238B1 (en) * 2003-07-09 2005-05-03 Altera Corporation Low warpage flip chip package solution-channel heat spreader
KR100441260B1 (ko) * 2003-10-20 2004-07-21 주식회사 케이이씨 정류 다이오드 패키지
JP3838573B2 (ja) * 2003-10-23 2006-10-25 松下電器産業株式会社 固体撮像装置
JP2005327830A (ja) * 2004-05-13 2005-11-24 Mitsubishi Electric Corp 半導体マイクロデバイス
US7157791B1 (en) * 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP2006222406A (ja) * 2004-08-06 2006-08-24 Denso Corp 半導体装置
US7009223B1 (en) * 2004-08-31 2006-03-07 Sung Jung Minute Industry Co., Ltd. Rectification chip terminal structure
KR100608420B1 (ko) * 2004-11-01 2006-08-02 동부일렉트로닉스 주식회사 이미지 센서 칩 패키지 및 그 제조방법
JP2006269848A (ja) * 2005-03-25 2006-10-05 Hitachi Ltd 半導体装置
KR101142519B1 (ko) * 2005-03-31 2012-05-08 서울반도체 주식회사 적색 형광체 및 녹색 형광체를 갖는 백색 발광다이오드를채택한 백라이트 패널
JP4479577B2 (ja) * 2005-04-28 2010-06-09 株式会社日立製作所 半導体装置
JP4569423B2 (ja) 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
JP4965187B2 (ja) * 2006-08-09 2012-07-04 株式会社日立製作所 半導体装置
GB2448161A (en) * 2007-04-03 2008-10-08 Bookham Technology Plc Optoelectronic device combining VCSEL and photodetector
US7838391B2 (en) * 2007-05-07 2010-11-23 Stats Chippac, Ltd. Ultra thin bumped wafer with under-film
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282800A (ja) * 2002-03-20 2003-10-03 Denso Corp 半導体装置
JP2005183637A (ja) * 2003-12-18 2005-07-07 Toyota Motor Corp 半導体装置及び半導体装置に用いられる電極部材
JP2007110001A (ja) * 2005-10-17 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111602240A (zh) * 2018-03-02 2020-08-28 新电元工业株式会社 树脂封装型半导体装置
CN111602240B (zh) * 2018-03-02 2023-08-01 新电元工业株式会社 树脂封装型半导体装置
JP2020068340A (ja) * 2018-10-26 2020-04-30 トヨタ自動車株式会社 半導体装置
JP7124637B2 (ja) 2018-10-26 2022-08-24 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
CN101621040A (zh) 2010-01-06
CN101621040B (zh) 2012-08-22
US8183681B2 (en) 2012-05-22
JP4961398B2 (ja) 2012-06-27
US20090321783A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
JP6199397B2 (ja) 半導体装置およびその製造方法
JP6783327B2 (ja) 半導体装置および電力変換装置
JP5975909B2 (ja) 半導体装置
JP7026451B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP7196047B2 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP6366723B2 (ja) 半導体装置およびその製造方法
JP2008147469A (ja) 半導体装置
CN100385652C (zh) 半导体装置
JP6643481B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
WO2017037837A1 (ja) 半導体装置およびパワーエレクトロニクス装置
JP4961398B2 (ja) 半導体装置
JP2002359328A (ja) 半導体装置
JP5899680B2 (ja) パワー半導体モジュール
JP4965187B2 (ja) 半導体装置
JP2016025194A (ja) 半導体モジュールの製造方法、半導体パワーモジュール、半導体モジュールを有する自動車および半導体モジュールを有する鉄道車両
JP5100674B2 (ja) インバータ装置
JP2010056354A (ja) 半導体装置
JP2010171096A (ja) 半導体装置
JP2017005098A (ja) 半導体装置
JP2004128264A (ja) 半導体モジュールおよび板状リード
JP4875902B2 (ja) 半導体装置
JP2015002305A (ja) 半導体装置
JP2005347684A (ja) 半導体装置
JP2005032791A (ja) 放熱部材、回路基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees