CN101621040B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101621040B
CN101621040B CN200910150584XA CN200910150584A CN101621040B CN 101621040 B CN101621040 B CN 101621040B CN 200910150584X A CN200910150584X A CN 200910150584XA CN 200910150584 A CN200910150584 A CN 200910150584A CN 101621040 B CN101621040 B CN 101621040B
Authority
CN
China
Prior art keywords
stress
base electrode
semiconductor chip
grafting material
buffering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910150584XA
Other languages
English (en)
Other versions
CN101621040A (zh
Inventor
平光真二
太田裕之
佐佐木康二
中村真人
池田靖
松吉聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN101621040A publication Critical patent/CN101621040A/zh
Application granted granted Critical
Publication of CN101621040B publication Critical patent/CN101621040B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种能够充分确保散热性能，且降低在接合材料中产生的热应力，由此能够抑制接合材料的热疲劳的半导体装置。在由半导体芯片、在半导体芯片的下侧经由第一接合材料接合且具有导电性的基电极、在半导体芯片的上侧经由第二接合材料接合且具有导电性的引线电极、用于降低因半导体芯片和基电极的膨胀量差产生的第一接合材料的应力的第一应力缓冲材料构成的半导体装置中，在第一接合材料的下面设置基电极和第一应力缓冲材料分别直接接触的区域。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别涉及车辆用旋转发电机的整流装置。
背景技术
车辆用旋转发电机的整流装置，一般形成如下结构，即，将具有整流功能的半导体芯片、具有导电性的引线电极和基电极、以及接合它们的焊料层叠，通过硅酮橡胶等的树脂将半导体芯片周边密封。
当车辆用旋转发电机工作时，则由于在本整流装置中流过大电流，半导体芯片发热，半导体芯片和周边的焊料、引线电极以及基电极最高达到200℃以上的高温。若车辆用旋转发电机停止，则电流也停止，本整流装置冷却至周围环境温度。由于车辆用旋转发电机长期过渡反复工作和停止，因此在本整流装置中反复进行因加热导致的膨胀和因冷却导致的收缩。此时，由于半导体芯片和引线电极、基电极的线膨胀系数不同，因此在接合这些的焊料中热应力产生。由于该热应力，焊料中疲劳裂纹产生，并发展，最终导致本半导体装置破坏的不良情况发生。作为降低焊料的热应力的结构，提出了例如在专利文献1中所示的整流装置，该整流装置在半导体芯片和引线电极之间以及在半导体芯片和基电极之间设置由线膨胀系数大于半导体芯片的线膨胀系数，且小于引线电极、基电极材料的线膨胀系数的材料构成的应力缓冲板，将这些应力缓冲板分别由焊料接合在半导体芯片和引线电极之间以及半导体芯片和基电极之间。
专利文献1：美国专利第4349831号
随着近年来迅速的汽车的电气安装化，车辆用旋转发电机的电力容量具有增加的趋势。随之，预测到本整流装置的半导体芯片的发热量增加，焊料热应力也增加的情况。
与此相对，为了确保今后与现有产品同等以上的可靠性，需要进一步降低焊料的热应力，抑制热疲劳。
作为降低焊料的热应力的机构，考虑有制成使半导体芯片中产生的热易于向周围释放，并减小向焊料施加的温度振幅的结构，或者制成即使在大温度振幅下焊料的热应力也减小的结构。
在所述现有技术中，为了获得应力缓和的效果，在半导体芯片和引线电极以及半导体芯片和基电极之间分别设置应力缓冲板。但是，这种结构的情况，应力缓冲板和用于将该应力缓冲板与引线电极和基电极接合的接合材料层增加，因此散热性能降低。
发明内容
本发明鉴于上述现有技术，目的在于提供一种半导体装置，其通过维持散热性能同时达到应力缓和功能，由此降低焊料的热应力，抑制热疲劳。
本发明提供一种半导体装置，其特征在于，具有：基电极；半导体芯片，其隔着第一接合材料设置于所述基电极，且具有整流功能；引线电极，其经由第二接合材料连接在所述半导体芯片的上侧，并与引线相连；以及第一应力缓冲材料，其降低所述第一接合材料的应力，在所述第一接合材料的所述基电极侧的面上设置有所述基电极和所述第一应力缓冲材料分别直接接触的区域。
根据本发明，由于形成基电极和降低接合半导体芯片和基电极的接合材料的应力的应力缓冲材料与接合材料的基电极侧的面直接接触的区域，因此能够良好地同时达到散热性能和应力缓和性能。
附图说明
图1是本发明的第一实施例的半导体装置的剖面图。
图2是图1所示的作为本发明的第一实施例的半导体装置的I-I线剖面图。
图3是表示作为本发明的第一实施例的半导体装置的基电极凸部和应力缓冲材料的变形例的I-I线剖面图。
图4是表示作为本发明的第一实施例的半导体装置的基电极凸部和应力缓冲材料的其他变形例的I-I线剖面图。
图5是本发明的第二实施例的半导体装置的剖面图。
图6是表示作为本发明的第二实施例的半导体装置的基电极的变形例的剖面图。
图7是现有的半导体装置的剖面图。
图8是表示现有的半导体装置和本发明的第一实施例的半导体装置的通电时条件下的接合材料的裂纹面积率和半导体芯片温度的关系的图。
图9是对于现有的半导体装置和本发明的第一实施例，比较在通电时的条件下接合材料中产生的应力的图。
符号说明：1-半导体芯片，2-第一接合材料，3-基电极，3a-凸部，3b-壁部，4-第二接合材料，5-引线电极，5a-引线，6-第一应力缓冲材料，7-第三接合材料，8-密封树脂，9-应力缓冲板，10-第四接合材料，11-第二应力缓冲材料，13-第二应力缓冲板。
具体实施方式
以下，参照附图对本发明的实施例进行说明。
[实施例1]
图1是本发明的第一实施例的半导体装置的剖面图。图1所示的半导体装置构成为包括：半导体芯片1、第一接合材料2、具有凸部3a和壁部3b的基电极3、第二接合材料4、具有引线部5a的引线电极5、第一应力缓冲材料6、第三接合材料7、应力缓冲板9、第四接合材料10等。
基电极3的凸部3a和第一应力缓冲材料6各自以直接接触的方式与半导体芯片1下侧的第一接合材料2下面接合。
图2是图1所示的作为本发明的第一实施例的半导体装置的I-I线剖面图。基电极3的凸部3a具有圆柱形状，第一应力缓冲材料6配置在基电极3的凸部3a的外侧，以覆盖凸部3a的外周的方式形成为环状形状。凸部3a以及第一应力缓冲材料的剖面形状是圆。
第一应力缓冲材料6相对于基电极凸部3a通过压入而嵌入，因此，在相对于半导体芯片大致垂直的面上与基电极凸部3a直接接触。
即，圆柱形状的凸部3a的外周面与形成环状的第一应力缓冲材料6的内周面直接接触。另外，在相对于半导体芯片大致平行的面上，第一应力缓冲材料6和基电极3隔着第三接合材料7接合。即，将第一应力缓冲材料6中与半导体芯片1相反侧的面(基电极3侧的面)与基电极3通过第三接合材料7接合。
在半导体芯片1的上侧隔着第二接合材料4接合有用于缓和半导体芯片1和引线电极5之间的接合材料的应力的应力缓冲板9，进而在应力缓冲板9的上侧隔着第四接合材料10接合有引线电极5。
基电极3的壁部3b的内侧由密封树脂8密封。其中，使用硅酮橡胶作为密封树脂8。
在第一接合材料2、第二接合材料4、第三接合材料7、第四接合材料10上，使用作为无铅焊料的Sn-Cu系焊料。需要使第一应力缓冲材料6和应力缓冲板9的线膨胀系数在3×10-6/℃以上，且在12×10-6/℃以下。其中，使用Mo(钼，线膨胀系数5.1×10-6/℃)。另外，使用W(钨，线膨胀系数4.5×10-6/℃)、Fe-42％Ni合金(通称42合金，线膨胀系数5×10-6/℃)、CIC(Cu-不胀钢-Cu的层叠材料，不胀钢线膨胀系数2.8×10-6/℃，Cu线膨胀系数16.5×10-6/℃)、PCM(Cu和Mo的复合材料等价线膨胀系数7.3×10-6/℃)等也能够获得相同的效果。另外，应力缓冲材料6和应力缓冲板9的材质没有必要相同。
以下，将本实施例的效果在与现有的半导体装置的比较中进行说明。图7是现有的半导体装置的剖面图。图中对与图1所示的本发明的一实施例相同的材料标注同一符号。现有的半导体装置，具有在基电极3上隔着第三接合材料配置第一应力缓冲板12，在该第一应力缓冲板12上隔着第一接合材料2配置半导体芯片1，在半导体芯片1上隔着第二接合材料4配置第二应力缓冲板13，在第二应力缓冲板13上隔着第四接合材料10配置引线电极5，并由密封树脂8进行密封的机构。
图8是表示现有的半导体装置和本发明的第一实施例的半导体装置的通电时的条件下的接合材料的裂纹面积率和半导体芯片温度的关系的图。这里所述的接合材料的裂纹面积率是将疲劳裂纹的面积用初始初始的接合面积除的值，将进行模拟通电状态的导热解析得到的结果图纸化。另外，在实际使用环境下，由于在半导体芯片的上下的接合材料裂纹不易扩展，因此，在此只对除此之外的接合材料将裂纹模型化。还有，将半导体芯片下侧的第一接合材料下面的第一应力缓冲材料的外径和基电极的外径的比设为5∶3。计算半导体芯片温度的导热解析条件是指使半导体芯片上产生35W损耗，使基电极从50℃加热到180℃的条件。其结果是，在比较现有的半导体装置和本发明的第一实施例的情况下，初始的半导体芯片温度没有显著的差别，但在接合材料的裂纹面积率增加的情况下，可知与现有的半导体装置相比本发明的第一实施例中半导体芯片温度低，散热性能的降低小，即维持散热性。
图9是对于现有的半导体装置和本发明的第一实施例，比较在通电时的条件下接合材料中产生的应力的图。这里，比较在通电时的条件下第一接合材料2中产生的等效塑性应变，可以确认各部分的应变在现有的半导体装置和本发明的第一实施例中相同。如上所述，可以确认本发明的第一实施例与现有的半导体装置相比，具有高散热性能，并具有相同的应变缓和性能。还有，本发明并不局限于上述的方式，通过以下方式也能够实现。
在所述第一实施例中，如图1所说明在半导体芯片1的上侧配置应力缓冲板9，但也不一定需要应力缓冲板9。
另外，在所述第一实施例中，如图1所说明基电极3具有壁部3b，但也不一定需要壁部3b。
另外，在所述第一实施例中，如图1所示第一应力缓冲材料6没有接触基电极壁部3b，但第一应力缓冲材料6也可以与基电极壁部3b接触。
另外，在第一实施例中，如图1所说明在半导体芯片1的水平方向上基电极3和第一应力缓冲材料6隔着第三接合材料7接合。也可以形成基电极3和第一应力缓冲材料6不通过接合材料直接接触的结构。
图3是表示作为本发明的第一实施例的半导体装置的基电极凸部和应力缓冲材料的变形例的I-I线剖面图。基电极凸部3a以及第一应力缓冲材料6的剖面形状不一定必须是圆。另外，基电极凸部3a的数量也不一定必须是一个。如图3所示，凸部3a具有从基电极3的底部向半导体芯片1侧立起的多个柱状的形状，也可以以覆盖这些多个凸部3a的外周的方式设置第一应力缓冲材料6。
图4是表示作为本发明的第一实施例的半导体装置的基电极凸部和应力缓冲材料的其他变形例的I-I线剖面图。也可以将基电极凸部3a和第一应力缓冲材料6从中心向外侧交互配置为同心圆状。
即使使用图3或图4所示的结构，也能够获得与上述相同的效果。
[实施例2]
图5是本发明的第二实施例的半导体装置的剖面图。与图1的不同点在于，在半导体芯片1的上侧没有配置应力缓冲板9而是配置第二应力缓冲材料11，将引线电极5和第二应力缓冲材料11分别与半导体芯片1上侧的第二接合材料4的上面直接接触而接合。由此，能够确保半导体芯片1上下的作为接合材料的第一接合材料2、第二接合材料4的应力缓和性能，同时不仅能够确保从基电极3侧的散热性能，也能够确保从引线电极5的散热性能。
图6是表示作为本发明的第二实施例的半导体装置的基电极的变形例的剖面图。基电极3不一定必须具有凸部3a和壁部3b。

Claims (9)

1.一种半导体装置，其特征在于，具有：
基电极；
半导体芯片，其隔着第一接合材料设置于所述基电极，且具有整流功能；
引线电极，其经由第二接合材料连接在所述半导体芯片的上侧，并与引线相连；以及
第一应力缓冲材料，其降低所述第一接合材料的应力，
在所述第一接合材料的所述基电极侧的面上设置有所述基电极和所述第一应力缓冲材料分别直接接触的区域，
所述第一接合材料和所述第二接合材料使用焊料，
所述第一应力缓冲材料的线膨胀系数在3×10-6/℃以上，且在12×10-6/℃以下。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述基电极的所述半导体芯片装载侧的面上设置凸部，该凸部与所述第一接合材料的所述基电极侧的面直接接触。
3.根据权利要求2所述的半导体装置，其特征在于，
所述基电极的凸部形成圆柱形状，所述第一应力缓冲材料具有覆盖所述凸部的周围而配置为同心圆状的环状形状，所述凸部的外周面和所述第一应力缓冲材料的内周面直接接触。
4.根据权利要求1所述的半导体装置，其特征在于，
所述基电极的所述半导体芯片装载侧的面上具有多个柱状的凸部，按照包围所述多个凸部的外周面的方式配置所述第一应力缓冲材料。
5.根据权利要求1所述的半导体装置，其特征在于，
在所述第一接合材料下面的面内，在所述基电极的外侧配置所述第一应力缓冲材料。
6.一种半导体装置，其特征在于，具有：
基电极，其在周边部具有壁部；
半导体芯片，其经由第一接合材料设置在所述基电极上，且具有整流功能；
引线电极，其经由第二接合材料连接在所述半导体芯片的上侧，并与引线相连；
第一应力缓冲材料，其降低所述第一接合材料的应力；以及
第二应力缓冲材料，其降低所述第二接合材料的应力，
在所述第一接合材料的所述基电极侧的面上设置所述基电极和所述第一应力缓冲材料分别直接接触的区域，
在所述第二接合材料的所述引线电极侧的面上设置所述引线电极和所述第二应力缓冲材料分别直接接触的区域，
所述第一接合材料和所述第二接合材料使用焊料，
所述第一应力缓冲材料和所述第二应力缓冲材料的线膨胀系数在3×10-6/℃以上，且在12×10-6/℃以下。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一应力缓冲材料和所述第二应力缓冲材料的线膨胀系数在3×10-6/℃以上且在8×10-6/℃以下。
8.根据权利要求6或7所述的半导体装置，其特征在于，
所述第一应力缓冲材料以及所述第二应力缓冲材料是Mo、W或者Fe-Ni合金。
9.根据权利要求6或7所述的半导体装置，其特征在于，
所述第一应力缓冲材料和所述第二应力缓冲材料是由Mo、W、Fe-Ni合金中的任意一种和Cu构成的复合材料。
CN200910150584XA 2008-06-30 2009-06-26 半导体装置 Expired - Fee Related CN101621040B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008169774A JP4961398B2 (ja) 2008-06-30 2008-06-30 半導体装置
JP2008-169774 2008-06-30
JP2008169774 2008-06-30

Publications (2)

Publication Number Publication Date
CN101621040A CN101621040A (zh) 2010-01-06
CN101621040B true CN101621040B (zh) 2012-08-22

Family

ID=41446316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910150584XA Expired - Fee Related CN101621040B (zh) 2008-06-30 2009-06-26 半导体装置

Country Status (3)

Country Link
US (1) US8183681B2 (zh)
JP (1) JP4961398B2 (zh)
CN (1) CN101621040B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167284A1 (ja) * 2018-03-02 2019-09-06 新電元工業株式会社 樹脂封止型半導体装置
JP7124637B2 (ja) * 2018-10-26 2022-08-24 トヨタ自動車株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349831A (en) * 1979-09-04 1982-09-14 General Electric Company Semiconductor device having glass and metal package
US4410927A (en) * 1982-01-21 1983-10-18 Olin Corporation Casing for an electrical component having improved strength and heat transfer characteristics
US5446316A (en) * 1994-01-06 1995-08-29 Harris Corporation Hermetic package for a high power semiconductor device

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2027598A1 (de) * 1970-06-04 1971-12-09 Siemens Ag Halbleiterbauelement mit Kunststoff abdeckung
FR2665817B1 (fr) * 1990-08-07 1996-08-02 Auxilec Diode a electrode et a boitier assembles sans soudure ni sertissage, et pont redresseur realise avec de telles diodes.
JP2858166B2 (ja) * 1990-10-08 1999-02-17 株式会社日立製作所 半導体整流素子及びそれを使った全波整流装置
US5196251A (en) * 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
JPH10215552A (ja) * 1996-08-08 1998-08-11 Denso Corp 交流発電機の整流装置とその製造方法
JPH11307682A (ja) * 1998-04-23 1999-11-05 Hitachi Ltd 半導体装置
US20010023118A1 (en) * 2000-01-14 2001-09-20 Macpherson John Customization of an integrated circuit in packaged form
US6476480B1 (en) * 2000-07-10 2002-11-05 Delphi Technologies, Inc. Press-fit IC power package and method therefor
JP2002359328A (ja) * 2001-03-29 2002-12-13 Hitachi Ltd 半導体装置
US6812560B2 (en) * 2001-07-21 2004-11-02 International Business Machines Corporation Press-fit chip package
US6974765B2 (en) * 2001-09-27 2005-12-13 Intel Corporation Encapsulation of pin solder for maintaining accuracy in pin position
AT413163B (de) * 2001-12-18 2005-11-15 Fotec Forschungs Und Technolog Kühlvorrichtung für einen chip sowie verfahren zur herstellung
JP3945285B2 (ja) * 2002-03-20 2007-07-18 株式会社デンソー 半導体装置
US7166911B2 (en) * 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
US20040140419A1 (en) * 2003-01-16 2004-07-22 Jackson Hsieh Image sensor with improved sensor effects
TWI220780B (en) * 2003-04-25 2004-09-01 Advanced Semiconductor Eng Semiconductor package
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
US6888238B1 (en) * 2003-07-09 2005-05-03 Altera Corporation Low warpage flip chip package solution-channel heat spreader
KR100441260B1 (ko) * 2003-10-20 2004-07-21 주식회사 케이이씨 정류 다이오드 패키지
JP3838573B2 (ja) * 2003-10-23 2006-10-25 松下電器産業株式会社 固体撮像装置
JP2005183637A (ja) * 2003-12-18 2005-07-07 Toyota Motor Corp 半導体装置及び半導体装置に用いられる電極部材
JP2005327830A (ja) * 2004-05-13 2005-11-24 Mitsubishi Electric Corp 半導体マイクロデバイス
US7157791B1 (en) * 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP2006222406A (ja) * 2004-08-06 2006-08-24 Denso Corp 半導体装置
US7009223B1 (en) * 2004-08-31 2006-03-07 Sung Jung Minute Industry Co., Ltd. Rectification chip terminal structure
KR100608420B1 (ko) * 2004-11-01 2006-08-02 동부일렉트로닉스 주식회사 이미지 센서 칩 패키지 및 그 제조방법
JP2006269848A (ja) * 2005-03-25 2006-10-05 Hitachi Ltd 半導体装置
KR101142519B1 (ko) * 2005-03-31 2012-05-08 서울반도체 주식회사 적색 형광체 및 녹색 형광체를 갖는 백색 발광다이오드를채택한 백라이트 패널
JP4479577B2 (ja) * 2005-04-28 2010-06-09 株式会社日立製作所 半導体装置
JP4569423B2 (ja) 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
JP4904767B2 (ja) * 2005-10-17 2012-03-28 富士電機株式会社 半導体装置
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
JP4965187B2 (ja) * 2006-08-09 2012-07-04 株式会社日立製作所 半導体装置
GB2448161A (en) * 2007-04-03 2008-10-08 Bookham Technology Plc Optoelectronic device combining VCSEL and photodetector
US7838391B2 (en) * 2007-05-07 2010-11-23 Stats Chippac, Ltd. Ultra thin bumped wafer with under-film
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349831A (en) * 1979-09-04 1982-09-14 General Electric Company Semiconductor device having glass and metal package
US4410927A (en) * 1982-01-21 1983-10-18 Olin Corporation Casing for an electrical component having improved strength and heat transfer characteristics
US5446316A (en) * 1994-01-06 1995-08-29 Harris Corporation Hermetic package for a high power semiconductor device

Also Published As

Publication number Publication date
JP2010010503A (ja) 2010-01-14
US20090321783A1 (en) 2009-12-31
CN101621040A (zh) 2010-01-06
JP4961398B2 (ja) 2012-06-27
US8183681B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
CN107170714B (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
US9171773B2 (en) Semiconductor device
JP2930074B1 (ja) 半導体装置
US9118126B2 (en) Power semiconductor package with conductive clip
US6803667B2 (en) Semiconductor device having a protective film
CN1041067A (zh) 为非平面型半导体器件形成顶部接触
CN103050470B (zh) 智能功率模块及其制作方法
CN108231706B (zh) 一种功率半导体器件封装结构及封装方法
JP2000124398A (ja) パワー半導体モジュール
JP6366723B2 (ja) 半導体装置およびその製造方法
KR101734712B1 (ko) 파워모듈
CN104067388A (zh) 带散热鳍片的半导体模块
CN101621040B (zh) 半导体装置
CN103531544B (zh) 防爆的半导体模块
JP2017034152A (ja) 電力用半導体装置
JP2020013923A (ja) 半導体装置
WO2020241472A1 (ja) 半導体装置、および半導体装置の製造方法
JP2015220295A (ja) パワーモジュール及びその製造方法
JP2013102065A (ja) 半導体モジュール及び電極部材
US20130043579A1 (en) Power semiconductor arrangement, power semiconductor module with multiple power semiconductor arrangements, and module assembly comprising multiple power semiconductor modules
JP5724415B2 (ja) 半導体モジュール
WO2017157486A1 (en) Semiconductor device
JP2013105789A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
CN112928090A (zh) 一种功率半导体芯片封装结构、封装方法及封装模块
CN110911376A (zh) 一种半导体芯片封装件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20150626

EXPY Termination of patent right or utility model