CN110911376A - 一种半导体芯片封装件及其制造方法 - Google Patents

一种半导体芯片封装件及其制造方法 Download PDF

Info

Publication number
CN110911376A
CN110911376A CN201811076664.0A CN201811076664A CN110911376A CN 110911376 A CN110911376 A CN 110911376A CN 201811076664 A CN201811076664 A CN 201811076664A CN 110911376 A CN110911376 A CN 110911376A
Authority
CN
China
Prior art keywords
semiconductor chip
chip
lead frame
pad
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811076664.0A
Other languages
English (en)
Inventor
廖童佳
史波
江伟
马浩华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201811076664.0A priority Critical patent/CN110911376A/zh
Publication of CN110911376A publication Critical patent/CN110911376A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体芯片封装件及其制造方法，该封装件包括一个引线框架、设置在该引线框架上的一个芯片衬垫、设置在上述芯片衬垫上的一个半导体芯片，其中，该半导体芯片与引线框架通过芯片衬垫电连接。并且，上述芯片衬垫的热膨胀系数大于半导体芯片的热膨胀系数而小于引线框架的热膨胀系数。通过在引线框架与半导体芯片之间设置一芯片衬垫，且该芯片衬垫的热膨胀系数大于半导体芯片的热膨胀系数而小于引线框架的热膨胀系数，缓解半导体芯片内部应力较大问题，减缓半导体芯片内部晶胞损伤程度，改善半导体芯片翘曲出现能带弯曲，提高半导体芯片封装器件的可靠性能。

Description

一种半导体芯片封装件及其制造方法
技术领域
本发明涉及半导体芯片封装领域，尤其涉及到一种半导体芯片封装件及其制造方法。
背景技术
随着半导体芯片技术的发展，追求半导体芯片厚度薄、性能强成为发展趋势。传统的半导体芯片封装技术是采用在半导体芯片和铜质引线框架之间直接焊接结合材，参考图1，半导体芯片2通过结合材直接粘接在引线框架1上。但铜质引线框架的线膨胀系数约为17.7×10-6/℃，半导体芯片2的线膨胀系数约为2.5×10-6/℃，显然铜质引线框架的线膨胀系数要比半导体芯片2的线膨胀系数要大很多。从而封装好的半导体芯片器件会由于封装应力不匹配从而出现分层翘曲现象，导致半导体芯片2内部晶胞损伤或半导体芯片翘曲出现能带弯曲，最终导致半导体芯片封装器件的失效。
发明内容
本发明提供了一种半导体芯片封装件及其制造方法，用以解决半导体芯片封装件在封装或使用过程中的芯片翘曲或芯片内部晶胞损伤问题。
第一方面，本发明提供了一种半导体芯片封装件，该封装件包括一个引线框架、设置在该引线框架上的一个芯片衬垫、设置在上述芯片衬垫上的一个半导体芯片，其中，该半导体芯片与引线框架通过芯片衬垫电连接。并且，上述芯片衬垫的热膨胀系数大于半导体芯片的热膨胀系数而小于引线框架的热膨胀系数。
在上述的技术方案中，通过在引线框架与半导体芯片之间设置一芯片衬垫，且该芯片衬垫的热膨胀系数大于半导体芯片的热膨胀系数而小于引线框架的热膨胀系数，缓冲半导体芯片封装件内部温度变化所引起的引线框架与半导体芯片之间较大的形变差。从而缓解半导体芯片内部应力较大问题，减缓半导体芯片内部晶胞损伤程度，改善半导体芯片翘曲出现能带弯曲，提高导致半导体芯片封装器件的可靠性能。
上述的芯片衬垫的热膨胀系数包括线膨胀系数α，该芯片衬垫的线膨胀系数α的取值范围为4×10-6/℃≤α≤12×10-6/℃。该芯片衬垫包括芯片本体，该芯片衬垫本体可以由铝碳化硅或陶瓷制成。
上述的芯片衬垫还包括设置在芯片衬垫本体上的导电层，半导体芯片与引线框架通过导电层电连接。通过设置的导电层可以增加半导体芯片与引线框架之间的导电率，改善芯片衬垫导电率较差的问题。上述导电层可以为由镍、银或者银镍合金制成。
在上述的方案中，该引线框架上设置一个芯片座，芯片衬垫粘接在该芯片座上。并且半导体芯片与该芯片座通过上述的芯片衬垫电连接。
上述的引线框架还设置有若干引脚。上述的半导体芯片包括若干芯片焊盘，该若干芯片焊盘与上述的若干引脚一一对应设置，并每个芯片焊盘和与之对应设置的引脚通过键合线电连接。
上述的半导体芯片封装件还包括封装层，该封装层将上述的引线框架、半导体芯片、芯片衬垫以及键合线包裹密封，其中，上述的若干引脚的一端外露于上述的封装层，使半导体芯片与外部实现电连接。该封装层的材料可以为环氧树脂、硅胶等。
上述的半导体芯片可以为功率芯片、IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管)芯片、传感器芯片等。
第二方面，本发明还提供了一种制造上述半导体芯片封装件的制造方法，该方法包括以下步骤：在该引线框架上设置一芯片衬垫；在上述的芯片衬垫上设置一半导体芯片，且该半导体芯片与引线框架通过芯片衬垫之间电连接。上述的芯片衬垫的热膨胀系数大于半导体芯片的热膨胀系数，且该芯片衬垫的热膨胀系数小于该引线框架的热膨胀系数。
在上述的制造方法中，可以在上述的芯片衬垫表面设置一层导电层，具体的可以采用电镀、粘接或涂设的方式在芯片衬垫的表面设置一层导电层，以增加导电层的导电率。
附图说明
图1为现有技术中半导体芯片封装件的示意图；
图2为本发明实施例提供的IGBT芯片封装件的内部结构示意图；
图3为本发明实施例提供的IGBT芯片封装件的外观示意图；
图4为本发明实施例提供的IGBT芯片封装过程中的示意图；
图5为本发明实施例提供的IGBT芯片封装过程中的示意图；
图6为本发明实施例提供的IGBT芯片封装过程中的示意图；
图7为本发明实施例提供的IGBT芯片封装过程中的示意图。
附图标记：
1-引线框架 2-IGBT 芯片 31-发射极引脚 32-集电极引脚 33-栅极引脚
311-发射极引脚 31的内引脚部 312-发射极引脚 31的外引脚部
321-集电极引脚 32的内引脚部 322-集电极引脚 32的外引脚部
331-栅极引脚 33的内引脚部 332-栅极引脚 33的外引脚部
4-芯片衬垫 5-封装层 6-连杆
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供了一种半导体芯片封装件，如图2所示，该半导体芯片封装件包括一个引线框架1、以及设置在该引线框架1上的一个半导体芯片2。由于在功率芯片、传感器芯片、IGBT芯片等半导体芯片封装件中，上述芯片都设置在引线框架1上，所以该半导体芯片2可以为功率芯片、传感器芯片、IGBT芯片等。另外，上述的引线框架1可以为铜质的引线框架、合金的引线框架等。
如图2示出的半导体芯片2，该半导体芯片2包括远离引线框架1一侧的有源表面，以及与有源表面相对的背面。在上述有源表面上设置有若干芯片焊盘。并在引线框架1上设置有若干引脚，该若干引脚与上述的若干焊盘一一对应设置。在具体设置上述芯片焊盘时，本发明实施例中提供的半导体芯片2的有源表面设置有两个芯片焊盘，分别为栅极焊盘与发射极焊盘，其中，栅极焊盘设置在栅极电极所对应的区域，发射极焊盘设置在发射极电极所对应的区域。对应的，在引线框架1上分别设置发射极引脚31、栅极引脚33与上述的发射极焊盘和栅极焊盘一一对应设置。具体的，上述的发射极引脚31与发射极焊盘对应设置，上述的栅极引脚33与栅极焊盘对应设置。
另外，本发明实施例中提供的半导体芯片2的背面上还设置有集电极焊盘，该焊盘设置在集电极所对应的区域。相应的在本发明实施例提供的引线框架1上还设有一个集电极引脚32，该集电极引脚32与上述的集电极焊盘对应设置。
为实现半导体芯片2与外部的电连接，设置在引线框架1上的若干引脚和与之对应设置的焊盘之间电连接。具体设置每个引脚时，可以在每个引脚上设置一用于与焊盘电连接的内引脚部、以及与该内引脚部电连接的外引脚部。具体可以参考图2，设置在引脚框架1上的发射极引脚31包括内引脚部311和与内引脚部311电连接的外引线部312，设置在引线框架1上的集电极引脚32包括内引脚部321和与内引脚部321电连接的外引脚部322，设置在引线框架1上的栅极引脚33包括内引脚部331和与内引脚部331电连接的外引脚部332。本发明实施例中的上述三个内引脚部中的每个内引脚部和与之对应的外引脚部设置为一体结构，显然，还可以采用其他的能够实现内引脚部和与之对应设置的外引脚部之间电连接的方式。
上述的若干内引脚部和与之对应设置的焊盘之间通过键合线或其他导电介质实现电连接。参考图2，设置在半导体芯片2有源表面的发射极焊盘与发射极引脚31的内引脚部311通过键合铝线电连接；设置在半导体芯片2有源表面的栅极焊盘与栅极引脚33的内引脚部331通过键合铝线电连接；设置在半导体芯片2背面的集电极焊盘通过上述的引脚框架1与集电极引脚32的内引脚部321电连接。显然，除了本发明实施例中使用的键合铝线外，还可以采用键合金线、键合银线等对若干的内引脚部和与每个内引脚部对应设置的焊盘对电连接。上述可以通过焊接的方式将键合线焊接在焊盘上，具体的可以采用锡焊焊接的方式；还可以采用键合的方式实现键合线和焊盘的电连接，具体的可以采用超声波键合等方式。通过设置在引线框架1上的三个引脚使半导体芯片2与外部实现电连接。
为了解决由于半导体芯片2与引线框架1之间较大的热膨胀系数差所引起的半导体芯片2的翘曲现象或半导体芯片2内部应力较大而对内部晶胞损伤较大的问题，本发明实施例提供了一个芯片衬垫，该芯片衬垫设置在半导体芯片2与引线框架1之间，半导体芯片2与引线框架1之间通过上述的芯片衬垫电连接，且该芯片衬垫的热膨胀系数大于半导体芯片2的热膨胀系数而小于引线框架1的热膨胀系数。具体的，参考图2，在半导体芯片2和引线框架1之间设置一个芯片衬垫4，该芯片衬垫4的热膨胀系数包括线膨胀系数α，其中，4×10-6/℃≤α≤12×10-6/℃，具体的可以使用线膨胀系数α为4×10-6/℃、5×10-6/℃、6×10-6/℃、7×10-6/℃、8×10-6/℃、9×10-6/℃、10×10-6/℃、11×10-6/℃、12×10-6/℃等任意介于4×10-6/℃～12×10-6/℃之间的衬垫作为芯片衬垫4。
具体设置芯片衬垫4时，可以选用导电材料作为芯片衬垫4的制造材料，以实现半导体芯片2与引线框架1通过上述的芯片衬垫4电连接。具体的设置方式可以为，将芯片衬垫4与半导体芯片2的背面电连接，具体的，是设置在半导体芯片2背面的集电焊盘与芯片衬垫4电连接。实现电连接的方式具体可以采用焊接或键合的方式实现芯片衬垫4与设置在半导体芯片2背面的集电极焊盘电连接。上述采用焊接方式时可以采用锡焊焊接的方式，采用键合方式时可以采用超声波键合的方式。
在采用不导电的衬垫作为芯片衬垫4时，可以采用在芯片衬垫4的表面设置若干的通孔，并采用焊接的方式使焊接材料穿透连接半导体芯片2的背面与引线框架1，从而实现半导体芯片2与引线框架1之间的电连接。具体的，可以在芯片衬垫4的表面上靠近半导体芯片2背面的集电极焊盘位置设置若干通孔，并在该若干的通孔内添设导电焊材。既可以实现半导体芯片2背面与引线框架1、芯片衬垫4之间的物理连接，还可以实现半导体芯片2背面的集电极焊盘与引线框架1之间的电连接。
还可以采用在芯片衬垫4的表面设置一层导电层，以实现半导体芯片2背面的集电极焊盘与引线框架1之间的电连接，或增加半导体芯片2背面的集电极焊盘与引线框架1之间电连接的导电率。此时，芯片衬垫4包括芯片衬垫本体、以及设置在该芯片衬垫本体表面的导电层，其中，该芯片衬垫本体的材料可以为导电性材料或不导电材料。具体设置时，可以在芯片衬垫本体的全部表面或部分表面设置一层导电层，并采用上述焊接或键合的方式将芯片衬垫4与半导体芯片2背面和引线框架1的粘接，从而，既实现半导体芯片2与引线框架1之间的物理连接，也实现半导体芯片2背面的集电极焊盘与引线框架1之间的电连接。所设置的导电层材料可以选择使用镍、银或者银镍合金，以增加引线框架1与半导体芯片2背面的集电极焊盘之间的导电率，其中上述的银镍合金可以为现有技术中的银镍合金。具体设置导电层的方式可以采用胶粘导电层、涂设导电层，电镀导电层等。
在上述的方案中，也可以在引线框架1上设置一芯片座，用以设置芯片衬垫4。具体的设置方式为，可以在引线框架1上粘接一芯片座，其中，芯片座与引线框架1之间电连接，以实现半导体芯片2背面的集电极焊盘通过设置的引线框架1、以及芯片座与上述的集电极32引脚的内引脚部321电连接。
为了保护半导体芯片2与芯片焊盘之间的电连接和物理连接，可以在半导体芯片2、引线框架1与芯片衬垫4的外部包裹一层封装层，其中若干引脚的一端外露与封装层。参考图2，本发明实施例中采用环氧树脂将半导体芯片2、引线框架1、芯片衬垫4、三个内引脚部以及键合线封装。其中，三个外引脚部外露于所述封装层5，具体参考图3，本发明实施例中提供的发射极引脚31的外引脚部312、集电极引脚32的外引脚部322、以及栅极引脚33的外引脚部332裸露在半导体芯片2封装件的外部，通过上述三个外露于封装层5的外引脚部可以实现半导体芯片2与外部的电连接。显然，本发明实施例中所采用的环氧树脂并不是唯一的封装材料，除此之外，还可以采用其他的封装材料进行封装，比如采用硅胶等。通过设置的封装层5，既可以对不同键合线之间进行电隔离，也可以保护封装层5内部的半导体芯片2、芯片衬垫4、以及引线框架1，可以提高封装件工作的稳定性。
在采用封装层5对上述的引线框架1、半导体芯片2进行封装时，需要对封装材料进行高温加热，并在高温的环境下对引线框架1与半导体芯片2进行封装。但半导体芯片2的热膨胀系数较小，而引线框架1的热膨胀系数较大，较大的热膨胀系数差会使常温粘接的半导体芯片2与引线框架1在高温环境下产生较大的形变差。具体的，本发明实施例中提供的半导体芯片2的热膨胀系数包括线膨胀系数，该半导体芯片2的线膨胀系数约为2.5×10-6/℃；铜质的引线框架1的热膨胀系数包括线膨胀系数，该引线框架1的线膨胀系数约为17.7×10-6/℃。铜质的引线框架1的线膨胀系数17.7×10-6/℃相对半导体芯片2的线膨胀系数2.5×10-6/℃要大许多，从而，在高温封装时，铜质的引线框架1的形变量要比半导体芯片2的形变量要大许多，导致铜质的引线框架1与半导体芯片2之间较大的形变差。由于铜质的引线框架1与半导体芯片2之间较大的形变差，具体的，温度升高时，引线框架1伸长较大，半导体芯片2伸长较小，从而引线框架1通过粘接介质对半导体芯片2产生较大的拉力，在半导体芯片2内部产生较大的内部拉应力，在半导体芯片2内部应力过大时会对半导体芯片2的内部晶胞造成损坏。另外，在上述温度变化过程中，较大的形变差使粘接引线框架1与半导体芯片2的粘接介质承担较大的剪力，从而在粘接介质内部产生较大的剪应力，降低粘接的牢固性，使半导体芯片2与引线框架1之间容易发生分层翘曲。
为缓解引线框架1与半导体芯片2之间因热胀冷缩时的较大的形变差，减小粘接介质的内部剪应力，在引线框架1与半导体芯片2之间设置一热膨胀系数在引线框架1的热膨胀系数和半导体芯片2的热膨胀系数之间的芯片衬垫4。从而在高温封装时，设置在引线框架1与半导体芯片2之间的芯片衬垫4可以缓冲引线框架1与半导体芯片2之间较大的形变差所产生的较大应力。具体的，在温度升高时，芯片衬垫4的伸长量小于引线框架1的伸长量，且芯片衬垫4的伸长量大于半导体芯片2的伸长量，从而使芯片衬垫4与半导体芯片2之间产生较小的形变差，并芯片衬垫4与引线框架1之间的形变差也减小，进而可以减小引线框架1通过粘接介质和芯片衬垫4对半导体芯片2所施加的拉力，减小半导体芯片2内部产生的拉应力，缓解半导体内部晶胞损坏现象。另外芯片衬垫4与半导体芯片2之间较小的形变差还可以减小设置在芯片衬垫4与半导体芯片2之间的粘接介质的剪力，增加粘接的牢固性和稳定性。从而设置在引线框架1与半导体芯片2之间的芯片衬垫4可以缓解半导体芯片2内部应力较大现象，可以缓解半导体芯片2内部晶胞损伤程度。并且，还可以改善设置在半导体芯片2与引线框架1之间的粘接介质所承担的剪力，增加粘接的牢固性和稳定性，从而改善半导体芯片2与引线框架1之间的分层翘曲现象、减缓因翘曲产生的能带弯曲，延长半导体芯片2封装件的使用寿命。
本发明还提供看一种制造上述半导体芯片封装件的制造方法，该方法包括以下步骤：
参考图4，在引线框架1上设置芯片衬垫4，具体的，该引线框架1可以为铜质的引线框、合金的铝线框架等。具体的设置方式可以采用锡焊焊接、超声波键合等方式。且该芯片衬垫4可以为上述的任一种芯片衬垫4。通过上述的描述，该芯片衬垫4的热膨胀系数大于半导体芯片的热膨胀系数而小于芯片座的热膨胀系数。
将上述的芯片衬垫4设置一层导电层，具体的设置方式可以胶粘、涂设、电镀等。该导电层可以为镍、银或者银镍合金。
参考图5，在上述的芯片衬垫4上设置一半导体芯片2，该半导体芯片2可以为功率芯片、传导器芯片等，具体的本发明实施例中提供的半导体芯片2为IGBT芯片。该半导体芯片2与引线框架1之间通过芯片衬垫4之间电连接。
参考图6，将半导体芯片2上的若干焊盘和与每个焊盘对应设置的引脚电连接。具体的，设置在半导体芯片2有源表面的发射极焊盘与发射极引脚31的内引脚部311通过键合铝线电连接；设置在半导体芯片2有源表面的栅极焊盘与栅极引脚33的内引脚部331通过键合铝线电连接；设置在半导体芯片2背面的集电极焊盘通过上述的引脚框架1与集电极引脚32的内引脚部321电连接。
参考图7，封装层封装，将上述的引线框架1、半导体芯片2、以及芯片衬垫4通过封装层5封装为一个整体，以保护封装其内的器件以及电连接关系，延长半导体芯片2的使用寿命。其中，上述的若干的外引脚部裸露在封装层5的外部，以实现半导体芯片2与外部的电连接。本发明实施例中提供的发射极引脚31的外引脚部312、集电极引脚32的外引脚部322、以及栅极引脚33的外引脚部332裸露在半导体芯片2封装件的外部，通过上述三个裸露的外引脚部可以实现半导体芯片2与外部的电连接。
切脚成型，切除引脚及引线框架1上多余的边角和连杆。具体的参考图，本发明实施例中提供的引线框架1上的三个引脚通过连杆6连接在一起，在将半导体芯片2、芯片衬垫4以及引线框架1连接为一个整体后，需要切除多余的封装材料边角以及连接上述三个引脚的连杆6，避免三个引脚之间的电连接而发生短路断路现象，进而对半导体芯片2封装件造成损坏。
通过上述的技术方案，在半导体芯片2与引线框架1之间设置一芯片衬垫4，该芯片衬垫4的热膨胀系数大于该半导体芯片2的热膨胀系数而小于该引线框架1的热膨胀系数。从而，在半导体芯片2封装件内温度发生变化时，半导体芯片2会产生较小的形变，而引线框架1会产生较大的形变，设置在半导体芯片2与引线框架1之间的芯片衬垫4所发生的形变大于半导体芯片2的形变而小于引线框架1的形变，进而设置在引线框架1与半导体芯片2之间的芯片衬垫4可以缓解由于引线框架1较大的形变量对半导体芯片2所产生较大的拉压力，缓解半导体芯片2内部应力较大的问题，减缓半导体芯片2内部晶胞损伤程度，改善半导体芯片2分层翘曲问题，减缓能带弯曲，延长半导体芯片2封装件的使用寿命。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权力要求的保护范围为准。

Claims (10)

1.一种半导体芯片封装件，其特征在于，包括：
引线框架；
设置在所述引线框架上的芯片衬垫；
设置在所述芯片衬垫上的半导体芯片，所述半导体芯片与所述引线框架通过所述芯片衬垫电连接；
所述芯片衬垫的热膨胀系数大于所述半导体芯片的热膨胀系数，且所述芯片衬垫的热膨胀系数小于所述引线框架的热膨胀系数。
2.如权利要求1所述的半导体芯片封装件，其特征在于，所述芯片衬垫的热膨胀系数包括线膨胀系数α，其中，4×10-6/℃≤α≤12×10-6/℃。
3.如权利要求2所述的半导体芯片封装件，其特征在于，所述芯片衬垫包括芯片衬垫本体，所述芯片衬垫本体材料为铝碳化硅或陶瓷。
4.如权利要求3所述的半导体芯片封装件，其特征在于，所述芯片衬垫还包括设置在所述芯片衬垫本体表面的导电层，所述半导体芯片与所述引线框架通过所述导电层电连接。
5.如权利要求4所述的半导体芯片封装件，其特征在于，所述导电层材料为镍、银或银镍合金。
6.如权利要求1～5中任一项所述的半导体芯片封装件，其特征在于，
还包括设置在所述引线框架上的芯片座，所述芯片衬垫粘接在所述芯片座上；
所述半导体芯片与所述芯片座通过所述芯片衬垫电连接。
7.如权利要求6所述的半导体芯片封装件，其特征在于，
还包括设置在所述引线框架上的若干引脚；
所述半导体芯片包括若干芯片焊盘；
所述若干引脚与所述若干芯片焊盘一一对应并通过键合线电连接。
8.如权利要求7所述的半导体芯片封装件，其特征在于，还包括封装所述引线框架、所述半导体芯片、所述芯片衬垫、所述键合线的封装层，其中，所述若干引脚的一端外露于所述封装层。
9.如权利要求7或8所述的半导体芯片封装件，其特征在于，所述半导体芯片为IGBT芯片。
10.一种如权利要求1所述的半导体芯片封装件的制造方法，其特征在于，包括以下步骤：
在引线框架上设置芯片衬垫；
在芯片衬垫上设置半导体芯片，且所述半导体芯片与所述引线框架通过所述芯片衬垫电连接；
所述芯片衬垫的热膨胀系数大于所述半导体芯片的热膨胀系数，且所述芯片衬垫的热膨胀系数小于所述引线框架的热膨胀系数。
CN201811076664.0A 2018-09-14 2018-09-14 一种半导体芯片封装件及其制造方法 Pending CN110911376A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811076664.0A CN110911376A (zh) 2018-09-14 2018-09-14 一种半导体芯片封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811076664.0A CN110911376A (zh) 2018-09-14 2018-09-14 一种半导体芯片封装件及其制造方法

Publications (1)

Publication Number Publication Date
CN110911376A true CN110911376A (zh) 2020-03-24

Family

ID=69812374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811076664.0A Pending CN110911376A (zh) 2018-09-14 2018-09-14 一种半导体芯片封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN110911376A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081671A (zh) * 2018-10-19 2020-04-28 珠海格力电器股份有限公司 低应力半导体芯片固定结构、半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262720A1 (en) * 2003-06-30 2004-12-30 Renesas Technology Corp. Semiconductor device
CN102339808A (zh) * 2011-10-28 2012-02-01 无锡红光微电子有限公司 封装引线框架结构
CN204243452U (zh) * 2014-12-05 2015-04-01 西安炬光科技有限公司 一种热沉绝缘的传导冷却型高功率半导体激光器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262720A1 (en) * 2003-06-30 2004-12-30 Renesas Technology Corp. Semiconductor device
CN102339808A (zh) * 2011-10-28 2012-02-01 无锡红光微电子有限公司 封装引线框架结构
CN204243452U (zh) * 2014-12-05 2015-04-01 西安炬光科技有限公司 一种热沉绝缘的传导冷却型高功率半导体激光器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081671A (zh) * 2018-10-19 2020-04-28 珠海格力电器股份有限公司 低应力半导体芯片固定结构、半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
US4849803A (en) Molded resin semiconductor device
JP2013016629A (ja) 半導体モジュール
CN102420217A (zh) 多芯片半导体封装体及其组装
JPH04192552A (ja) 半導体素子用パッケージ
JP4262453B2 (ja) 電力半導体装置
CN214043635U (zh) 一种智能功率模块及电力电子设备
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
CN112086420A (zh) 一种用于功率器件内部连接的弹性组件
CN201000882Y (zh) 内嵌导热绝缘体具散热片的新型半导体器件封装结构
JPH0444347A (ja) 半導体装置及びその製造方法
CN102339811A (zh) 具有cob封装功率器件的电路板
CN110911376A (zh) 一种半导体芯片封装件及其制造方法
CN87104825A (zh) 散热性能改善了的大规模集成电路封装
CN116344472A (zh) 一种高温大功率混合集成装置及其封装方法
CN111081671A (zh) 低应力半导体芯片固定结构、半导体器件及其制造方法
CN212113705U (zh) 一种功率半导体模块
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
JPS63293931A (ja) 半導体装置およびその製造方法
CN217691140U (zh) 一种提升散热性能的倒装氮化镓功率器件
JP3314574B2 (ja) 半導体装置の製造方法
CN221226219U (zh) 一种新型近芯片端连接技术的igbt车用单管功率模块
JPS6129162A (ja) 半導体装置
CN220627806U (zh) 一种新型封装结构的功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200324