JPS63293931A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置及びその製造方法に関し、特に半
導体装置における放熱特性を改良する技術に関する。

〔従来の技術〕

半導体装置における熱設計の問題は重要であり、特に、
ＩＣ，ＬＳＩなどの半導体素子（チップ）の複数個を搭
載するような消費電力の犬なるマルチチップモジー−ル
にあってはその問題は極めて重要である。

当該マルチチップモジュールの構造例の一つとして本出
願人の提案になる次のようなものがある。

パッケージの基板の下面にン５リーン基体に多層配線を
施こした配線板であるチップ（この場合は、マザーチッ
プと称する）を固着し、該マザーチップの下面に、いわ
ゆるＣＣＢ（コンドロールドコラップスボンディング）
方式の電気接続により、ＩＣ，ＬＳＩなどの半導体素子
を形成したチップ（いわゆる、この場合は子チップと称
する）を多数固着し、前記基板とパッケージのキャップ
との間に外部導出用リードを介装し、前記マザーチップ
と該リードとをコネクタワイヤにより電気的に結合して
電気配線を施こし、前記基板の上面に放熱用フィンを取
付けて成るものを主要構造とするマルチチップモジュー
ルである。

このチップとチップとの電気配線に使用しているＣＣＢ
方式の電気接続には一般に、半田からなるバンプ電極が
使用される。なお、バンプ電極は、導電性のバンプで、
マザーチップと子チップとの間に電気信号をやりとりす
るものと、単に子チップから発生した熱をマザーチップ
、次いで、放熱用フィンを経由して外部環境に放熱させ
るための放熱用バンプ（ダミーバンプ）とがある。放熱
用バンプは、マザーチップと子チップとの間の電気的絶
縁を保持しつつ、子チップからの熱をマザーチップに伝
達し、この熱を外部環境に放熱させる作用を行゛なうも
のである。そのため、放熱用のバンプがマザーテップま
念は子チップと接触する部分の放熱用バンプ直下には電
気絶縁を行なう絶縁膜を設けている。

従来、この放熱用バンプ電極直下の絶縁膜は、一般に酸
化シリコン８１０．、　　窒化シリコンＳｉ３Ｎ４など
より成る絶縁膜により構成されている。そのため、この
絶縁膜は、熱伝導率が悪く、バンプが介在しているため
、この放熱用バンプ電極部分の熱抵抗が犬きく、特に、
上記のごときマルチチップモジュール就中パワーの大き
なマルチテップモジュールにおいてその放熱特性上問題
となっていた。

〔発明が解決しようとする問題点〕

本発明は、上記のごときマルチチップモジエールなどの
半導体装置における、放熱用バンプと遵ったＰ、縁膜の
改良技術を提供することを目的とし、放熱性の良好なマ
ルチチップモジュールなどの半導体装置とその製造方法
を提供することを目的とする。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔問題点を解決する九めの手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおシである。

すなわち、放熱用バンプ電極直下のチップ側絶縁膜を熱
伝導率が良いダイヤモンド絶ｆ＆薄膜により構成するよ
うにしたものである。

〔作用〕

上記した手段によれば、ダイヤモンド薄膜の絶縁性が高
くかつ、熱伝導率が犬であることに応じてパワーの犬な
るマルチチップ七ジ瓢−ルナトの半導体装置にあっても
、放熱特性を高めることができる。

特に、マルチチップモジュールの場合には、マザーチッ
プと子チップとの間の絶縁性をもダイヤモンド薄膜の介
在より確保できる。

〔実施例１〕 本発明を、図面に示す実施例に基づいて説明する。

第１図は本発明の一実施例であるシリコンオンシリコン
方式によるマルチチップモジー−ル（半導体装置）の断
面図、第２図は第１図に示すマルチチップモジュールの
要部を拡大して示す断面図である。

シリコン基体ＫＩＣ，ＬＳＩなどの回路機能と多層配線
を施こし九回路機能付きの配線板であるマザーチップ１
の一方の面（裏面）ｔ−、パッケージの基板２にシリコ
ンゴム系接着剤などにより固着し、ＩＣ，ＬＳＩなどの
半導体素子を形成した子チッ１３の一方の面（生表面）
を当該マザーチップ１の他方の面（生表面）Ｋ半田から
なるバンプ電極４によシ固着する。

第２図には尚該マザーチップｌと子チップ３とのバング
４による接続部近傍が拡大断面によシ示されてｈる。マ
ザーカップ１は、シリコｌ基体にＩＣ，ＬＳＩの回路機
能を形成し、しかもアルミニウム膜と絶縁膜との積層構
造によシ多層配線が形成されている。このシリコン基体
は、子チップのシリコン基板との熱膨張係数等をそろえ
るために子チップと同種の材料を使用している。マザー
チップ１０半導体活性領域５の表面には例えばシリコン
窒化膜Ｓｉ８Ｎ４　シリコン酸化膜ＳＯＵ。

などよジなる絶縁膜６が被憬され、さらに、その表面に
アルミニウムＡｌ電極配線７が敷設されている。バンプ
４は、半田から形成したもので図示左側の電気信号伝達
用のバンプ（４１！用バンプ）８と放熱用バンプ（ダミ
ーバンプ）９とを有して成り、尚該導電用バンプ８は、
バリヤー金属１゜を介して、前記アルミニウムＡｌ電極
配線７と接続し、同様に構成された子チップ３との間で
導通がとられている。導電用バンプは２００個程度、放
熱用バンプは５００個程度、このモジュールく形成され
ている。

マザーチップ１０表面には、ダイヤモンド薄膜１１が形
成され、放熱用バンプ９は、接着用金属１２を介して、
尚該ダイヤモンド薄膜１１に固着され、さらに同様に構
成された子チップ３と接続している。第１図に図示のよ
うに、マザーチップｌの端部と外部導出用リード１２の
端部とをコネクタワイヤ１３を用いてワイヤボンディン
グする。

幽該外部導出用リード１２は、パッケージの基板２とパ
ッケージのキャップ１４との間に介装されている。なお
、第１図にて、１５は封止材を示す０ 第１図に示すように、基板２のマザーチップ１を固着し
ている面の反対面に放熱用フィン１６を取付けする。本
発明におけるダイヤモンド薄膜１１は、電気絶縁性能の
面やその形成スピードなどを考慮すると、公知の電子線
ＣＶＩ）法（気相法）により形成することが好ましい。

気相法の他として、メタンと水素の混合ガスを適宜の圧
力、加熱温度下で反応させ、薄い膜状のダイヤモンドを
作る方法や、メタンガスに代えてアルコールなどの炭素
。

水素、酸素を含む有磯化合物を用い、これを液化させ、
水素とともに適宜温度下で反応させ、ダイヤモンド薄膜
を形成する方法などであっても差支えない。ダイヤモン
ド薄膜の熱伝導度はシリコンカーパイ）８ｉＣの０．６
４と同等程度以上である。

シリコン酸化膜Ｓｉｎ、が０．００３３〜０．００４、
シリコンナイト２イドが０．０３〜０．０５と比較する
と、ダイヤモンド膜の熱伝導度が大きいことがわかる。

なお、熱伝導度の単位は（Ｃａ　ｌ　−ｃｍ−１８−１
−Ｃ−鳳〉である。

本発明に用いられる子チップ３は、例えばシリコン単結
晶基板をスターティングマテリアルとして、周知の技術
によって当該チップ内には多数の回路素子が形成され、
多層配線が施こされて、ＩＣ１たはＬＳＩなどの１つの
回路機能が与えられている。回路素子の具体例は、例え
ばＭＯＳ）ランジスタから成シ、これらの回路素子によ
って例えばメモリや論理回路の回路機能が形成されてい
る。

第２図にて、１７は子チップ３０半導体活性領域を示す
。この半導体活性領域に上述したＩＣまたはＬＳＩなど
の回路機能が形成されている。

マザーカップ１も子チップ３と同様に１例えばシリコン
単結晶基板をスターティングマテリアルとしてＩＣまた
はＬＳＩが形成され、回路機能と配線が構成されている
。

半田からなるバンプ４は、周知の７リツプチツプの接続
端子として用いられているようなものが適用され、例え
ばコンドロールドコラップスボンディング用の錫（Ｓｎ
）入ジ鉛（Ｐｂ）を用いて半球状のバンプ（突起電極）
′ｆ、形成してなるものにより構成される。

バリヤー金属１０は、例えばクロム層Ｃｒと銅層Ｃｕと
を属Ａｕからなる三重層＜ｃｒｉｃｕ／Ａｕ）により構
成されている。

パッケージの基板２は、例えばシリコンカーバイド５ｉ
ＣＫよシ構成されている。外部導出用リード１２は、４
２ＡＩＩＯｙ、コパールなどの鉄を主成分とする合金ま
たはＣｕ系合金により構成されている。

コネクタワイヤ１３は、例えばアルミニウムＡＪ細線に
よｆ）構成されている。

放熱用フィン１６は、例えばアルミニウムλｌによシ構
成され、表面′！Ｒ１ｒ：できるだけ大きくするために
多分枝を有する形状となっている。

本発明の上記実施例によれば、子チップ３０半導体活性
領域１７から発生した熱はダイヤモンド絶縁薄膜１１．
放熱用バンプ９．マザーチップ１゜パッケージの基板２
．放熱用フィン１６を経由して、放熱され、その際、当
該電子、１ｃＶ１）法により形成されたダイヤモンド薄
膜１１は熱伝導が良好であるので、放熱特性の良いマル
チチップモジュールを得ることができた。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範凹で種々変更可
能であることはいうまでもない。

例えば、上記実施例ではダイヤモンド薄膜１１を窒化シ
リコンＳｉ、Ｎ４なる絶縁膜６の上に被膜する例を示し
たが、このように、絶縁膜の一部を当該ダイヤモンド薄
膜により置き換えるのではなく、使用されている絶縁膜
のすべてを当該ダイヤモンド薄膜により形成してもよい
。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシリコンオンシリコ
ン方式によるマルチチップモジュールについて適用した
場合について説明したが、それに限定されるものではな
く、他の半導体装置に広く通用することができる。

不実施例によって得られる効果を説明すれば、下記のと
おりである。

すなわち、本発明によれば、放熱用バンプによる半導体
活性領域からの放熱において、ダイヤモンドよυなる絶
縁膜を介して行うようにしたので、放熱特性が格段に向
上することができた。

〔実施例２〕 本発明の他の実施例を図面を用いて説明する。

第３図は、本発明の一実施例であるシリコンオンシリコ
ン方式によるマルチチップモジュール（半導体装置〕の
析面因である。

第４図は、第３図に示されたマルチチップモジュールに
組み込まれているシリコンオンシリコン方式のマザーチ
ップと、それに搭載されている子チップとを示す平面図
である。

第５図は、第４図に示すチップ集合体の■−Ｖ線矢視概
略断面図である。

第６図は、第５図に示すチップ集合体の拡大図である。

第７図はチップ集合体をパッケージングした後の半導体
装置の断面図である。

本実施例の半導体装置は、コンピュータ用の高速動作メ
モリーモジー−ルである。

第４図〜第６図に詳細図を示すように、マザーチップ１
００にロジックＬＳＩのチップ１０１を１個と、８個の
メモＩＪ−ＬＳＩのチップ１０２が搭載されている。

ロジックＬＳＩのチップ１０１には、６００個程度のバ
ンプ電極１０３が形成されており、そのうちの１６０個
程度が電気信号伝達用のバンプ電〜であり、残りの４４
０個程度が放熱用のバンプを惟である。

８１固のメモ！Ｊ−ＬＳＩの各々のチップ゛には、１０
０個程度のバンク電極が形成されており、そのうち０２
４２４個程電気信号伝達用のバンプ電極であり、残りの
７６個程度が放熱用のバンプ電極である。

上述したことからもあきらかなとおシ、ロジックＬＳＩ
のチップ及びメモ＋７　Ｌ　Ｓ　Ｉのチップには、極め
て多数のバンプ電極が形成されており、これらのすべて
のバンプ電極がマザーチップのバンプ電極に溶着されて
いる。

上述例ではロジックＬＳＩチップと８個のメモリＬＳＩ
テップとの総ｇｆバンプ数は、１４００個（６００＋１
００Ｘ８）８度であり、その内訳としては電気信号伝達
用バンプ電極が３５２個（１６０＋２４Ｘ８）程度であ
り、放熱用バング電極は１０４８個（４４０＋７６Ｘ８
）程直である。化バンプ電極数の７５チ程度が放熱専用
のバンプ電極であり、電気信号伝達用バング電極も放熱
専用バンプ電極と熱伝達上では同一機能をもって放熱効
果を有する。そのため、マザーチップに各ＬＳＩチップ
から発生した熱が１４００個＠度のバンプ電極を介して
熱伝達されることになる。

ロジックＬＳＩチップの大きさは、縦約７馳、横約７ｍ
ｍのものである。

メモ＋７　Ｌ　８１チツプの大きさは、縦約３ＩｎＩ！
１１横約６ｍｍのものである。

また、マザーチップの大きさは、縦線１４ｍｍ。

横約２５−のものである。

バンプ電極の大きさ及びチップ上の配ｔｉｌｔは、上記
した大きさのチップに極めて多くの（総計１４００個程
度）ものが形成されていることから、極めて密度が高い
配置で微細加工された各バンプ電極形状であることがわ
かる。

マザーチップは、シリコン基体にアルミニウムＡｌ膜１
０４と絶縁膜１０５とのａ７−構造により多層配線が形
成されている。そして、この多層配線における導電性電
気配線であるアルミニウムＡｌ膜に電気接続している電
気信号伝達用バンク電極と、多層配線表面にダイヤモン
ド薄膜を下地として形成されている放熱用バンク電極と
が設けられている。

このシリコン基体は、子チップ１０１．１０２すなわち
、１個のロジックＬＳＩチップ１０１と８個のメモリＬ
ＳＩチップ１０２のシリコン基板との熱膨張係数等をそ
ろえるために、子チップと同種類の材料を使用している
。

外ｓ４出リード１０６　ｎ　ｓ　マｆ　−ｆ　ｙプ１０
０の両長辺に沿う形で片側４８本ずつ計９６本設けられ
ている。この外部導出リードは、リードフレームを成形
加工して得られたものである。第３図に図示する外部導
出リード１０６は、図示上、マザーチップの短辺に対し
て垂直方向に断面したものを示し、第３図に図示するマ
ザーチップ１００はマザーチップの長辺と平行方向に断
面したものを示す。したがって、第３図に示す半導体装
置は、マザーチップの断面個所と外部導出リード近傍の
断面個所とが１つの図によって図表示できるように組み
合わされていることに留意されたい。

また、パッケージの基板１０７にマザーチック１００（
子テップ１０２が搭載されたマザーチップ）を取り付は
比のち、シリコングルによるコート樹月旨１０８をもっ
てボッティング手法によりテップコートされている。

さらに、放熱用フィン１０９は、熱放教跣を同上させる
ために、実施例１で示した放熱用フィンに比較してよｐ
多くの分枝体１０９ａｙｋ有する形状のものが使用され
ている。

以上述べ次ことは、本夾施例■の半導体装置の特長とす
るところであり、他の構成部分は実施例Ｉの半導体装置
と類似なものである。

実施例１の半導体装置の説明順序と似た説明法をもって
実施例■の半導体装置を以下に説明する。

シリコン基体に多層配線を施こした配線板であるマザー
チップ１００のバンプ電極１０３と子チップ１０１．１
０２のバンク電極１０３とを溶着し１体化する。

バンプ電極１０’３は半田からなるものである。

マザーチップ１０００表面には、ダイヤモンド薄Ｍｌ　
１１が形成され、放熱用バンプ１０３ａは、接着用金属
１２０を介して、当該ダイヤモンド薄ｇＪ４１１１に固
着され、さらに同様に構成された子チップと接続してい
る。ｍ３図に図示のように、マザーチップの端部と外部
導出用リード１０６の端部とをコネクタワイヤ１３０を
用いてワイヤボンディングする。

尚該外部導出用リードは、パッケージの基板１０７とパ
ッケージのキャップ１４０との間に介装されている。な
お、第３図にて、１５０は封止材を示す。

第３図に示すように、基板のマザーチップを同者してい
る面の反対向に放熱用フィン１０９を取付けする。本発
明におけるダイヤモンド薄ｇ　１１１は、電気絶縁性能
の面やその形成スピードなどを考慮すると、公知の電子
線ＣＶＤ法（気相法）により形成することが好ましい。

気相法の他として、メタンと水素の混合ガスを適宜の圧
力、加熱温度下で反応させ、薄い膜状のダイヤモンドを
作る方法や、メタンガスに代えてアルコールなどの炭素
。

水素、酸素を含む有機化合物を用い、これを液化させ、
水素とともに適宜温度下で反応させ、ダイヤモンド４膜
を形成する方法などであっても差支えない。

本発明に用いられる子チップ１０２，１０３は、例えば
シリコン単結晶基板をスターティングマテリアルとして
１周知の技術によって当該テッグ内には多数の回路素子
が形成され、多層配線が施こされて、ＩＣまたはＬＳＩ
などの１つの回路機能が与えられている。回路素子の具
体例は、例えばＭＯＳトランジスタから成り、これらの
回路素子によって例えばメモリや論理回路の回路機能が
形成されている。半導体活性領域に上述したＩＣまたは
ＬＳＩなどの回路機能が形成されている。

マザーチップも子チップと同様に、例えばシリコン単結
晶基板をスターティングマテリアルとして配線が構成れ
ている。

半田からなるバンプ１０３は、周知の７リツプチツプの
接続端子として用いられているようなものが適用され、
例えばコンドロールドコラップスポンディング用の錫（
Ｓｎ）入り鉛（Ｐｂ）’を用いて半球状のバンプ（突起
電極）ｔ−形成してなるものにより構成される。

バリヤー金属は、例えばクロム膚Ｃｒと銅層Ｃｕとを層
Ａｕからなる三重層（Ｏｒ／Ｃｕ／Ａｕ）により構成さ
れている。

パッケージの基板は、例えばシリコンカーバイドＳｉＣ
により構成されている。外部導出用リードは、４２Ａ１
１０ｙ、コバールなどの鉄を主成分とする合金またはＣ
ｕ系合金により構成されている。

コネクタワイヤは、例えばアルミニウムＡｌ細線により
構成されている。

放熱用フィンは、例えばアルミニウムＡｌにより構成さ
れ、表面積をできるだけ大きくするために多分枝を有す
る形状となっている。

本発明の上記実施例によれば、子チップの半導体活性領
域から発生した熱はダイヤモンド絶縁薄膜１１１．放熱
用バンプ１０３ａ　ｌマザーチップ。

パッケージの基板、放熱用フィン１０９ｆ、経由して、
放熱され、その際、当該電子線ｅＶＤ法により形成され
たダイヤモンド薄膜１１１は熱伝導が良好であるので、
放熱特性の良いマルチチップモジュールを得ることがで
きた。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば、上記実施例ではダイヤモンド薄膜１１１を窒化
シリコンＳｉ、Ｎ４なる絶縁膜の上に被膜する例を示し
たが、このように、絶縁膜の一部を当該ダイヤモンド薄
膜によシ置き換えるのではなく、使用されている絶縁膜
のすべてを当該ダイヤモンド薄膜により形成してもよい
。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシリコンオンシリコ
ン方式によるマルチチップモジュールについて適用した
場合について説明したが、それに限定されるものではな
く、他の半導体装置に広く適用することができる。

本実施例の半導体装置の製造方法を以下に説明する。す
なわち、半導体基板に半導体素子を形成する工程と、半
導体素子が形成された半導体装置表面に多層配線を形成
する工程と、多層配ＩＩｉ！表面にダイヤモンド薄膜を
形成する工程と、ダイヤモンド薄膜の選択的な個所を取
シ除き、前記多層配線における導電性電気配線の表面を
露出させる工程と、前記ダイヤモンド薄膜表面および表
面が露出している４を性電気配線表面の各々にパンク電
極を形成する工程とを少なくとも使用して半導体チップ
を形成する。

ここでの半導体チップは、ロジックＬＳＩチップ、メモ
リＬＳＩチップを示す。

また、基板に半導体基板を使用し、この基板に電気配線
領域を形成する工程と、前記電気配線表面にダイヤモン
ド薄膜を形成する工程と、ダイヤモンド薄膜の選択的な
個所を取り除き、前記電気配線領域における導電性電気
配線の表面を露出させる工程と、前記ダイヤモンド薄膜
表面および表面が露出している導電性電気配線表面の各
々にバンプ電極を形成する工程とを少なくとも使用して
マザーチップを形成する。

次に、前記マザーチップにロジックＬＳＩチップ１個と
８個のメモ１７　Ｌ　Ｓ　Ｉチップを相互のバンプ電極
を接触させ加熱処理することにょシ浴着させて１体化し
てチップ集合体を形成する。

上記ロジックＬＳＩチップ及びメモリＬ　Ｓ　Ｉチップ
という子チップを搭載したマザーチップを錫（Ｓｎ）入
シ金（Ａｕ）箔を介してパッケージの基板に載せ、す７
０−（加熱処理）を行なって基板にチップ集合体ｆｔ取
り付ける。

この基板に外部導出リードを有するリードフレームｔ−
ＰｂＯ系低融点ガラス（封止ガラス）を用いて固着し、
マザーチップのボンディング個所とリードとの間をボン
ディングワイヤにより、ワイヤボンディング装置を用い
て相互接続する。

ついで、枠１４５を封止ガラスを接着剤として固着した
のち、シリコンゲルをコート樹脂としてチップ集合体を
チップコートするようにボッティングを行なう。

その後、パッケージのキャップをシリコーン樹脂を接着
剤として枠に取り付け、チップ集合体を気密封止する。

しかる後、外部導出リードに半田ディツプを施こしたの
ち、不要となっ次リードフレームの枠を切断除去し、外
部導出リードの成形折り曲げを行なう。また、パッケー
ジの基板に放熱用フィンをシリコン樹脂を接着剤として
固着する。

〔発明の効果〕

発明によって得られる効果を説明すれば、下記のとおり
である。

すなわち、本発明によれば、放熱用バンプによる半導体
活性領域からの放熱において、熱伝導性が良好なダイヤ
モンドよりなる絶縁ＰＡ％を介して行うようにしたので
、放熱特性が格段に同上することができた。

【図面の簡単な説明】

第１図は本発明の一実施例である半導体装置の断面図、 第２図は第１図に示す半導体装置の要Ｓを拡大して示す
断面図である。 第３図は、本発明の一実施例であるシリコンオンシリコ
ン方式によるマルチチップモジュール（半導体装置）の
断面図である。 第４図は、第３図に示されたマルチチップモジュールに
組み込まれているシリコンオンシリコン方式のマザーチ
ップと、それに搭載されている子チップとを示す平面囚
である。 第５図は、第４図に示すチップ集合体のｖ−ｖ線矢、視
概略断面図である。 第６図は、第５図に示すチップ集合体の拡大図である。 第７図はチップ集合体をパッケージングした後の半導体
装置の断面図である。 １・・・マザーチップ、２・・・基板、３・・・子チッ
プ、４・・・半田パンク、５・・・半導体活性領域、６
・・・絶縁膜、７も・・ＡＪ電極配線、８・・・導電性
バンプ、９・・・放熱用バンプ、１０・・・バリヤー金
属、１１・・・ダイヤモンド薄ｉｌｌ、１２・・・リー
ドフレーム、１３・・・コネクタワイヤ、１４・・・キ
ャップ、１５・・・封止材、１６・・・放熱フィン、１
７・・・半導体活性領域。 第７図 １８２図 り５３図 第　　４　　図 第　　５　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体活性領域に半導体素子が形成されている半導
   体基板と、半導体基板表面に絶縁膜と導電性電気配線と
   の重畳構造からなる多層配線と、多層配線における導電
   性電気配線に電気接続している電気信号伝達用バンプ電
   極と、多層配線表面にダイヤモンド薄膜を下地として形
   成されている放熱用バンプ電極とを少なくとも有する半
   導体チップと、半導体基板に設けられた回路機能を有す
   る半導体素子と前記基板表面に設けられた電気配線と、
   電気配線に導通しており外部リードが取りつけられるパ
   ッド電極と、電気配線領域に電気接続している電気信号
   伝達用バレプ電極と、前記電気配線領域表面にダイヤモ
   ンド薄膜を下地として形成されている放熱用バンプ電極
   とを有するマザーチップとを有し、前記半導体チップの
   バンプ電極と前記マザーチップのバンプ電極とが溶着さ
   れていることを特徴とする半導体装置。 ２、半導体基板に半導体素子を形成する工程と、半導体
   素子が形成された半導体基板表面に、多層配線を形成す
   る工程と、多層配線表面にダイヤモンド薄膜を形成する
   工程と、ダイヤモンド薄膜の選択的な個所を取り除き、
   前記多層配線における導電性電気配線の表面を露出させ
   る工程と、前記ダイヤモンド薄膜表面および表面が露出
   している導電性電気配線表面の各々にバンプ電極を形成
   する工程とを少なくとも使用して半導体チップを形成し
   、基板に半導体基板を使用し、この基板に回路機能を有
   する半導体素子と電気配線領域とを形成する工程と、前
   記電気配線表面にダイヤモンド薄膜を形成する工程と、
   ダイヤモンド薄膜の選択的な個所を取り除き、前記電気
   配線領域における導電性電気配線の表面を露出させる工
   程と、前記ダイヤモンド薄膜表面および表面が露出して
   いる導電性電気配線表面の各々にバンプ電極を形成する
   工程とを少なくとも使用してマザーチップを形成し、前
   記半導体チップのバンプ電極と前記マザーチップのバレ
   プ電極とを溶着させた後、マザーチップにおける導電性
   電気配線に外部リードを固着させることを特徴とする半
   導体装置の製造方法。