JP7124637B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7124637B2
JP7124637B2 JP2018201405A JP2018201405A JP7124637B2 JP 7124637 B2 JP7124637 B2 JP 7124637B2 JP 2018201405 A JP2018201405 A JP 2018201405A JP 2018201405 A JP2018201405 A JP 2018201405A JP 7124637 B2 JP7124637 B2 JP 7124637B2
Authority
JP
Japan
Prior art keywords
lead frame
outer frame
sealing resin
main body
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018201405A
Other languages
English (en)
Other versions
JP2020068340A (ja
Inventor
彰 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018201405A priority Critical patent/JP7124637B2/ja
Publication of JP2020068340A publication Critical patent/JP2020068340A/ja
Application granted granted Critical
Publication of JP7124637B2 publication Critical patent/JP7124637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
例えば、この種の半導体装置として、IGBT(Insulated Gate Bipolar Transistor)等の半導体素子と、これを挟むように配置された第1および第2リードフレームと、第1および第2リードフレームと半導体素子とを覆う封止樹脂体と、を少なくとも備えた半導体装置が知られている。この半導体装置では、半導体装置の高さを調整するために、半導体素子と第2リードフレームとの間に金属ブロックが配置される場合がある(例えば特許文献1参照)。
特開2018-081973号公報
しかしながら、特許文献1に示す構成を有した半導体装置では、半導体素子の発熱に起因して、封止樹脂体が熱膨張しようとする。封止樹脂体は、リードフレームに拘束されているため、封止樹脂体とリードフレームとの界面に応力が発生する場合がある。この応力が大きくなると、リードフレームから封止樹脂体が剥離するおそれがある。このような剥離が発生すると、封止樹脂体とリードフレームの隙間に外部からの異物が混入する結果、半導体装置の信頼性が低下する可能性がある。
本発明は、このような点を鑑みてなされたものであり、本発明として、リードフレームと封止樹脂体との界面に発生する応力を低減して、封止樹脂体がリードフレームから剥離することを防止する半導体装置を提供する。
前記課題を鑑みて、本発明に係る半導体装置は、第1および第2リードフレームと、前記第1および第2リードフレームの間に、前記第1リードフレームの側から前記第2リードフレームの側に向かって、半導体素子および金属ブロックが順に配置された装置本体と、前記第1および第2リードフレームの間において、前記装置本体を封止する封止樹脂体と、を少なくとも備えた半導体装置であって、前記第1および第2リードフレームのうち、少なくとも1つは、前記装置本体に接合されたリードフレーム本体部と、前記リードフレーム本体部の外周に沿って配置され、前記封止樹脂体に接着された外枠部と、を備えており、前記リードフレーム本体部のうち、前記装置本体が接合される側の外周の少なくとも一部分には、前記外枠部と嵌合する第1嵌合部が形成されており、前記外枠部には、前記第1嵌合部と嵌合する第2嵌合部が形成されており、前記外枠部の材料の弾性率は、前記リードフレーム本体部の材料の弾性率よりも低いことを特徴とする。
本発明によれば、封止樹脂体に接着された外枠部の材料の弾性率が、リードフレーム本体部の材料の弾性率より低い。これにより、外枠部は、リードフレーム本体部よりも弾性変形し易いため、半導体素子の発熱等により、封止樹脂体が熱膨張しても、封止樹脂体に外枠部が追従し易くなる。
さらに、本発明によれば、リードフレーム本体部の第1嵌合部と、外枠部の第2嵌合部とが、装置本体が接合される側において、相互に嵌合している。そのため、半導体素子の繰り返しの発熱により、封止樹脂体が熱膨張および熱収縮を繰り返しても、外枠部はリードフレーム本体部から外れ難い。
以上の結果、第1および第2嵌合部を介して、リードフレーム本体部と外枠部が拘束された状態を維持しつつ、リードフレームの外枠部と封止樹脂体との界面に発生する応力を低減することができる。これにより、封止樹脂体がリードフレームから剥離することを防止することができる。
(a)は、本実施形態に係る半導体装置の模式的断面図であり、(b)は、(a)に示す半導体装置の第1および第2嵌合部付近の拡大断面図である。 (a)は、図1(a)に示す装置本体が接合される側から視たリードフレーム本体部の平面図であり、(b)は、(a)に示すリードフレーム本体部のA-A線に沿った矢視方向の断面図である。 (a)は、図2に示すリードフレーム本体部の別の態様を示す平面図であり、(b)は、(a)に示すリードフレーム本体部のB-B線に沿った矢視方向の断面図であり、(c)は、(a)に示すリードフレーム本体部のC-C線に沿った矢視方向の断面図である。 (a)は、本実施形態に係る第2リードフレームを、装置本体が接合される側から見た平面図であり、(b)は、(a)に示すリードフレームのD-D線に沿った矢視断面図であり、(c)は、(b)に示すリードフレームのE方向から見た図である。 (a)~(c)は、本実施形態の半導体装置の製造方法を説明するための模式的概念図である。 (a)は、本実施形態の変形例に係る半導体装置の模式的断面図であり、(b)は、(a)に示す半導体装置の第1および第2嵌合部付近の拡大断面図である。 (a)~(c)は、本実施形態の変形例に係る半導体装置の製造方法を説明するための模式的概念図である。 解析モデルを説明する模式的断面図である。 図8に示すモデルを用いた解析の温度履歴を示すグラフである。 外枠部の弾性率と樹脂接着界面の応力との関係を示すグラフである。 外枠部の線膨張係数と樹脂接着界面の応力との関係を示すグラフである。 従来の半導体装置の模式的断面図である。
以下に、図1~4を参照しながら本発明に係る実施形態について説明する。本実施形態に係る半導体装置1は、両面冷却型半導体装置として利用されるものである。図1(a)に示すように、本実施形態の半導体装置1は、第1および第2リードフレーム3、7と、装置本体11と、封止樹脂体5と、を少なくとも備えている。
装置本体11は、半導体素子4および金属ブロック6を備えている。装置本体11では、第1および第2リードフレーム3、7の間に、第1リードフレーム3の側から第2リードフレーム7の側に向かって、半導体素子4および金属ブロック6が順に配置されている。なお、ここでいう、装置本体11は、半導体素子4および金属ブロック6と共に、第1~第3接合材21~23を含む。
封止樹脂体5は、第1および第2リードフレーム3、7の間において、装置本体11を封止している。なお、装置本体11と封止樹脂体5との間に、密着性を高めるプライマ層を設けてもよい。
第1および第2リードフレーム3、7は、それぞれ半導体素子4のコレクタ側およびエミッタ側に配置されている。なお、本明細書において「リードフレーム」とは、文字通りのリードフレームのほか、ダイパッド、回路基板や応力緩和基板等の基板、純Alからなる基板とAlN(窒化アルミニウム)からなる基板とを配置してなるDBA(絶縁基板)、ヒートシンク等も包含されるものである。
本実施形態の半導体装置1では、第1リードフレーム3と半導体素子4は、第1接合材(はんだ層)21を介して接合されている。半導体素子4と金属ブロック6は、第2接合材(はんだ層)22を介して接合されている。金属ブロック6と第2リードフレーム7は、第3接合材(はんだ層)23を介して接合されている。なお、本明細書では、第1~第3接合材21~23は、接合前に塗布されるはんだ材も、接合された状態のはんだ層も、第1~第3接合材と称し、同じ符号を付している。
第1~第3接合材21~23は、Pb系はんだ、Pbフリーはんだのいずれであってもよいが、Pbフリーはんだであることが好ましい。このようなPbフリーはんだとしては、Sn-Ag系はんだ、Sn-Cu系はんだ、Sn-Ag-Cu系はんだ、Sn-Cu-Ni系はんだ、Sn-Zn系はんだ、または、Sn-Sb系はんだ等を挙げることができる。
半導体素子4としては、Si素子またはSiC素子を挙げることができる。金属ブロック6は、半導体装置1の高さを調整するものであり、材料としては、例えば、Cu等を挙げることができる。
第1リードフレーム3は、アルミニウムやその合金、銅やその合金等から形成されており、表面にNiめっき層が形成されたり、さらにNiめっき層の表面にAuめっき層が形成されていてもよい。第2リードフレーム7については後述する。
封止樹脂体5は、第1および第2リードフレーム3、7の間に形成され、半導体素子4、金属ブロック6、および第1~第3接合材21~23の周りを覆っている。封止樹脂体5の材料としてはエポキシ系樹脂などの熱硬化性樹脂を挙げることができる。熱硬化性樹脂の中には、シリカ、アルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、または酸化マグネシウム等の無機フィラーが含有されていてもよい。
本実施形態では、第2リードフレーム7は、リードフレーム本体部71と、外枠部72と、を備えている。リードフレーム本体部71は、第3接合材23を介して、装置本体11に接合している。リードフレーム本体部71のうち、装置本体11が接合される側の外周の少なくとも一部分には、外枠部72と嵌合する第1嵌合部71Aが形成されている。
図1(b)に示すように、第1嵌合部71Aには、第1凹部71aが形成されており、第1凹部71aを形成している壁面のうち、リードフレーム本体部71の外周側の側壁面71bは、第1外縁部71cにより形成されている。第1外縁部71cは、後述する第2凹部72aに嵌入されている。
一方、外枠部72は、リードフレーム本体部71の外周に沿って配置され、封止樹脂体5に接着している。外枠部72には、第1嵌合部71Aと嵌合する第2嵌合部72Aが形成されている。図1(b)に示すように、第2嵌合部72Aには、第2凹部72aが形成されており、第2凹部72aを形成している壁面のうち、リードフレーム本体部71の中央側の側壁面72bは、第2外縁部72cにより形成されている。第2外縁部72cは、第1凹部71aに嵌入されている。このようにして、第1嵌合部71Aと第2嵌合部72Aとが相互に嵌合することにより、これらは、リードフレーム7の幅方向(具体的には厚さ方向と直交する方向)において、相互に拘束される。
第1嵌合部71Aと第2嵌合部72Aとが嵌合した状態で、リードフレーム本体部71の表面と、外枠部72の表面とは、段差の無い表面(面一の表面)となる。さらに、リードフレーム本体部71の表面のうち、封止樹脂体5側の表面を、外枠部72で覆うことができる。
図2(a)および図2(b)の如く、第1嵌合部71Aを構成する第1凹部71aと第1外縁部71cとは、リードフレーム本体部71のうち、装置本体11が接合される側の外周を周回するように形成されていてもよく、あるいは、図3(a)~図3(c)の如く、該外周の一部に形成されていてもよい。
外枠部72は、後述する第2リードフレーム7を形成する際に、装置本体11の側面側から挿入可能となるように分割された分割部品で構成されていることが好ましい。本実施形態では、図4(a)の如く、外枠部72が、これを4つに分割した分割部品72B~72Eで構成されているが、外枠部72が、3つまたは2つに分割した分割部品で構成されていてもよい。
また、本実施形態では、図4(a)~図4(c)に示すように、リードフレーム本体部71に、複数の配線9が接合されており、外枠部72から各配線9を逃がすために、外枠部72に、配線9が挿通する切欠き部72Fを設けることが好ましい。
リードフレーム本体部71の材料としては、熱伝導率の観点からCuまたはその合金が好ましい。なお、第3接合材23の濡れ性を良好にするために、リードフレーム本体部71には、フレーム本体の表面にAuめっき層を形成してもよい。
本実施形態では、外枠部72の材料の弾性率(ヤング率)は、リードフレーム本体部71の材料の弾性率よりも低い。これにより、半導体素子4の発熱等により、封止樹脂体5の熱膨張や熱収縮に外枠部72が追従することができる。たとえば、リードフレーム本体部71が、CuまたはCu合金である場合には、外枠部72の弾性率は、CuまたはCu合金の弾性率より低い。このような外枠部72の材料としては、以下に示す金属、樹脂、または、セラミック等を挙げることができる。
外枠部72を構成する金属として、Al、Ag、Au、Mg、Ti、Pb、Zn、Sn、Bi、In、Cd、または、これらを2種類以上の組み合わせたものを挙げることができる。外枠部72を構成する樹脂の例として、エポキシ樹脂、フェノール樹脂、ポリウレタン樹脂、ポリイミド樹脂、ポリエチレン(PE)樹脂、ポリプロピレン(PP)樹脂、ポリスチレン(PS)樹脂、または、これらを2種類以上組み合わせたものを挙げることができる。外枠部72を構成するセラミックとして、AlN、SiN、または、Al等を挙げることができる。
なお、外枠部72では、封止樹脂体5との密着性を高めるために、封止樹脂体5と対向する面にプライマ層を設けてもよく、あるいは、封止樹脂体5と対向する面に表面粗化処理を行ってもよい。
本実施形態によれば、外枠部72の材料の弾性率がリードフレーム本体部71の材料の弾性率より低い。これにより、外枠部72は、リードフレーム本体部71よりも弾性変形し易いため、半導体素子4の発熱等により、封止樹脂体5が熱膨張しても、封止樹脂体5に外枠部72が追従し易くなる。
さらに、リードフレーム本体部71の第1嵌合部71Aと、外枠部72の第2嵌合部72Aとが、装置本体11が接合される側において互いに嵌合している。そのため、半導体素子4の繰り返しの発熱により、封止樹脂体5が熱膨張および熱収縮を繰り返しても、外枠部72はリードフレーム本体部71から外れ難い。
結果として、第1および第2嵌合部71A、72Aを介して、リードフレーム本体部71と外枠部72が拘束された状態を維持しつつ、第2リードフレーム7の外枠部72と封止樹脂体5との界面に発生する応力を低減することができる。これにより、封止樹脂体5が第2リードフレーム7の外枠部72から剥離することを防止することができる。
次に、図5を参照して、本実施形態の半導体装置1の製造方法を以下に説明する。本実施形態の半導体装置1の製造方法では、まず、図5(a)に示すように、装置本体11に、第1リードフレーム3およびリードフレーム本体部71を接合した接合体12を準備する。
具体的には、第1リードフレーム3に第1接合材21を介して半導体素子4を接合し、半導体素子4に、第2接合材22を介して、金属ブロック6を接合し、金属ブロック6に、第3接合材23を介して、リードフレーム本体部71を接合する。接合は、所定の熱履歴のリフローはんだ付けにより行う。次に、図示しないが、リードフレーム本体部71に、配線を接合する。接合は、これらが導通した状態を確保することができる接合であれば特に限定されない。
次に、図5(b)に示すように、リードフレーム本体部71の第1嵌合部71Aに外枠部72の第2嵌合部72Aを嵌合させて、第2リードフレーム7を形成する。具体的には、配線9が接合された状態の接合体12を反転させ、この反転状態で、一例として、図4(a)の如く、外枠部72を4つに分割した分割部品72B~72Eを装置本体11の側面側から挿入する。
より具体的には、第1嵌合部71Aの第1凹部71aに第2嵌合部72Aの第2外縁部72cを嵌入し、かつ、第2嵌合部72Aの第2凹部72aに第1嵌合部71Aの第1外縁部71cを嵌入する(図1(b)、図4(b)参照)。第1および第2嵌合部71A、72Aは、互いに嵌合する構造を有するため、リードフレーム本体部71に対する外枠部72(具体的には分割部品72B~72E)の位置決めを容易にすることができる。
次に、図5(c)に示すように、外枠部72の表面と共に、装置本体11および第1リードフレーム3の表面を覆うように、封止樹脂体5をモールド成形する。具体的には、上記の如く、第1および第2嵌合部71A、72Aが互いに嵌合した状態の接合体12を金型8内に挿入後、エポキシ樹脂等の未硬化の熱硬化性樹脂を注入口81から金型8内に充填する。この状態で、未硬化の熱硬化性樹脂を所定の加熱温度および加熱時間で加熱し、これを熱硬化させ、その後、室温まで、冷却する。
ところで、封止樹脂体5の成形過程において、封止樹脂体5を構成する封止樹脂では、硬化反応による収縮(硬化収縮)と、冷却による収縮(熱収縮)とに起因した樹脂収縮が発生する。この樹脂収縮に起因した封止樹脂体5の体積の収縮は、装置本体11の配置方向の寸法に拘束される。
このため、図12に示す従来の半導体装置1’の場合には、第1および第2リードフレーム3’、7’と封止樹脂体5との界面に、剥離を誘発する応力Pが発生する。この応力Pが大きくなると、封止樹脂体5が第1および第2リードフレーム3’、7’から剥離する可能性がある。
それに対して、本実施形態では、封止樹脂体5と接着した外枠部72の材料の弾性率がリードフレーム本体部71の材料の弾性率より低い。これにより、外枠部72は、リードフレーム本体部71よりも弾性変形し易いため、封止樹脂体5の成形過程において、封止樹脂体5に熱収縮が発生しても、封止樹脂体5に外枠部72が追従し易くなる。このような結果、外枠部72と封止樹脂体5との界面に発生する応力を低減することができ、封止樹脂体5が外枠部72から剥離することを防止することができる。
次に、図6および図7を参照して、本実施形態の変形例およびその製造方法について以下に説明する。図6からわかるように、本変形例に係る半導体装置1が上述した実施形態のものと相違する点は、第2リードフレーム7が、リードフレーム本体部と外枠部を備えず、第1リードフレーム3が、リードフレーム本体部31と、外枠部32とを備える点である。よって、以下に相違点について主に説明し、上述した実施形態と同じ部材および部分に関しては、同じ符号を付してその詳細な説明は省略する。
リードフレーム本体部31および外枠部32は、それぞれ、上述した実施形態のリードフレーム本体部71および外枠部72に対応する。したがって、図6(a)および図6(b)に示すように、リードフレーム本体部31および外枠部32には、それぞれ、互いに嵌合している第1嵌合部31Aおよび第2嵌合部32Aが形成されている。そして、上述した実施形態と同様に、第1凹部31aの側壁面31bを形成している第1外縁部31cは、第2凹部32aに嵌入されている。一方、第2凹部32aの側壁面32bを形成している第2外側縁32cは、第1凹部31aに嵌入されている。
このような変形例に係る半導体装置1の場合にも、外枠部32が、上述した実施形態と同様に、封止樹脂体5に追従可能となるため、外枠部32と封止樹脂体5との界面に発生する応力を低減することができる。その結果、封止樹脂体5が外枠部32から剥離することを防止することができる。
本変形例に係る製造方法では、図7(a)の如く、準備した接合体12は、リードフレーム本体部31に、装置本体11および第2リードフレーム7が接合されている。次いで、この接合体12のリードフレーム本体部31の外周に配線(図示せず)を接続する。
次に、図7(b)に示すように、リードフレーム本体部31の第1嵌合部31Aに外枠部32の第2嵌合部32Aを嵌合させて、第1リードフレーム3を形成する。最後に図7(c)の如く、接合体12を金型8内に挿入後、封止樹脂体5をモールド成形する。
本変形例に係る製造方法の場合にも、成形過程において、外枠部32が、上述した実施形態と同様に、封止樹脂体5に追従可能となる。そのため、上述した実施形態同様に、封止樹脂体5の外枠部32からの剥離を防止することができる。
ここで、発明者は、半導体装置の解析モデルで、外枠部および封止樹脂体の接着界面の応力を解析した。
具体的には、図8の如く、2つのリードフレームの間に、接合材を介して、半導体素子(SiC)および金属ブロック(Cu)を配置し、これらを封止樹脂体で封止した半導体装置を解析モデルとしたこの解析モデルでは、図8に示す節点Aでは、XおよびY方向を完全拘束し、一方、図8に示す節点Bでは、Y方向を拘束した。
また、解析では、図9に示す如く、解析ステップ1~3の温度を、それぞれ180℃、179℃、および25℃とした。ここで、解析ステップ1から解析ステップ2では、封止樹脂体の硬化収縮を模擬し、解析ステップ2から解析ステップ3では、封止樹脂体の熱収縮を模擬した。
上述した解析モデルおよび解析履歴を用いて、リードフレーム(外枠部)の弾性率を変化させた時の、リードフレームと封止樹脂体との界面の応力(樹脂接着界面の応力)を解析した。結果を図10に示す。
図10からわかるように、外枠部の弾性率を低下させれば、樹脂接着界面の応力が低下することがわかる。これにより、リードフレーム(リードフレーム本体部)の素材であるCuの弾性率(118GPa)よりも、外枠部の弾性率を低くすれば、封止樹脂体の収縮に外枠部が追従し易くなり、樹脂接着界面の応力を低下させることができると考えられる。
さらに、発明者は、上述した解析モデルおよび解析履歴を用いて、リードフレームの弾性率をCuの弾性率に固定して、リードフレームの線膨張係数を変化させて、樹脂接着界面の応力を解析した。結果を図11に示す。
図11からわかるように、線膨張係数を低下させれば、樹脂接着界面の応力が低下することがわかる。これにより、外枠部の弾性率の低弾性率化に加えて、リードフレーム本体部の素材であるCuの線膨張係数(17ppm/K)よりも、外枠部の線膨張係数を低くすれば、封止樹脂体の収縮に外枠部がさらに追従し易くなり、樹脂接着界面の応力を低下させることができると考えられる。なお、外枠部の材料が樹脂である場合には、樹脂に添加するフィラーの種類や量を調整することにより、外枠部の線膨張係数を小さくすることができる。
以上、本発明の一実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。
例えば、上述の実施形態およびその変形例では、第1および第2リードフレームのうちいずれか一方が、リードフレーム本体部および外枠部を備えていたが、第1および第2リードフレームの両方がリードフレーム本体部および外枠部を備えていてもよい。
1:半導体装置、3:第1リードフレーム、4:半導体素子、5:封止樹脂体、6:金属ブロック、7:第2リードフレーム、11:装置本体、31、71:リードフレーム本体部、31A、71A:第1嵌合部、32、72:外枠部、32A、72A:第2嵌合部

Claims (1)

  1. 第1および第2リードフレームと、前記第1および第2リードフレームの間に、前記第1リードフレームの側から前記第2リードフレームの側に向かって、半導体素子および金属ブロックが順に配置された装置本体と、前記第1および第2リードフレームの間において、前記装置本体を封止する封止樹脂体と、を少なくとも備えた半導体装置であって、
    前記第1および第2リードフレームのうち、少なくとも1つは、前記装置本体に接合されたリードフレーム本体部と、前記リードフレーム本体部の外周に沿って配置され、前記封止樹脂体に接着された外枠部と、を備えており、
    前記リードフレーム本体部のうち、前記装置本体が接合される側の外周の少なくとも一部分には、前記外枠部と嵌合する第1嵌合部が形成されており、前記外枠部には、前記第1嵌合部と嵌合する第2嵌合部が形成されており、
    前記リードフレーム本体部と前記外枠部とは、金属材料からなり、
    前記外枠部の金属材料の弾性率は、前記リードフレーム本体部の金属材料の弾性率よりも低いことを特徴とする半導体装置。
JP2018201405A 2018-10-26 2018-10-26 半導体装置 Active JP7124637B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018201405A JP7124637B2 (ja) 2018-10-26 2018-10-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018201405A JP7124637B2 (ja) 2018-10-26 2018-10-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2020068340A JP2020068340A (ja) 2020-04-30
JP7124637B2 true JP7124637B2 (ja) 2022-08-24

Family

ID=70388763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018201405A Active JP7124637B2 (ja) 2018-10-26 2018-10-26 半導体装置

Country Status (1)

Country Link
JP (1) JP7124637B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288566A (ja) 2007-04-20 2008-11-27 Nec Electronics Corp 半導体装置
JP2010010503A (ja) 2008-06-30 2010-01-14 Hitachi Ltd 半導体装置
JP2011014678A (ja) 2009-07-01 2011-01-20 Nissan Motor Co Ltd 半導体装置
JP2018081973A (ja) 2016-11-15 2018-05-24 トヨタ自動車株式会社 半導体モジュール
WO2017169134A9 (ja) 2016-03-30 2018-08-09 三菱電機株式会社 パワーモジュール及びその製造方法並びにパワーエレクトロニクス機器及びその製造方法
WO2018146780A1 (ja) 2017-02-09 2018-08-16 三菱電機株式会社 半導体装置及び電力変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288566A (ja) 2007-04-20 2008-11-27 Nec Electronics Corp 半導体装置
JP2010010503A (ja) 2008-06-30 2010-01-14 Hitachi Ltd 半導体装置
JP2011014678A (ja) 2009-07-01 2011-01-20 Nissan Motor Co Ltd 半導体装置
WO2017169134A9 (ja) 2016-03-30 2018-08-09 三菱電機株式会社 パワーモジュール及びその製造方法並びにパワーエレクトロニクス機器及びその製造方法
JP2018081973A (ja) 2016-11-15 2018-05-24 トヨタ自動車株式会社 半導体モジュール
WO2018146780A1 (ja) 2017-02-09 2018-08-16 三菱電機株式会社 半導体装置及び電力変換装置

Also Published As

Publication number Publication date
JP2020068340A (ja) 2020-04-30

Similar Documents

Publication Publication Date Title
TWI795677B (zh) 半導體裝置及製造其之方法
JP5472498B2 (ja) パワーモジュールの製造方法
TWI485817B (zh) 微電子封裝及其散熱方法
JP6020731B2 (ja) 半導体モジュール、半導体装置、及び自動車
CN107112316B (zh) 半导体模块
JP5900620B2 (ja) 半導体装置
TW201448137A (zh) 功率覆蓋結構及其製造方法
CN109585385B (zh) 半导体装置
JP4362366B2 (ja) 半導体回路素子のエアキャビティパッケージの形成方法
TW201501248A (zh) 功率覆蓋結構及其製造方法
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
US11251112B2 (en) Dual side cooling power module and manufacturing method of the same
JP2011216564A (ja) パワーモジュール及びその製造方法
JP6072626B2 (ja) 電力用半導体装置
JP6360035B2 (ja) 半導体装置
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP7124637B2 (ja) 半導体装置
JP2017135144A (ja) 半導体モジュール
US12062549B2 (en) Semiconductor packages and related methods
US9496228B2 (en) Integrated circuit and method of manufacturing an integrated circuit
JP2007027261A (ja) パワーモジュール
JP2020102501A (ja) 半導体装置
JP6922674B2 (ja) 半導体装置
JP6981192B2 (ja) 半導体装置の製造方法
WO2021181649A1 (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220725

R151 Written notification of patent or utility model registration

Ref document number: 7124637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151