JP6072626B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP6072626B2
JP6072626B2 JP2013133335A JP2013133335A JP6072626B2 JP 6072626 B2 JP6072626 B2 JP 6072626B2 JP 2013133335 A JP2013133335 A JP 2013133335A JP 2013133335 A JP2013133335 A JP 2013133335A JP 6072626 B2 JP6072626 B2 JP 6072626B2
Authority
JP
Japan
Prior art keywords
power semiconductor
frame member
layer
semiconductor device
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013133335A
Other languages
English (en)
Other versions
JP2015008242A (ja
Inventor
範之 別芝
範之 別芝
中島 泰
泰 中島
石井 隆一
隆一 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013133335A priority Critical patent/JP6072626B2/ja
Publication of JP2015008242A publication Critical patent/JP2015008242A/ja
Application granted granted Critical
Publication of JP6072626B2 publication Critical patent/JP6072626B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、電力用半導体装置に関し、特に、絶縁基板を構成するセラミック層の周縁に枠部材を設けて樹脂封止した電力用半導体装置に関する。
近年、環境問題に対する意識の高まりから、電力用半導体装置が一般産業用途、電鉄用途のみならず車載用途にも広く使用されるようになった。特に車載用部品は限られた許容サイズの中で各部品を小さく、軽くすることが車両の性能に直結することから、電力用半導体装置に対してもサイズの縮小化が非常に重要な課題になっている。
例えばAlN、Al2O3、Si3N4などの絶縁性セラミック基板の両面に、CuもしくはAlの導体層を、ろう付けもしくは拡散接合により固着した、いわゆるDBC基板(Direct Bonded Copper 基板:登録商標)もしくはDBA基板(Direct Brazed Aluminum 基板:登録商標)を用いる電力用半導体装置が広く知られている(例えば特許文献1、2)。パワー半導体素子は、このDBC基板もしくはDBA基板に設けられたダイパッドに搭載する。電極は、パワー半導体素子の電極面およびDBC基板(もしくはDBA基板)のダイパッドを有する面から取り出される。取り出された電極を一体化させ、トランスファーモールドで樹脂封止を行う。
この時、絶縁基板の両面に固着された導体層の間には沿面放電を防止するために電力用半導体装置の使用電圧に応じて一定の距離を確保する必要がある。沿面放電距離は使用雰囲気環境による汚染度で規定されるため、製品サイズに応じて導体層の汚染度を決める。製品サイズを少しでも小さくする必要がある場合には、導体層の沿面放電箇所に相当する部分を樹脂で覆うことで汚染度が低い状態とする。具体的な封止手段としてトランスファーモールドで導体層の沿面放電箇所を全て覆う。樹脂はセラミック層の外周まで欠陥なく充填させる。セラミック層には、樹脂が外周部の全体に行き渡るようにセラミック層の外側に一定の距離(余白)を確保する。
電極まで一体化させた絶縁基板をトランスファーモールドする際には、絶縁基板に沿って凹みを設けた下金型と樹脂封止の高さを決める上金型とを使用する方法が一般的である。封止用の樹脂は両金型の側面から注入する。この時、電極を封止樹脂の外部へ取り出す必要がある。トランスファーモールドでは100気圧もの加圧力を仕掛品に印加する。封止樹脂の側面から電極を取り出す構成としておけば、電極を上下方向に加圧出来る。電極と金型の隙間は最小限に抑えられ、樹脂バリ発生などの品質問題を防ぐことが出来る。この時、電極は側面から取り出されるため、電力用半導体装置の平面方向に距離(長さ)を確保する。
トランスファーモールドで半導体モジュールの上面方向から電極を取り出す構成とした電力用半導体装置も知られている(例えば特許文献3)。ここでは外部接続電極の外周を覆うように金型には凹み形状を設けている。ところが外部接続電極と金型の凹み部の寸法関係が、電極よりも金型が大きい場合には樹脂が溢れ出すことが想定される。電極には樹脂が付着して外部接続が出来なくなる。また電極よりも金型が小さい場合には、型締め時に上金型と下金型が一致するまで型締めを行うことが出来ない。モジュールの側面から樹脂が溢れて所望の形状が得られないことが想定される。
特開2011-172483号公報 特開2006-351737号公報 特開2009-059812号公報
この発明は、上述のような課題を解決するためになされたもので、固着層の疲労耐久性を維持しつつ、沿面放電の防止効果を向上するという課題を解決することを目的にするものである。
本発明に関わる第1の電力半導体装置は、第1主面と第2主面を有し、第1主面には外周に第1余白部を残して第1の導体層が接合され、第2主面には外周に第2余白部を残して第2の導体層が接合されている絶縁性のセラミック層と、取付け面に第1の導体層が接合されている放熱部材と、第2の導体層に接合されている電力用半導体素子と、電力用半導体素子に接合されている第1電極と、第2の導体層に接合されている第2電極と、外壁部と縮口部を有し、セラミック層の側面が外壁部と接着されている絶縁性の枠部材と、枠部材の内側に充填されている封止樹脂とを備えている。第1電極と第2電極は、先端部が封止樹脂の表面から外部に延出し、セラミック層の第1余白部は、枠部材の縮口部と接着されていて、セラミック層の第2余白部は、封止樹脂と当接しているものである。
電力用半導体装置において、絶縁基板の両面に固着された導体層に起こる沿面放電を防止する効果が向上し、サイズの縮小化が可能になる。
本発明の実施の形態1に係る電力用半導体装置を示す断面図である。 本発明の実施の形態1に係る絶縁基板を示す断面図である。 本発明の実施の形態2に係る電力用半導体装置を示す断面図である。 本発明の実施の形態3に係る電力用半導体装置を示す断面図である。 本発明の実施の形態4に係る電力用半導体装置を示す断面図である。 本発明の実施の形態5に係る電力用半導体装置を示す断面図である。 本発明の実施の形態5に係る絶縁基板を示す断面図である。 本発明の実施の形態6に係る電力用半導体装置を示す断面図である。 本発明の実施の形態7に係る電力用半導体装置を示す断面図である。 本発明の実施の形態8に係る電力用半導体装置を示す断面図である。 本発明の実施の形態9に係る電力用半導体装置を示す断面図である。
以下に本発明にかかる電力用半導体装置の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
実施の形態1.
図1は実施の形態1に係る電力用半導体装置の断面図である。電力用半導体装置100は、半導体モジュール31と放熱部材13を第3の固着層14により接合する構成となっている。絶縁基板30は下面導体層1、セラミック層2および上面導体層3からなる。放熱部材13は、フィン部13aと本体部13bからなる。電力用半導体素子5は絶縁基板30に搭載されている。具体的には上面導体層3に第1の固着層4により複数の電力用半導体素子5が接合されている。セラミック層2の材料としては、AlN、Si3N4、Al2O3などの絶縁性があり、熱伝導性の高い材料が好適である。放熱部材13は、取付け面13cを有する。
図2は、絶縁基板30の構成を示している。セラミック層2には下面導体層1および上面導体層3が形成されている。セラミック層2の外周には、下面側余白2aと上面側余白2bが設けられている。セラミック層2は、側面2cを有し、厚みが0.3mmから1mm程度のものが産業的に用いられている。上面導体層3および下面導体層1は、絶縁基板30の面積よりも小さい、例えばCu、Al、CuとAlの積層体などで構成できる。上面導体層3と下面導体層1の厚みはおおよそ0.2mm〜1mm程度である。両導体層の厚みは、厚ければ電力用半導体素子5からの放熱性が高まるが、厚ければ厚いほどセラミック層2に対する熱応力が大きくなる。
電力用半導体素子5の破壊を防止するためにはマージンを大きく確保する必要があり、多くの場合、0.3mm程度の厚さのものが用いられている。枠部材12は、外壁部12aと縮口部12bを有している。絶縁基板30と枠部材12は接着固定される。接着する際には、絶縁基板30を枠部材12の上方から挿入(または圧入)する。縮口部12bの基準面12eおよび基準面12eに連なる外壁部12aの底部に接着剤を塗布しておく方法が有効であるが、セラミック層2の側面2cおよび下面側余白2aを中心に接着剤を塗布してから枠部材12に挿入する方法も可能である。
第1の固着層4には、例えば、はんだ、Ag導体、Cu導体などの導電性があり機械的な固着が可能な金属系の物質が用いられる。この場合、Ag導体など高融点の材料を用いることで電力用半導体素子5の動作温度が高まったときの固着層の信頼性を高めることができる。電力用半導体素子5の材料としては通常Siが用いられるが、GaNやSiCなど高温動作可能な素材を用いてもよい。そのような高温動作可能な材料を用いるほうが電力用半導体装置100の全体の小型化が可能となり好適である。
電力用半導体素子5は、珪素(Si)によって形成したものの他、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成したものも好適に使用することができる。ワイドバンドギャップ半導体としては、炭化珪素(SiC)、窒化ガリウム系材料またはダイヤモンドなどがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、電力用半導体素子5を用いた装置の小型化が可能となる。
上面導体層3の上面から電極7と電極9が上方に向かって取り出されている。電極7と電極9は上面導体層3に第1の固着層4により接合されている。電力用半導体素子5の上面からは電極8が上方に向かって取り出されている。電極8は複数の電力用半導体素子5に第2の固着層6により接合されている。電極7〜電極9は上方向に露出しており、電極部を構成している。電極7〜電極9の材料は例えばCuやCu合金などの電気伝導性が高く産業的に使いやすい材料が好適である。
本実施の形態では電力用半導体素子5が二つの例を示している。これは例えばIGBT(Insulated Gate Bipolar Transistor )やMOSFET( Metal-Oxide-Semiconductor Field-Effect Transistor )などのスイッチング素子と、FwDi( Free Wheeling Diode )のような受動素子との組み合わせを示している。このような素子はセットで用いられるのが通常であるが、1セットである必要はなく、2セットや3セットであっても同様の効果を発揮できる。
電極8には電力用半導体素子5の表面で発生した熱を外部電極や周囲の第1の封止樹脂11に拡散させる働きがある。電極8は熱伝導率が高いことも必要であるため、Cuの適用が効果的である。電力用半導体素子5の上面から取り出される信号配線10は、電力用半導体素子5が実装されていない上面導体層3と電気的に接続される。第2の固着層6の材料としては、はんだ、Ag、Cu、または導電性のCuSn合金などの電気導電性のある材料が好適である。本実施の形態では、電極7と電極9の固着に使用する第1の固着層4に第2の固着層6と同じ素材を用いているが、導電性と所定の信頼性を確保できるのであれば、他の材質でもかまわない。
第2の固着層6は電力用半導体素子5に直接接する場所に配置されているため、高融点であることが好ましい。金属は再結晶温度以上で使用していると、結晶粒界が拡散により移動して結晶粒が粗大化し、金属疲労に対して弱くなる。はんだなどの低融点材料は産業的には接合時の加熱温度が低いため使いやすいが、長期信頼性の観点で接合時は低融点で接合中に融点が上昇するAgシンター材、Cuシンター材、CuSnシンター材などの適用を検討している。
電極8には例えば0.2mm〜1mm程度の厚さの金属が用いられる。電極8は、厚さが大きいほど電力用半導体素子5への熱応力が大きくなるため、あまり厚くすることはできない。逆に電極8の厚みが薄いと通電時のオーム抵抗による抵抗発熱が大きくなるため、適切な厚みの選択が必要である。電極8には必要に応じて応力低減のために穴をあけるなどして見掛けの剛性をさげて熱応力を低減する手法などを用いることが好ましい。これらの各電極が実装された絶縁基板30の縁、及び絶縁基板30の下面導体層1を覆うように枠部材12が固着されている。
枠部材12の内側は、外壁部12aよりも低い高さまで第1の封止樹脂11で充填されている。第1の封止樹脂11で電力用半導体素子5と各固着層を覆うことで半導体モジュール31を構成している。各電極は先端部が外部電極と接続出来るように第1の封止樹脂11の表面から露出させている。枠部材12の材料としては射出成型可能で耐熱性の高い樹脂材料が用いられる。例えばPPS(ポリフェニレンサルファイド)、液晶樹脂、フッ素系樹脂などが好適である。第1の封止樹脂11には例えばエポキシ系の接着剤もしくはポッティング材が用いられる。半導体モジュール31は放熱部材13の取付け面13cに第3の固着層14によって接合されている。
放熱部材13としてはAl、Cu,CuMo合金、SiCAlなどが用いられている。熱伝導率が高い材料であることが重要であるが、絶縁基板30などの電力用半導体素子5を搭載した部分と放熱部材13の間の線膨張係数の差が大きいと、第3の固着層14の耐久性の成立が難しくなるため、線膨張係数の小さいCuMoやSiCAlが高信頼を要求する製品では用いられている。第3の固着層14としては、放熱性が高く長期劣化の少ない材料が好適であるが、電力用半導体素子5から温度的な隔たりが大きいため、はんだなども十分実用に耐えうる。より高温での耐久性が達成できるAgシンター材、Cuシンター材、CuSnシンター材も同様に利用可能である。
電力用半導体装置100は一般産業用、電鉄用のみならず車載用にも広く使用されるようになっている。特に車載用においては限られた許容サイズの中で各部品を小さく、軽くすることが車両性能に直結することから、電力用半導体装置においてもサイズ縮小化は非常に重要な課題である。本実施の形態において、電力用半導体装置100のサイズを決定する設計要因は、装置に必要な電流量を耐熱上限温度範囲内で使用出来るように電力用半導体素子5から放熱部材13まで積層体の熱抵抗を決定し、使用範囲内に収めることである。
放熱部材13は空冷方式の放熱部材または水冷方式の放熱部材とがある。放熱部材13が電気的に導通する経路となると、特に水冷方式の場合は放熱部材からラジエターなどの周辺機器にも電気的な経路が生まれる。放熱部における絶縁性を保証するため、放熱部材13は、電力用半導体装置100の中で、電気的に絶縁されている必要が生じる。電気的絶縁に用いられる部材として、セラミック層の両側に導体層が固着された絶縁基板や、絶縁性のあるフィラーを含有した絶縁樹脂シートなどがある。
絶縁基板または絶縁樹脂シートのどちらを選定するかの判断材料として、電力用半導体装置のサイズが大きく影響する。一般的にセラミック層をもつ絶縁基板の方が高熱伝導である。熱伝導率は、AlNで170W/mK、Si3N4で90W/mKと言われている。絶縁樹脂シートは一般的に熱伝導率が1W/mK以下の樹脂中に熱伝導フィラーを含有させているので、6〜12W/mK程度の放熱性を得ることが出来る。絶縁樹脂シートを採用すると、放熱性を向上させるために平面方向のサイズを大きくする、または絶縁樹脂シートの厚みを薄くするという対策が必要である。
絶縁樹脂シートの厚みを薄くすると放熱性は向上するが、絶縁性を確保するためには一定の厚みの確保が必要である。この方法では限界があるため、絶縁樹脂シートを採用し放熱性を向上させようとすると平面方向に熱拡散させるという手段を取らざるを得ない。一方でセラミック層をもつ絶縁基板を採用すると、セラミック層が高熱伝導であり、更に導体層に銅(398W/mK)やアルミニウム(180W/mK)を固着させることが可能であるため、絶縁樹脂シートよりも放熱性が良好である。電力用半導体素子から発生する熱を放熱部材に向かってより小さい面積で処理することが出来るので、電力用半導体装置のサイズを縮小することが実現出来る。
電力用半導体装置では、部材間の固着層の信頼性を確保しなければならない。接合部の信頼性を決める要因は、被接合材料間の線膨張係数差による熱応力、及び固着層材料の厚みとヤング率である。本実施の形態における線膨張係数差について説明する。第1の固着層4に関わる部材として、電力用半導体素子5の線膨張係数は、例えば珪素であれば2.5ppm/K、炭化珪素であれば4.5ppm/Kである。一方で絶縁基板30は、セラミック層2が窒化アルミニウムであれば4.6ppm/K、窒化珪素であれば3.0ppm/Kである。上面導体層3と下面導体層1は銅やアルミニウムなどの金属で構成され、その線膨張係数は銅であれば18ppm/K、アルミニウムであれば23ppm/Kとなる。セラミック層2と上面導体層3及び下面導体層1とが固着されているものとみなすと、絶縁基板30の線膨張係数は厚みの比率に依存するが一般的に8〜12ppm/Kとなる。すなわち、第1の固着層には最大で9.5ppm/Kもの線膨張係数差による熱応力がかかる。
第2の固着層6に関わる部材として、電力用半導体素子5と電極8が存在する。電力用半導体素子5の線膨張係数は例えば珪素であれば2.5ppm/K、炭化珪素であれば4.5ppm/Kである。電極8は一般的に銅やアルミニウムなどの金属で構成され、その線膨張係数は、銅であれば18ppm/K、アルミニウムであれば23ppm/Kとなる。すなわち、第2の固着層6は、最大で19.5ppm/Kもの線膨張係数差による熱応力がかかる。これらの熱応力の低減のため第1の封止樹脂11を用いている。線膨張係数が10ppm/Kで、弾性率が10MPa程度の封止樹脂が実用的に入手可能である。
このようなきわめて低い線膨張係数の封止樹脂の場合の課題としては、枠部材12との線膨張係数差により、枠部材12と第1の封止樹脂11との間に隙間が開くことが挙げられる。この開きの防止のためには枠部材12の厚みを小さくする事があげられる。この場合の背反として、温度変化により枠部材12と絶縁基板30の間に隙間が開くという懸念がある。すなわちPPSなどの線膨張係数は20ppm/K程度であるのに対し、絶縁基板30の線膨張係数はトータルで10ppm/K程度である。このため100℃程度の温度変化が50mm四方程度の絶縁基板30に与えられると隙間が発生することが想定される。これを防止するため、本実施の形態では枠部材12は外壁部12aに連なる縮口部12bを有する。縮口部12bは、下面導体層1の外側領域(下面側余白2a)と接着している。
セラミック層2の側面2cは、外壁部12aと接着している。セラミック層2の各導体層からの露出部(上面側余白2b)は樹脂で覆われていて、封止樹脂11と当接している。枠部材12と絶縁基板30の伸び縮みの差が生じても縮口部12bの基準面12eの幅の分だけ枠部材12が追従するため、第1の封止樹脂11がはがれるなどの不具合を防止できる。またセラミック層2への接着面積も(セラミック層2の厚み+縮口部12bの幅)と広げることができるため接着強度を高くとることができる。セラミック層2の各導体層との隙間部及びセラミック層の厚みの合計が上面導体層3と下面導体層1の間の絶縁距離となる。本実施の形態では枠部材12に段差を設けてセラミック層2に接着したため、内部絶縁距離を確保できた。
枠部材12の段差(縮口部12b)の高さは下面導体層1と同じ高さにすることが望ましい。こうすることで、第3の固着層14を接合する時の作業の容易性が高まる。なぜならセラミック層2などは第1の封止樹脂によって見えなくなっており高さが不明であるからである。このため枠部材12を用いて第3の固着層14での接合時の位置決めを行うことになる。産業的にはこの枠部材12を用いて位置制御することが容易で、枠部材の高さで制御するのが最も簡便である。枠部材の段差の高さを下面導体層1よりも低くする事も以下の有効性がある。第3の固着層14が、下面導体層1の側面にも接合され、第3の固着層の周囲部の厚みを大きくすることができる。熱歪は厚みが大きいほどが小さくなるため第3の固着層の周囲部の熱歪が緩和され長期信頼性の確保が容易となる。
枠部材12の段差を下面導体層1よりも厚くする事にも以下の有効性がある。長期信頼性制約が大きくない用途の場合は、下面導体層1の厚みは薄いほうが放熱性確保には有効である。ただし厚みが0になると、前述のように熱歪が大きくなり実用的ではなくなる。枠部材の段差の高さを下面導体層よりも大きくしておき、最低限の厚みとして規定する。すなわち作業として枠部材を放熱部材に近づけるようにして接合すれば、最低限でも枠部材の段差の高さと下面導体層の厚みの差だけは第3の固着層の厚みを確保でき、熱歪の最大を規定できる。枠部材12の外周の大きさを、外壁部12aと縮口部12bで同じにしているが、外壁部12aと縮口部12bのどちらかの外周を大きくすることもできる。
これらのような熱歪の最大を規定することのメリットを説明する。長期劣化による固着層への亀裂進展は電力用半導体素子5から放熱部材13への熱伝導の妨げになる。この亀裂進展が発生しないか放熱性能上問題のない範囲となる固着層の厚みを再現性よく実現することで、亀裂進展を前提とせずに放熱設計を実施できる。これらの3つの厚みの関係のいずれの場合も、内部絶縁距離をセラミック層の厚み+セラミック層と下面及び上面導体層の面内の最小の隙間量の合計にできるため電力用半導体装置100を小型化できた。
本実施の形態では、電力用半導体素子5に対して絶縁基板30が一枚だけ放熱部材に搭載されている例を示しているが、絶縁基板30は複数あっても同様の効果を発揮できる。これら、複数の絶縁基板を用いる例では、放熱部材に取り付ける前の状態で、電力用半導体素子の周囲が封止されているため、耐電圧試験などを通常通り行い、不良素子があった時にその絶縁基板だけを廃却する事ができる。このため全体を一気に組上げてしまって、あとで不良素子が混じっていた場合、全部丸ごと捨てないといけないが、そのような状況の発生を回避できる。
実施の形態2.
図3に本発明の実施の形態2に係る電力用半導体装置の断面を示す。枠部材12は拡口部12cを備えている。拡口部12cは縮口部12bから放熱部材13に向かって延在している。また放熱部材13は取付け面13cに溝(凹み部)13dを有する。溝13dの幅は拡口部12cの幅よりも若干広くしておき、溝13dの深さ<拡口部12cの高さとしておく。このような部位を更に備えたため、拡口部12cの先端部を溝13dに差し込むことで位置決めが容易となる。第3の固着層14の厚みを規定でき、再現性が非常に増すため産業的に有用である。すなわち第3の固着層14の厚みを規定することで、温度変化による熱歪のばらつきを抑制でき、長期信頼性の安定度が飛躍的に向上した。
電力用半導体装置100の寿命は最も早く壊れた箇所によって規定されるため、熱歪の大きさが安定であることは重要である。電力用半導体装置の接合材にはんだを用いる場合、接合層の厚みを規定したい。厚みを規定すると、はんだの凝固時に体積収縮するために、接合層に引け巣が発生する。十分信頼性のレベルが合うようにはんだ層の厚みを一定にすることは困難である。本発明によれば、第3の固着層14の厚みを高レベルで安定化できる。長期信頼性における最も薄いはんだ層の課題を解決でき、均質で統一な接合層厚みを得られ信頼性が安定するというメリットが得られた。
この例では拡口部12cはスカート状に全周形成されている例を示したが、最低3つの突起であっても厚みと位置決め機能は発揮できる。更に全周をスカート状に配置することで、第3の固着層14への湿気等の進入を防止する機能が実現できる。このため樹脂接着などを第3の固着層14に用いる場合には更に耐湿性の向上も発揮できる。また、この図では絶縁基板30と枠部材12がひとつ、放熱部材13がひとつの例を示したが、これらが複数であっても同様の結果を発揮できる。例えば10個以上の絶縁基板30を最小限の隙間で放熱部材13に配列したい場合、位置決め性が課題となる。本実施の形態であれば絶縁距離の確保と熱歪にたいする信頼性向上、位置決め性の3つの課題が一気に解決できる。図では枠部材12の内周の大きさを、外壁部12aと拡口部12cで同じにしているが、外壁部12aと拡口部12cのどちらかの内周を大きくすることもできる。
実施の形態3.
図4に本発明の実施の形態3に係る電力用半導体装置の断面を示す。本実施の形態では放熱部材13に放熱部材凸部13e、枠部材12に溝12dを備えている。溝12dは縮口部12bに形成されている。放熱部材凸部13eの幅は溝12dの幅よりも若干広くしておき、溝12dの深さ<放熱部材凸部13eの高さとしておく。このような部位を備えたため、溝12dに放熱部材凸部13eを差し込むことで位置決めが容易となる。発揮される効果は実施の形態1、2と同様である。ただしこの実施の形態のほうが放熱部材13のコストが上がる可能性があるため、放熱部材13がダイキャストの場合に有効である。
実施の形態4.
本発明による実施の形態4に係る電力用半導体装置を図5に示す。枠部材12は実施の形態1と同様に、外壁部12aと縮口部12bを有している。枠部材12の内側は、外壁部12aよりも低い高さまで第1の封止樹脂11で充填されている。第1の封止樹脂11で電力用半導体素子5と各固着層を覆うことで半導体モジュール31を構成している。各電極は先端部が外部電極と接続出来るように第1の封止樹脂11の表面から露出させている。
図のように電力用半導体装置100は第3の固着層14を取り囲む第2の枠部材21を更に備えている。第2の封止樹脂20は、第1の枠部材12の端部を覆う。この例によっても絶縁距離をセラミック層の厚み及び上面導体層、下面導体層とセラミック層の隙間の合計からなる沿面絶縁距離は実施の形態1〜8同様に最大限に確保できる。
実施の形態5.
図6は実施の形態5に係る電力用半導体装置の断面図である。電力用半導体装置100は、半導体モジュール31と放熱部材13を第3の固着層14により接合する構成となっている。絶縁基板30は下面導体層1、セラミック層2および上面導体層3からなる。放熱部材13は、フィン部13aと本体部13bからなる。電力用半導体素子5は絶縁基板30に搭載されている。具体的には上面導体層3に第1の固着層4により複数の電力用半導体素子5が接合されている。セラミック層2の材料としては、AlN、Si3N4、Al2O3などの絶縁性があり、熱伝導性の高い材料が好適である。
放熱部材13は、取付け面13cを有する。枠部材12の段差は外壁部12aの肉厚幅に収まる拡口部12cにより構成されている。セラミック層2の側面2cは、拡口部12cに接着されている。このようにすることで、枠部材12の成型によるゆがみを最小限に抑えることができる。絶縁基板30との成型収縮によるゆがみを見越して設ける必要がある隙間が減少するというメリットもある。
図7は、絶縁基板30の構成を示している。セラミック層2には下面導体層1および上面導体層3が形成されている。セラミック層2の外周には、下面側余白2aと上面側余白2bが設けられている。セラミック層2は、側面2cを有し、厚みが0.3mmから1mm程度のものが産業的に用いられている。上面導体層3および下面導体層1は、絶縁基板30の面積よりも小さい、例えばCu、Al、CuとAlの積層体などで構成できる。上面導体層3と下面導体層1の厚みはおおよそ0.2mm〜1mm程度である。両導体層の厚みは、厚ければ電力用半導体素子5からの放熱性が高まるが、厚ければ厚いほどセラミック層2に対する熱応力が大きくなる。
電力用半導体素子5の破壊を防止するためにはマージンを大きく確保する必要があり、多くの場合、0.3mm程度の厚さのものが用いられている。枠部材12は、外壁部12aと拡口部12cを有している。絶縁基板30と枠部材12は接着固定される。接着する際には、枠部材12を絶縁基板30に上方から押圧する。或いは、絶縁基板30を枠部材12の下方から挿入(または圧入)する。拡口部12cの基準面12eおよび基準面12eに連なる外壁部12aの底部に接着剤を塗布しておく方法が有効であるが、セラミック層2の側面2cおよび上面側余白2bを中心に接着剤を塗布してから枠部材12に挿入する方法も可能である。
第1の固着層4には、例えば、はんだ、Ag導体、Cu導体などの導電性があり機械的な固着が可能な金属系の物質が用いられる。この場合、Ag導体など高融点の材料を用いることで電力用半導体素子5の動作温度が高まったときの固着層の信頼性を高めることができる。電力用半導体素子5の材料としては通常Siが用いられるが、GaNやSiCなど高温動作可能な素材を用いてもよい。そのような高温動作可能な材料を用いるほうが電力用半導体装置100の全体の小型化が可能となり好適である。
電力用半導体素子5は、珪素(Si)によって形成したものの他、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成したものも好適に使用することができる。ワイドバンドギャップ半導体としては、炭化珪素(SiC)、窒化ガリウム系材料またはダイヤモンドなどがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、電力用半導体素子5を用いた装置の小型化が可能となる。
上面導体層3の上面から電極7と電極9が上方に向かって取り出されている。電極7と電極9は上面導体層3に第1の固着層4により接合されている。電力用半導体素子5の上面からは電極8が上方に向かって取り出されている。電極8は複数の電力用半導体素子5に第2の固着層6により接合されている。電極7〜電極9は上方向に露出しており、電極部を構成している。電極7〜電極9の材料は例えばCuやCu合金などの電気伝導性が高く産業的に使いやすい材料が好適である。
本実施の形態では電力用半導体素子5が二つの例を示している。これは例えばIGBT(Insulated Gate Bipolar Transistor )やMOSFET( Metal-Oxide-Semiconductor Field-Effect Transistor )などのスイッチング素子と、FwDi( Free Wheeling Diode )のような受動素子との組み合わせを示している。このような素子はセットで用いられるのが通常であるが、1セットである必要はなく、2セットや3セットであっても同様の効果を発揮できる。
電極8には電力用半導体素子5の表面で発生した熱を外部電極や周囲の第1の封止樹脂11に拡散させる働きがある。電極8は熱伝導率が高いことも必要であるため、Cuの適用が効果的である。電力用半導体素子5の上面から取り出される信号配線10は、電力用半導体素子5が実装されていない上面導体層3と電気的に接続される。第2の固着層6の材料としては、はんだ、Ag、Cu、または導電性のCuSn合金などの電気導電性のある材料が好適である。本実施の形態では、電極7と電極9の固着に使用する第1の固着層4に第2の固着層6と同じ素材を用いているが、導電性と所定の信頼性を確保できるのであれば、他の材質でもかまわない。
第2の固着層6は電力用半導体素子5に直接接する場所に配置されているため、高融点であることが好ましい。金属は再結晶温度以上で使用していると、結晶粒界が拡散により移動して結晶粒が粗大化し、金属疲労に対して弱くなる。はんだなどの低融点材料は産業的には接合時の加熱温度が低いため使いやすいが、長期信頼性の観点で接合時は低融点で接合中に融点が上昇するAgシンター材、Cuシンター材、CuSnシンター材などの適用を検討している。
電極8には例えば0.2mm〜1mm程度の厚さの金属が用いられる。電極8は、厚さが大きいほど電力用半導体素子5への熱応力が大きくなるため、あまり厚くすることはできない。逆に電極8の厚みが薄いと通電時のオーム抵抗による抵抗発熱が大きくなるため、適切な厚みの選択が必要である。電極8には必要に応じて応力低減のために穴をあけるなどして見掛けの剛性をさげて熱応力を低減する手法などを用いることが好ましい。これらの各電極が実装された絶縁基板30の縁、及び絶縁基板30の上面導体層3を覆うように枠部材12が固着されている。
枠部材12の内側は、外壁部12aよりも低い高さまで第1の封止樹脂11で充填されている。第1の封止樹脂11で電力用半導体素子5と各固着層を覆うことで半導体モジュール31を構成している。各電極は先端部が外部電極と接続出来るように第1の封止樹脂11の表面から露出させている。枠部材12の材料としては射出成型可能で耐熱性の高い樹脂材料が用いられる。例えばPPS(ポリフェニレンサルファイド)、液晶樹脂、フッ素系樹脂などが好適である。第1の封止樹脂11には例えばエポキシ系の接着剤もしくはポッティング材が用いられる。半導体モジュール31は放熱部材13の取付け面13cに第3の固着層14によって接合されている。
放熱部材13としてはAl、Cu,CuMo合金、SiCAlなどが用いられている。熱伝導率が高い材料であることが重要であるが、絶縁基板30などの電力用半導体素子5を搭載した部分と放熱部材13の間の線膨張係数の差が大きいと、第3の固着層14の耐久性の成立が難しくなるため、線膨張係数の小さいCuMoやSiCAlが高信頼を要求する製品では用いられている。第3の固着層14としては、放熱性が高く長期劣化の少ない材料が好適であるが、電力用半導体素子5から温度的な隔たりが大きいため、はんだなども十分実用に耐えうる。より高温での耐久性が達成できるAgシンター材、Cuシンター材、CuSnシンター材も同様に利用可能である。
電力用半導体装置100は一般産業用、電鉄用のみならず車載用にも広く使用されるようになっている。特に車載用においては限られた許容サイズの中で各部品を小さく、軽くすることが車両性能に直結することから、電力用半導体装置においてもサイズ縮小化は非常に重要な課題である。本実施の形態において、電力用半導体装置100のサイズを決定する設計要因は、装置に必要な電流量を耐熱上限温度範囲内で使用出来るように電力用半導体素子5から放熱部材13まで積層体の熱抵抗を決定し、使用範囲内に収めることである。
放熱部材13は空冷方式の放熱部材または水冷方式の放熱部材とがある。放熱部材13が電気的に導通する経路となると、特に水冷方式の場合は放熱部材からラジエターなどの周辺機器にも電気的な経路が生まれる。放熱部における絶縁性を保証するため、放熱部材13は、電力用半導体装置100の中で、電気的に絶縁されている必要が生じる。電気的絶縁に用いられる部材として、セラミック層の両側に導体層が固着された絶縁基板や、絶縁性のあるフィラーを含有した絶縁樹脂シートなどがある。
絶縁基板または絶縁樹脂シートのどちらを選定するかの判断材料として、電力用半導体装置のサイズが大きく影響する。一般的にセラミック層をもつ絶縁基板の方が高熱伝導である。熱伝導率は、AlNで170W/mK、Si3N4で90W/mKと言われている。絶縁樹脂シートは一般的に熱伝導率が1W/mK以下の樹脂中に熱伝導フィラーを含有させているので、6〜12W/mK程度の放熱性を得ることが出来る。絶縁樹脂シートを採用すると、放熱性を向上させるために平面方向のサイズを大きくする、または絶縁樹脂シートの厚みを薄くするという対策が必要である。
絶縁樹脂シートの厚みを薄くすると放熱性は向上するが、絶縁性を確保するためには一定の厚みの確保が必要である。この方法では限界があるため、絶縁樹脂シートを採用し放熱性を向上させようとすると平面方向に熱拡散させるという手段を取らざるを得ない。一方でセラミック層をもつ絶縁基板を採用すると、セラミック層が高熱伝導であり、更に導体層に銅(398W/mK)やアルミニウム(180W/mK)を固着させることが可能であるため、絶縁樹脂シートよりも放熱性が良好である。電力用半導体素子から発生する熱を放熱部材に向かってより小さい面積で処理することが出来るので、電力用半導体装置のサイズを縮小することが実現出来る。
電力用半導体装置では、部材間の固着層の信頼性を確保しなければならない。接合部の信頼性を決める要因は、被接合材料間の線膨張係数差による熱応力、及び固着層材料の厚みとヤング率である。本実施の形態における線膨張係数差について説明する。第1の固着層4に関わる部材として、電力用半導体素子5の線膨張係数は、例えば珪素であれば2.5ppm/K、炭化珪素であれば4.5ppm/Kである。一方で絶縁基板30は、セラミック層2が窒化アルミニウムであれば4.6ppm/K、窒化珪素であれば3.0ppm/Kである。上面導体層3と下面導体層1は銅やアルミニウムなどの金属で構成され、その線膨張係数は銅であれば18ppm/K、アルミニウムであれば23ppm/Kとなる。セラミック層2と上面導体層3及び下面導体層1とが固着されているものとみなすと、絶縁基板30の線膨張係数は厚みの比率に依存するが一般的に8〜12ppm/Kとなる。すなわち、第1の固着層には最大で9.5ppm/Kもの線膨張係数差による熱応力がかかる。
第2の固着層6に関わる部材として、電力用半導体素子5と電極8が存在する。電力用半導体素子5の線膨張係数は例えば珪素であれば2.5ppm/K、炭化珪素であれば4.5ppm/Kである。電極8は一般的に銅やアルミニウムなどの金属で構成され、その線膨張係数は、銅であれば18ppm/K、アルミニウムであれば23ppm/Kとなる。すなわち、第2の固着層6は、最大で19.5ppm/Kもの線膨張係数差による熱応力がかかる。これらの熱応力の低減のため第1の封止樹脂11を用いている。線膨張係数が10ppm/Kで、弾性率が10MPa程度の封止樹脂が実用的に入手可能である。
このようなきわめて低い線膨張係数の封止樹脂の場合の課題としては、枠部材12との線膨張係数差により、枠部材12と第1の封止樹脂11との間に隙間が開くことが挙げられる。この開きの防止のためには枠部材12の厚みを小さくする事があげられる。この場合の背反として、温度変化により枠部材12と絶縁基板30の間に隙間が開くという懸念がある。すなわちPPSなどの線膨張係数は20ppm/K程度であるのに対し、絶縁基板30の線膨張係数はトータルで10ppm/K程度である。このため100℃程度の温度変化が50mm四方程度の絶縁基板30に与えられると隙間が発生することが想定される。これを防止するため、本実施の形態では枠部材12は外壁部12aに連なる拡口部12cを有する。拡口部12cは、上面導体層3の外側領域(上面側余白2b)と接着している。
セラミック層2の側面2cは、拡口部12cと接着している。セラミック層2の各導体層からの露出部(上面側余白2b)は樹脂で覆われていて、封止樹脂11と当接している。枠部材12と絶縁基板30の伸び縮みの差が生じても拡口部12cの基準面12eの幅の分だけ枠部材12が追従するため、第1の封止樹脂11がはがれるなどの不具合を防止できる。またセラミック層2への接着面積も(セラミック層2の厚み+拡口部12cの幅)と広げることができるため接着強度を高くとることができる。セラミック層2の各導体層との隙間部及びセラミック層の厚みの合計が上面導体層3と下面導体層1の間の絶縁距離となる。本実施の形態では枠部材12に段差を設けてセラミック層2に接着したため、内部絶縁距離を確保できた。枠部材12の外周の大きさを、外壁部12aと拡口部12cで同じにしているが、外壁部12aと拡口部12cのどちらかの外周を大きくすることもできる。
これらのような熱歪の最大を規定することのメリットを説明する。長期劣化による固着層への亀裂進展は電力用半導体素子5から放熱部材13への熱伝導の妨げになる。この亀裂進展が発生しないか放熱性能上問題のない範囲となる固着層の厚みを再現性よく実現することで、亀裂進展を前提とせずに放熱設計を実施できる。これらの3つの厚みの関係のいずれの場合も、内部絶縁距離をセラミック層の厚み+セラミック層と下面及び上面導体層の面内の最小の隙間量の合計にできるため電力用半導体装置100を小型化できた。
本実施の形態では、電力用半導体素子5に対して絶縁基板30が一枚だけ放熱部材に搭載されている例を示しているが、絶縁基板30は複数あっても同様の効果を発揮できる。これら、複数の絶縁基板を用いる例では、放熱部材に取り付ける前の状態で、電力用半導体素子の周囲が封止されているため、耐電圧試験などを通常通り行い、不良素子があった時にその絶縁基板だけを廃却する事ができる。このため全体を一気に組上げてしまって、あとで不良素子が混じっていた場合、全部丸ごと捨てないといけないが、そのような状況の発生を回避できる。
実施の形態6.
図8に本発明の実施の形態6に係る電力用半導体装置の断面を示す。保護層19は、線膨張係数が10ppm/Kで、弾性率が10MPa程度の封止樹脂を実用的には使用する。保護層19は、下面導体層1とセラミック層2の隙間(下面側余白2a)を被覆している。電力用半導体装置100は保護層19を更に備えたため、セラミック層2の厚み及び上面導体層3、下面導体層1とセラミック層2の隙間の合計からなる沿面絶縁距離が実施の形態1〜4と同様に最大限に確保できる。
実施の形態7.
本発明による実施の形態7に係る電力用半導体装置を図9に示す。枠部材12は 外壁部12aから延在する拡口部12cを備えている。また放熱部材13は溝状の溝13dを有している。図のように、拡口部12cの先端部と放熱部材13の溝(溝13d)が係合している。溝13dの幅は拡口部12cの幅よりも若干広くしておき、溝13dの深さ<拡口部12cの高さとしておく。このような構成としたため、拡口部12cを溝13dに差し込むことで位置決めが容易となる。このことで位置決め性と第3の固着層14の厚みの安定性の確保を同時に達成可能となった。
実施の形態8.
本発明による実施の形態8に係る電力用半導体装置を図10に示す。図のように電力用半導体装置100は第3の固着層14を取り囲む第2の枠部材21を更に備えている。第2の封止樹脂20は、絶縁基板30、第1の枠部材12の端面を覆う。この例によっても絶縁距離をセラミック層の厚み及び上面導体層、下面導体層とセラミック層の隙間の合計からなる沿面絶縁距離は実施の形態1〜6同様に最大限に確保できる。
実施の形態9.
本発明による実施の形態9に係る電力用半導体装置を図11に示す。枠部材12は 外壁部12aから延在する拡口部12cを備えている。図のように、拡口部12cの先端部と放熱部材13の溝(溝13d)が係合している。第2の封止樹脂20は、絶縁基板30、第1の枠部材12の端面を覆っている。
電力用半導体素子にSiCを用いた場合、電力用半導体素子はその特徴を生かすべくSiの時と比較してより高温で動作させることになる。SiCデバイスを搭載する電力用半導体青内においては、電力用半導体素子としてより高い信頼性が求められるため、高信頼の電力用半導体装置を実現するという本発明のメリットはより効果的なものとなる。
なお、本発明は、その発明の範囲内において、実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 下面導体層、2 セラミック層、2a 下面側余白、2b 上面側余白、2c 側面、3 上面導体層、4 第1の固着層、5 電力用半導体素子、6 第2の固着層、7 電極、8 電極、9 電極、10 信号配線、11 第1の封止樹脂、12 枠部材、12a 外壁部、12b 縮口部、12c 拡口部、12d 溝、12e 基準面、13 放熱部材、13a フィン部、13b 本体部、13c 取付け面、13d 溝、13e 放熱部材凸部、14 第3の固着層、19 保護層、20 第2の封止樹脂、21 第2の枠部材、30 絶縁基板、31 半導体モジュール、100 電力用半導体装置

Claims (6)

  1. 第1主面と第2主面を有し、前記第1主面には外周に第1余白部を残して第1の導体層が接合され、前記第2主面には外周に第2余白部を残して第2の導体層が接合されている絶縁性のセラミック層と、
    取付け面に前記第1の導体層が接合されている放熱部材と、
    前記第2の導体層に接合されている電力用半導体素子と、
    前記電力用半導体素子に接合されている第1電極と、
    前記第2の導体層に接合されている第2電極と、
    外壁部と縮口部を有し、前記セラミック層の側面が前記外壁部と接着されている絶縁性の枠部材と、
    前記枠部材の内側に充填されている封止樹脂とを備え、
    前記第1電極と前記第2電極は、先端部が前記封止樹脂の表面から外部に延出し、
    前記セラミック層の第1余白部は、前記枠部材の縮口部と接着されていて、
    前記セラミック層の第2余白部は、前記封止樹脂と当接している電力用半導体装置。
  2. 前記枠部材は前記縮口部から前記放熱部材に向かって延在する拡口部を有し、
    前記放熱部材は前記取付け面に形成されている溝を有し、
    前記拡口部の先端部と前記放熱部材の溝が係合していることを特徴とする請求項1に記載の電力用半導体装置。
  3. 前記枠部材は前記縮口部に形成されている溝を有し、
    前記放熱部材は前記取付け面から突出している凸部を有し、
    前記枠部材の溝と前記放熱部材の凸部が係合していることを特徴とする請求項1に記載の電力用半導体装置。
  4. 前記放熱部材の取付け面に固定され、前記枠部材の周囲を囲む補助枠部材を備え、
    前記補助枠部材と前記セラミック層との隙間が補助封止樹脂で充填されていることを特徴とする請求項1から3のいずれか1項に記載の電力用半導体装置。
  5. 前記電力用半導体素子は、ワイドバンドギャップ半導体により形成されていることを特
    徴とする請求項1から4のいずれか1項に記載の電力用半導体装置。
  6. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、ダイヤモンドのいずれかの半導体であることを特徴とする請求項5に記載の電力用半導体装置。
JP2013133335A 2013-06-26 2013-06-26 電力用半導体装置 Active JP6072626B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013133335A JP6072626B2 (ja) 2013-06-26 2013-06-26 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013133335A JP6072626B2 (ja) 2013-06-26 2013-06-26 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2015008242A JP2015008242A (ja) 2015-01-15
JP6072626B2 true JP6072626B2 (ja) 2017-02-01

Family

ID=52338330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013133335A Active JP6072626B2 (ja) 2013-06-26 2013-06-26 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP6072626B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6320331B2 (ja) * 2015-03-16 2018-05-09 三菱電機株式会社 電力用半導体装置
JP2017034063A (ja) * 2015-07-31 2017-02-09 カルソニックカンセイ株式会社 パワー半導体装置および製造方法
WO2018207396A1 (ja) * 2017-05-11 2018-11-15 住友電気工業株式会社 半導体装置
JP6766757B2 (ja) * 2017-06-12 2020-10-14 トヨタ自動車株式会社 半導体装置
WO2020240699A1 (ja) * 2019-05-28 2020-12-03 三菱電機株式会社 半導体モジュール、半導体モジュールの製造方法および電力変換装置
DE112019007415T5 (de) * 2019-06-03 2022-02-24 Mitsubishi Electric Corporation Halbleitermodul und stromwandler
CN110634822B (zh) * 2019-10-08 2024-04-26 广东美的制冷设备有限公司 安装基板、智能功率模块及空调器
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JPH11297869A (ja) * 1998-04-08 1999-10-29 Mitsubishi Electric Corp パワー半導体装置
JP5082687B2 (ja) * 2007-08-30 2012-11-28 オムロン株式会社 トランスファーモールド型パワーモジュール
US9082707B2 (en) * 2010-11-25 2015-07-14 Mitsubshi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP2012074730A (ja) * 2011-12-07 2012-04-12 Mitsubishi Electric Corp 電力用半導体モジュール

Also Published As

Publication number Publication date
JP2015008242A (ja) 2015-01-15

Similar Documents

Publication Publication Date Title
JP6072626B2 (ja) 電力用半導体装置
JP5900620B2 (ja) 半導体装置
JP4748173B2 (ja) 半導体モジュール及びその製造方法
JP6300633B2 (ja) パワーモジュール
US9171773B2 (en) Semiconductor device
JP6210818B2 (ja) 半導体装置およびその製造方法
US11239123B2 (en) Semiconductor module, semiconductor device, and vehicle
JP5472498B2 (ja) パワーモジュールの製造方法
JP5901939B2 (ja) ベースプレート
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
US20140284783A1 (en) Semiconductor device
US9385107B2 (en) Multichip device including a substrate
US20190109059A1 (en) Semiconductor device
JP2011216564A (ja) パワーモジュール及びその製造方法
WO2020121680A1 (ja) 半導体装置
CN106298700B (zh) 半导体装置
US20210202330A1 (en) Semiconductor device
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
JP7163583B2 (ja) 半導体装置
JP6303776B2 (ja) 半導体装置
US10566295B2 (en) Semiconductor device
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
JP2010219385A (ja) 半導体装置
JP2021093441A (ja) 半導体モジュール
JP6887476B2 (ja) 半導体パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161228

R151 Written notification of patent or utility model registration

Ref document number: 6072626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250