JP6981192B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6981192B2
JP6981192B2 JP2017219885A JP2017219885A JP6981192B2 JP 6981192 B2 JP6981192 B2 JP 6981192B2 JP 2017219885 A JP2017219885 A JP 2017219885A JP 2017219885 A JP2017219885 A JP 2017219885A JP 6981192 B2 JP6981192 B2 JP 6981192B2
Authority
JP
Japan
Prior art keywords
solder
lead frame
metal block
semiconductor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017219885A
Other languages
English (en)
Other versions
JP2019091811A (ja
Inventor
慶吾 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017219885A priority Critical patent/JP6981192B2/ja
Publication of JP2019091811A publication Critical patent/JP2019091811A/ja
Application granted granted Critical
Publication of JP6981192B2 publication Critical patent/JP6981192B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
たとえば、IGBT(Insulated Gate Bipolar Transistor)等の半導体素子と、これを挟むように配置された第1および第2リードフレームと、第1および第2リードフレームと半導体素子とを覆う封止樹脂体と、を少なくとも備えた半導体装置が知られている。この半導体装置では、半導体装置の高さを調整するために、半導体素子と第2リードフレームとの間に金属ブロックが配置される場合がある。
このような半導体装置を製造する方法として、特許文献1には、半導体素子の一方の面に第1はんだ層を介して金属ブロックを接合するとともに、半導体素子の他方の面に第2はんだ層を介して第1リードフレームを接合する方法が開示されている。この接合方法では、はんだ接合時に生じる半導体素子の傾きを抑制するために、半導体素子の中心位置に一致させるように、半導体素子に搭載された金属ブロックの重心位置を調整している。
特開2015-156475号公報
ところで、近年、半導体装置の小型化により、1つの半導体素子で、金属ブロックを介して配置されたリードフレームを支える場合がある。このような場合、例えば、金属ブロックの上に配置されたリードフレームの重心位置がずれると、はんだ接合時にはんだの厚さが不均一になるため、リードフレームに傾きが発生する可能性がある。
しかし、上述した特許文献1に記載の方法のように、重心位置を調整する方法では、半導体装置を構成する部材に公差ばらつきがあるため、部材の重心位置を調整することは困難である。
本発明は上記点に鑑みてなされたものであり、本発明では、リードフレームの傾きを抑制することができる半導体装置の製造方法を提供する。
上記課題を解決するために、本発明は、半導体素子と、前記半導体素子を挟むように配置された第1および第2リードフレームと、前記第1および第2リードフレームと前記半導体素子とを覆う封止樹脂体と、を少なくとも備えた半導体装置の製造方法であって、前記半導体素子の一方の面に第1はんだ層を介して前記第1リードフレームが接合され、前記半導体素子の他方の面に第2はんだ層を介して金属ブロックが接合された接合体を準備する準備工程と、前記金属ブロックの、前記第2はんだ層が接合された面とは反対の面に、第3はんだ層を介して、前記第2リードフレームを接合するはんだ接合工程と、を少なくとも含み、前記はんだ接合工程の前に、前記第2リードフレームを収納する凹部を有するように、前記接合体に前記封止樹脂体を成形する樹脂成形工程をさらに含み、前記はんだ接合工程では、前記第2リードフレームを前記凹部に収納し、前記第2リードフレームが前記封止樹脂体に支持された状態で、前記第2リードフレームと前記金属ブロックとをはんだ接合することを特徴とする。
本発明によれば、はんだ接合工程の前に、第2リードフレームを収納する凹部を有するように封止樹脂体を成形する。このような封止樹脂体により第2リードフレームを支持した状態で、金属ブロックと第2リードフレームとをはんだ接合することができるため、第1リードフレームに対する第2リードフレームの傾きを抑制することができる。結果として、傾きを抑制するために、部材の重心位置の調整を行わなくてもよい。
本実施形態に係る半導体装置の模式的断面図である。 本実施形態の半導体装置の製造方法の工程を説明するフロー図である。 本実施形態の製造方法に係る準備工程を説明する模式的概念図である。 本実施形態の製造方法に係るコート層形成工程を説明する模式的概念図である。 本実施形態の製造方法に係る樹脂成形工程を説明する模式的概念図である。 本実施形態の製造方法に係るはんだ接合工程を説明する模式的概念図である。
以下に、図1〜6を参照しながら本発明に係る実施形態について説明する。
まず、図1を参照して、本実施形態に係る半導体装置1の概略的な構成を説明し、次いで、図1〜6を参照して、本実施形態の半導体装置1の製造方法を説明する。
図1は、本実施形態に係る半導体装置1の模式的断面図である。
本実施形態に係る半導体装置1は、両面冷却型半導体装置として利用されるものである。本実施形態の半導体装置1は、半導体素子4と、半導体素子4を挟むように配置されたリードフレーム(第1リードフレーム)3およびリードフレーム(第2リードフレーム)7と、両リードフレーム3、7と半導体素子4とを覆う封止樹脂体5と、を少なくとも備えている。リードフレーム3、7は、それぞれ半導体素子4のコレクタ側およびエミッタ側に配置されている。
本明細書では、リードフレーム3の側面とは、半導体素子4が搭載された面と、この面とは反対の面とに接している面のことをいう。また、リードフレーム7の側面とは、金属ブロック6が配置された面または金属ブロック6が配置される面と、この面とは反対の面とに接している面のことをいう。
なお、本明細書において「リードフレーム」とは、文字通りのリードフレームのほか、ダイパッド、回路基板や応力緩和基板等の基板、純Alからなる基板とAlN(窒化アルミニウム)からなる基板を積層してなるDBA(絶縁基板)、ヒートシンクなども包含されるものである。
本実施形態の半導体装置1では、半導体素子4の一方の面に、はんだ層(第1はんだ層)21を介してリードフレーム3が接合されている。一方、半導体素子4の他方の面に、はんだ層(第2はんだ層)22を介して金属ブロック6が接合されている。本実施形態では、これらの部材が接合された状態で接合体11が構成され、この接合体11とリードフレーム7とがはんだ接合している。具体的には、金属ブロック6の、はんだ層22が接合された面とは反対の面(金属ブロック6の反対面)61に、はんだ層(第3はんだ層)23を介して、リードフレーム7が接合されている。
さらに、本実施形態の半導体装置1は、封止樹脂体5との密着性を高めるコート(プライマ)層26と、Al、Cu、またはAu製のワイヤ8と、Cu製の端子9と、を備えている。
コート層26は、リードフレーム3、はんだ層21、半導体素子4、はんだ層22、金属ブロック6、およびリードフレーム7に形成されている。一方、はんだ層23には、コート層26は形成されていない。
封止樹脂体5は、リードフレーム3とリードフレーム7との間に形成され、コート層26とはんだ層23とを覆っている。リードフレーム3とリードフレーム7とが対向している面と反対の面は、それぞれ、封止樹脂体5から露出している面となっている。半導体素子4は、ワイヤ8を介して端子9に接続している。
リードフレーム3は、アルミニウム、銅、またはこれらの合金で構成されており、リードフレーム3の少なくとも側面および半導体素子4が搭載された面に、めっき層が形成されている。本実施形態では、一例として、リードフレーム3は、銅製のフレーム本体と、その表面に形成されたNiめっき層と、Niめっき層の表面に形成されたAuめっき層とにより構成されている。
一方、リードフレーム7は、アルミニウム、銅、またはこれらの合金などからなるフレーム本体の、少なくとも側面および金属ブロック6が配置された面に、めっき層が形成されている。本実施形態では、一例として、リードフレーム7は、銅製のフレーム本体と、その表面に形成されたNiめっき層とにより構成されている。
ここで、本実施形態では、後述するように、はんだ接合工程S4において、第2収容部分51bに充填したはんだ材23’と、はんだ層23が接合される接合面71とを接触させる。これにより、接合面71には、第2収容部分51bの開口部の面積に応じた、はんだ層23の接合面が形成される。そのため、はんだ材23’は濡れ拡がらない結果、リードフレーム3とは異なり、リードフレーム7には、はんだの濡れ拡がりを向上するAuめっき層を形成する必要がない(図6参照)。
はんだ層21〜23は、Pb系はんだ、Pbフリーはんだのいずれであってもよいが、Pbフリーはんだであることが好ましい。このようなPbフリーはんだとしては、Sn−Ag系はんだ、Sn−Cu系はんだ、Sn−Ag−Cu系はんだ、Sn−Zn系はんだ、または、Sn−Sb系はんだなどを挙げることができる。本実施形態では、一例として、はんだ層21、22は、Sn−Cu−Niはんだ(融点240℃)を使用し、はんだ層23は、Sn−Cuはんだ(融点240℃)を使用する。
半導体素子4としては、Si素子を挙げることができる。金属ブロック6は、半導体装置1の高さを調整するものであり、材料としては、例えば、Cuなどを挙げることができる。
コート層26は、リードフレーム3、7と封止樹脂体5との密着性を高めるものである。コート層26の材料としては、たとえば、ポリアミドイミド樹脂またはポリイミド樹脂を挙げることができる。
封止樹脂体5は、コート層26を介して接合体11およびリードフレーム7を封止するとともに、はんだ層23を直接封止するものである。また、本実施形態では、封止樹脂体5は、後述するように、はんだ接合工程S4にて、リードフレーム7を支持するものである。
このような封止樹脂体5の材料としては、封止樹脂体5のガラス転移温度(Tg)が、はんだ層21〜23の融点よりも高い熱硬化性樹脂が好ましい。具体的には、ビスマレイミド系樹脂(Tg250℃以上)が挙げられる。このような封止樹脂体5を用いることにより、後述するはんだ接合工程S4で、はんだ溶融時に、封止樹脂体5でリードフレーム7を支持する状態を確保することができる。
また、熱伝導性と熱膨張の改善など、所望の物性を封止樹脂体5に付与するために、熱硬化性樹脂の中には、シリカ、アルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、または酸化マグネシウム等の無機フィラーが含有されていてもよい。
次に、図2〜6をさらに参照して、上述した半導体装置1の製造方法を説明する。
図2は、本実施形態の半導体装置1の製造方法の工程を説明するフロー図である。図3〜6は、それぞれ、本実施形態の製造方法に係る準備工程S1、コート層形成工程S2、樹脂成形工程S3、およびはんだ接合工程S4を説明する模式的概念図である。
以下に、半導体装置1の製造方法を、図2に示す各工程に沿って説明する。
<準備工程S1>
半導体装置1の製造方法では、まず、準備工程S1を行う。この工程では、図3に示すように、半導体素子4の一方の面にはんだ層21を介してリードフレーム3が接合され、半導体素子4の他方の面にはんだ層22を介して金属ブロック6が接合された接合体11を準備する。本実施形態では、準備した接合体11には、さらに、半導体素子4と端子9とがアルミ製のワイヤ8を介して接合されている。
<コート層形成工程S2>
次に、コート層形成工程S2を行う。この工程では、図4に示すように、接合体11とリードフレーム7との所定の部分にコート層26となるコート(プライマ)材を塗布し、これを乾燥させて、コート層26を形成する。具体的には、金属ブロック6の反対面61を、マスキングテープなど剥離可能な部材(不図示)で覆う。これにより、金属ブロック6の反対面61をコート材から保護することができるため、この反対面61にはんだ層23が接合可能となる。
次いで、リードフレーム3の側面から、はんだ層21、半導体素子4、はんだ層22、および金属ブロック6に亘って溶液状のコート材を、例えば、スピンコートにより塗布する。塗布したコート材を、例えば、熱処理により乾燥させてコート層26を形成した後、剥離可能な部材を金属ブロック6の反対面61から除去することにより、金属ブロック6の反対面61を露出させる。
一方、リードフレーム7の、金属ブロック6が配置される面のうち、はんだ層23が接合される接合面71を、マスキングテープなど剥離可能な部材(不図示)で覆う。これにより、接合面71をコート材から保護することができるため、接合面71にはんだ層23が接合可能となる。次いで、リードフレーム7の側面および金属ブロック6が配置される面に、上述のように、溶液状のコート材を塗布し、塗布したコート材を乾燥させ、コート層26を形成する。コート層26の形成後、剥離可能な部材を接合面71から除去することにより、接合面71を露出させる。
ところで、接合体11とリードフレーム7とをはんだ層23を介して接合する際、金属ブロック6に載置したリードフレーム7の重心位置のずれ、はんだの濡れ拡がりの不均一性、またはリードフレーム7や金属ブロック6の汚染などが生じる場合がある。このような場合、溶融接合時に、はんだ層23の厚さが不均一になり、リードフレーム7の傾きが発生してしまう。
そこで、本実施形態では、このような傾きを防止するために後述するはんだ接合工程S4の前に、次に説明する樹脂成形工程S3を行う。
<樹脂成形工程S3>
この工程では、図5に示すように、リードフレーム7を収納する凹部51を有するように、接合体11に封止樹脂体5を成形する。
ここで、凹部51について説明する。凹部51は、リードフレーム7を収容する空間である第1収容部分51aと、第1収容部分51aに連続して形成された、はんだ層23を収容する空間である第2収容部分51bとを有する。
第1収容部分51aは、コート層26が形成されたリードフレーム7の形状に応じた形状を有する。第1収容部分51aの底面には、リードフレーム7を収容した際に、接合面71が接触する位置に、第2収容部分51bの開口部が形成されている。
第2収容部分51bは、その開口部からの深さがはんだ層23の厚みとほぼ同じであり、金属ブロック6の反対面61を底面とする。金属ブロック6の反対面61が封止樹脂体5から露出しているため、後述する工程で、はんだ層23を介して、金属ブロック6の反対面61と接合面71とを接合することが可能となる。
このような凹部51の形状に応じた凸部を有する金型(不図示)に、凹部51を形成するように、コート層26を形成した接合体11を配置する。金型のキャビティ内に、封止樹脂体5の熱硬化性樹脂として、未硬化のビスマレイミド系樹脂を注入して、これを硬化させることにより、封止樹脂体5を成形する。成形温度は、封止樹脂体5を成形できれば特に限定されないが、はんだ層21、22となるはんだの融点よりも低い温度で実施することが好ましい。
このようにして、はんだ層23およびリードフレーム7が収まる凹部51を形成した封止樹脂体5を接合体11に成形する。
<はんだ接合工程S4>
次いで、はんだ接合工程S4を行う。この工程では、図6に示すように、金属ブロック6の反対面61に、はんだ層23を介して、リードフレーム7を接合する。本実施形態では、リードフレーム7を凹部51に収納し、リードフレーム7が封止樹脂体5に支持された状態で、リードフレーム7と金属ブロック6とをはんだ接合する。
具体的には、はんだ層23となるはんだ材23’を、金属ブロック6の反対面61に配置して、第2収容部分51bに充填する。続いて、充填したはんだ材23’と、接合面71とが接触するように、コート層26を形成したリードフレーム7を第1収容部分51aに収容する。次に、これらを、リードフレーム7が封止樹脂体5に支持された状態で、加熱した後冷却する。本実施形態では、封止樹脂体5のTgは、はんだ材23’の融点よりも高いため、はんだ材23’が溶融時に、封止樹脂体5でリードフレーム7を支持する状態を確保することができる。これにより、図1に示すように、はんだ層23を介して、金属ブロック6とリードフレーム7とが接合される。
このようにして、得られた半導体装置1に対して切削などの外装処理を施し、所定の形状にする。これにより、本実施形態の半導体装置1を取得ことができる。
本実施形態によれば、はんだ接合工程S4の前に、リードフレーム7を収納する凹部51を有するように封止樹脂体5を成形する。このような封止樹脂体5によりリードフレーム7を支持した状態で、金属ブロック6とリードフレーム7とをはんだ層23を介して接合することができるため、リードフレーム7の傾きを抑制することができる。結果として、傾きを抑制するために、部材の重心位置の制御を行わなくてもよい。
また、本実施形態によれば、第2収容部分51bに充填したはんだ材23’と、接合面71とを接触させることにより、接合面71には、第2収容部分51bの開口部の面積に応じた、はんだ層23の接合面が形成される。そのため、はんだ材23’は濡れ拡がらない結果、はんだの濡れ拡がりを向上するAuめっき層をリードフレーム7に形成する必要がない。
以上、本発明の一実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。
1:半導体装置、3:第1リードフレーム、4:半導体素子、5:封止樹脂体、6:金属ブロック、7:第2リードフレーム、11:接合体、21:第1はんだ層、22:第2はんだ層、23:第3はんだ層、51:凹部、61:金属ブロック6の、第2はんだ層22が接合された面とは反対の面(反対面)、S1:準備工程、S3:樹脂成形工程、S4:はんだ接合工程

Claims (1)

  1. 半導体素子と、前記半導体素子を挟むように配置された第1および第2リードフレームと、前記第1および第2リードフレームと前記半導体素子とを覆う封止樹脂体と、を少なくとも備えた半導体装置の製造方法であって、
    前記半導体素子の一方の面に第1はんだ層を介して前記第1リードフレームが接合され、前記半導体素子の他方の面に第2はんだ層を介して金属ブロックが接合された接合体を準備する準備工程と、
    前記金属ブロックの、前記第2はんだ層が接合された面とは反対の面に、第3はんだ層を介して、前記第2リードフレームを接合するはんだ接合工程と、を少なくとも含み、
    前記はんだ接合工程の前に、前記第2リードフレームを収納する第1収容部分と、前記第1収容部分の底面に開口部を有し、前記第3はんだ層を収容する第2収容部分と、が形成された凹部を有するように、前記接合体に前記封止樹脂体を成形する樹脂成形工程をさらに含み、
    前記はんだ接合工程では、前記第3はんだ層に相当するはんだ材を、前記開口部を介して前記第2収容部分に配置し、前記第2リードフレームを前記第1収容部分に収納し、前記第2リードフレームが前記封止樹脂体の前記第1収容部分の前記底面に支持された状態で、前記はんだ材を溶融することにより、前記第2リードフレームと前記金属ブロックとをはんだ接合することを特徴とする半導体装置の製造方法。
JP2017219885A 2017-11-15 2017-11-15 半導体装置の製造方法 Active JP6981192B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017219885A JP6981192B2 (ja) 2017-11-15 2017-11-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017219885A JP6981192B2 (ja) 2017-11-15 2017-11-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019091811A JP2019091811A (ja) 2019-06-13
JP6981192B2 true JP6981192B2 (ja) 2021-12-15

Family

ID=66836626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017219885A Active JP6981192B2 (ja) 2017-11-15 2017-11-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6981192B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6063953A (ja) * 1984-07-06 1985-04-12 Hitachi Ltd レジン封止半導体装置
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
JP5321600B2 (ja) * 2010-02-01 2013-10-23 トヨタ自動車株式会社 半導体装置の製造方法および半導体装置
JP6269458B2 (ja) * 2014-01-20 2018-01-31 株式会社デンソー 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2019091811A (ja) 2019-06-13

Similar Documents

Publication Publication Date Title
TWI489602B (zh) 半導體結構及半導體封裝系統
KR100762195B1 (ko) 히트 스프레더 모듈 및 그 제조 방법
US7834442B2 (en) Electronic package method and structure with cure-melt hierarchy
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
EP2477223B1 (en) Method of manufacturing a semiconductor apparatus
US10141199B2 (en) Selecting a substrate to be soldered to a carrier
JP6874645B2 (ja) 半導体装置の製造方法
JP6981192B2 (ja) 半導体装置の製造方法
JP2000183222A (ja) 半導体装置およびその製造方法
US12062549B2 (en) Semiconductor packages and related methods
JP6874628B2 (ja) 半導体装置
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP7020328B2 (ja) 半導体装置の製造方法
JP6926970B2 (ja) 半導体装置の製造方法
JP7124637B2 (ja) 半導体装置
JP2007508710A (ja) リードフレームを利用したワイヤボンディングされた電子パッケージの両面冷却方法及びこの方法により作製されたデバイス
JP6922674B2 (ja) 半導体装置
US20230154811A1 (en) Semiconductor device and method of manufacturing semiconductor device
JPH0483366A (ja) 半導体集積回路装置およびその製造方法
CN117083708A (zh) 半导体装置及半导体装置的制造方法
JP2016201505A (ja) 半導体装置
JP2020102501A (ja) 半導体装置
JPH1154672A (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JPH06244244A (ja) 半導体装置実装用基板
JP2018078196A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211101

R151 Written notification of patent or utility model registration

Ref document number: 6981192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151