JP6981192B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6981192B2 JP6981192B2 JP2017219885A JP2017219885A JP6981192B2 JP 6981192 B2 JP6981192 B2 JP 6981192B2 JP 2017219885 A JP2017219885 A JP 2017219885A JP 2017219885 A JP2017219885 A JP 2017219885A JP 6981192 B2 JP6981192 B2 JP 6981192B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead frame
- metal block
- semiconductor element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
まず、図1を参照して、本実施形態に係る半導体装置1の概略的な構成を説明し、次いで、図1〜6を参照して、本実施形態の半導体装置1の製造方法を説明する。
本実施形態に係る半導体装置1は、両面冷却型半導体装置として利用されるものである。本実施形態の半導体装置1は、半導体素子4と、半導体素子4を挟むように配置されたリードフレーム(第1リードフレーム)3およびリードフレーム(第2リードフレーム)7と、両リードフレーム3、7と半導体素子4とを覆う封止樹脂体5と、を少なくとも備えている。リードフレーム3、7は、それぞれ半導体素子4のコレクタ側およびエミッタ側に配置されている。
コート層26は、リードフレーム3、はんだ層21、半導体素子4、はんだ層22、金属ブロック6、およびリードフレーム7に形成されている。一方、はんだ層23には、コート層26は形成されていない。
図2は、本実施形態の半導体装置1の製造方法の工程を説明するフロー図である。図3〜6は、それぞれ、本実施形態の製造方法に係る準備工程S1、コート層形成工程S2、樹脂成形工程S3、およびはんだ接合工程S4を説明する模式的概念図である。
半導体装置1の製造方法では、まず、準備工程S1を行う。この工程では、図3に示すように、半導体素子4の一方の面にはんだ層21を介してリードフレーム3が接合され、半導体素子4の他方の面にはんだ層22を介して金属ブロック6が接合された接合体11を準備する。本実施形態では、準備した接合体11には、さらに、半導体素子4と端子9とがアルミ製のワイヤ8を介して接合されている。
次に、コート層形成工程S2を行う。この工程では、図4に示すように、接合体11とリードフレーム7との所定の部分にコート層26となるコート(プライマ)材を塗布し、これを乾燥させて、コート層26を形成する。具体的には、金属ブロック6の反対面61を、マスキングテープなど剥離可能な部材(不図示)で覆う。これにより、金属ブロック6の反対面61をコート材から保護することができるため、この反対面61にはんだ層23が接合可能となる。
そこで、本実施形態では、このような傾きを防止するために後述するはんだ接合工程S4の前に、次に説明する樹脂成形工程S3を行う。
この工程では、図5に示すように、リードフレーム7を収納する凹部51を有するように、接合体11に封止樹脂体5を成形する。
ここで、凹部51について説明する。凹部51は、リードフレーム7を収容する空間である第1収容部分51aと、第1収容部分51aに連続して形成された、はんだ層23を収容する空間である第2収容部分51bとを有する。
次いで、はんだ接合工程S4を行う。この工程では、図6に示すように、金属ブロック6の反対面61に、はんだ層23を介して、リードフレーム7を接合する。本実施形態では、リードフレーム7を凹部51に収納し、リードフレーム7が封止樹脂体5に支持された状態で、リードフレーム7と金属ブロック6とをはんだ接合する。
Claims (1)
- 半導体素子と、前記半導体素子を挟むように配置された第1および第2リードフレームと、前記第1および第2リードフレームと前記半導体素子とを覆う封止樹脂体と、を少なくとも備えた半導体装置の製造方法であって、
前記半導体素子の一方の面に第1はんだ層を介して前記第1リードフレームが接合され、前記半導体素子の他方の面に第2はんだ層を介して金属ブロックが接合された接合体を準備する準備工程と、
前記金属ブロックの、前記第2はんだ層が接合された面とは反対の面に、第3はんだ層を介して、前記第2リードフレームを接合するはんだ接合工程と、を少なくとも含み、
前記はんだ接合工程の前に、前記第2リードフレームを収納する第1収容部分と、前記第1収容部分の底面に開口部を有し、前記第3はんだ層を収容する第2収容部分と、が形成された凹部を有するように、前記接合体に前記封止樹脂体を成形する樹脂成形工程をさらに含み、
前記はんだ接合工程では、前記第3はんだ層に相当するはんだ材を、前記開口部を介して前記第2収容部分に配置し、前記第2リードフレームを前記第1収容部分に収納し、前記第2リードフレームが前記封止樹脂体の前記第1収容部分の前記底面に支持された状態で、前記はんだ材を溶融することにより、前記第2リードフレームと前記金属ブロックとをはんだ接合することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017219885A JP6981192B2 (ja) | 2017-11-15 | 2017-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017219885A JP6981192B2 (ja) | 2017-11-15 | 2017-11-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019091811A JP2019091811A (ja) | 2019-06-13 |
JP6981192B2 true JP6981192B2 (ja) | 2021-12-15 |
Family
ID=66836626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017219885A Active JP6981192B2 (ja) | 2017-11-15 | 2017-11-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6981192B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6063953A (ja) * | 1984-07-06 | 1985-04-12 | Hitachi Ltd | レジン封止半導体装置 |
JP5339800B2 (ja) * | 2008-07-10 | 2013-11-13 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP5321600B2 (ja) * | 2010-02-01 | 2013-10-23 | トヨタ自動車株式会社 | 半導体装置の製造方法および半導体装置 |
JP6269458B2 (ja) * | 2014-01-20 | 2018-01-31 | 株式会社デンソー | 半導体装置及びその製造方法 |
-
2017
- 2017-11-15 JP JP2017219885A patent/JP6981192B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019091811A (ja) | 2019-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI489602B (zh) | 半導體結構及半導體封裝系統 | |
KR100762195B1 (ko) | 히트 스프레더 모듈 및 그 제조 방법 | |
US7834442B2 (en) | Electronic package method and structure with cure-melt hierarchy | |
JP4385324B2 (ja) | 半導体モジュールおよびその製造方法 | |
EP2477223B1 (en) | Method of manufacturing a semiconductor apparatus | |
US10141199B2 (en) | Selecting a substrate to be soldered to a carrier | |
JP6874645B2 (ja) | 半導体装置の製造方法 | |
JP6981192B2 (ja) | 半導体装置の製造方法 | |
JP2000183222A (ja) | 半導体装置およびその製造方法 | |
US12062549B2 (en) | Semiconductor packages and related methods | |
JP6874628B2 (ja) | 半導体装置 | |
JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
JP7020328B2 (ja) | 半導体装置の製造方法 | |
JP6926970B2 (ja) | 半導体装置の製造方法 | |
JP7124637B2 (ja) | 半導体装置 | |
JP2007508710A (ja) | リードフレームを利用したワイヤボンディングされた電子パッケージの両面冷却方法及びこの方法により作製されたデバイス | |
JP6922674B2 (ja) | 半導体装置 | |
US20230154811A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
CN117083708A (zh) | 半导体装置及半导体装置的制造方法 | |
JP2016201505A (ja) | 半導体装置 | |
JP2020102501A (ja) | 半導体装置 | |
JPH1154672A (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
JPH06244244A (ja) | 半導体装置実装用基板 | |
JP2018078196A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211101 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6981192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |