JP7020328B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7020328B2
JP7020328B2 JP2018138719A JP2018138719A JP7020328B2 JP 7020328 B2 JP7020328 B2 JP 7020328B2 JP 2018138719 A JP2018138719 A JP 2018138719A JP 2018138719 A JP2018138719 A JP 2018138719A JP 7020328 B2 JP7020328 B2 JP 7020328B2
Authority
JP
Japan
Prior art keywords
lead frame
metal block
semiconductor element
inner member
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018138719A
Other languages
English (en)
Other versions
JP2020017600A (ja
Inventor
慶吾 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018138719A priority Critical patent/JP7020328B2/ja
Publication of JP2020017600A publication Critical patent/JP2020017600A/ja
Application granted granted Critical
Publication of JP7020328B2 publication Critical patent/JP7020328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造方法に関する。
たとえば、IGBT(Insulated Gate Bipolar Transistor)などの半導体素子と、これを挟むように配置された第1および第2リードフレームと、第1および第2リードフレームと半導体素子とを覆う封止樹脂体と、を少なくとも備えた半導体装置が知られている。この半導体装置では、半導体装置の高さを調整するために、半導体素子と第2リードフレームとの間に金属ブロックが配置される場合がある。
このような半導体装置を製造する方法として、たとえば、特許文献1には、以下に示す製造方法が提案されている。この製造方法では、まず、第1リードフレームに、接合材を介して半導体素子を接合し、次に、半導体素子に、接合材を介して金属ブロックを接合し、さらに、金属ブロックに、接合材を介して第2リードフレームを接合している。このような一連の接合により、半導体装置の装置本体を製造することができる。
装置本体の製造後には、第1および第2リードフレームの間において、半導体素子と、金属ブロックとを封止するように、封止樹脂体を成形する。この際、封止樹脂体は、第1および第2リードフレームの対向する表面に対して、より高い密着力を要する。このため、たとえば、少なくとも半導体が接合された第1リードフレームの表面および第2リードフレームの表面に対して、表面粗さを大きくする粗化処理が施される。
特開2012-243890号公報
しかしながら、特許文献1に示すような粗化処理を、第1リードフレームの表面全体に施してしまうと、半導体素子が接合される箇所において、第1リードフレームに対する接合材の濡れ性が低下してしまう。同様に、第2リードフレームの表面全体に、上述した粗化処理を施してしまうと、金属ブロックが接合される箇所において、第2リードフレームに対する接合材の濡れ性が低下してしまう。
そこで、たとえば、第1リードフレームおよび第2リードフレームの表面のうち、これらの接合材が配置される表面が粗化されないように、粗化処理前に、これらの表面にマスキングを施すことも考えられる。しかしながら、このようなマスキングを適切な位置に施す作業は、煩雑である。これに加えて、マスキングにより、粗化されない領域をある程度確保する必要があり、これにより、第1および第2リードフレームのサイズが大きくなり、その結果、半導体装置のサイズが大きくなってしまう。
このような点を鑑みると、たとえば、第1リードフレームに、半導体素子、金属ブロックを順次接合後、これらの接合した接合体に粗化処理を施すと、第1リードフレームに対する接合材の濡れ性の低下に影響はない。しかしながら、接合体の一部となった金属ブロックと、接合材で第2リードフレームとを接合する際には、第2リードフレームの表面を粗化処理するので、第3接合材の濡れ性の低下を抑えることは難しい。
そこで、たとえば、金属ブロックに、第2リードフレームを接合する前に、後述する図4(b)に示すように、第2リードフレームの表面に予め接合材を配置し、この状態で、図4(d)に示すように、第2リードフレームの粗化処理を行えば、配置した接合材に、マスキング材の役割を担わせることもできる。しかしながら、粗化処理により、接合材に異物が付着したり、接合材の表面が酸化したりすることもあり、このような接合材では、金属ブロックに対して濡れ性が低下してしまう。
本発明は、このような点を鑑みてなされたものであり、本発明として、封止樹脂体とリードフレームとの密着性を確保するとともに、接合材による濡れ性を確保することができる半導体装置の製造方法を提供する。
前記課題を鑑みて、本発明に係る半導体装置の製造方法は、第1および第2リードフレームの間に、前記第1リードフレームの側から前記第2リードフレームの側に向かって、半導体素子および金属ブロックが順に配置された装置本体と、前記第1および第2リードフレームの間において、前記半導体素子と、前記金属ブロックとを封止する封止樹脂体と、を備えた半導体装置の製造方法であり、半導体装置の製造方法は、前記第1リードフレームとして、前記半導体素子が接合される第1内側部材と、前記第1内側部材を収容する第1収容部が形成され、前記封止樹脂体に接触する第1外側部材とを備えたリードフレーム、および、前記第2リードフレームとして、前記金属ブロックが接合される第2内側部材と、前記第2内側部材を収容する第2収容部が形成され、前記封止樹脂体に接触する第2外側部材とを備えたリードフレームを準備する準備工程と、前記第1内側部材に、第1接合材を介して、前記半導体素子を接合し、前記半導体素子に、第2接合材を介して、前記金属ブロックを接合し、かつ、前記金属ブロックに、第3接合材を介して、前記第2内側部材を接合する接合工程と、前記半導体素子が配置される側の前記第1外側部材の表面のうち、前記封止樹脂体が接触する表面を粗化処理し、前記金属ブロックが配置される側の前記第2外側部材の表面うち、前記封止樹脂体が接触する表面を粗化処理する粗化工程と、前記接合工程および前記粗化工程の後、前記半導体素子が接合された第1内側部材を前記第1収容部に収容し、前記金属ブロックが接合された第2内側部材を前記第2収容部に収容し、前記装置本体を製造する本体製造工程と、前記本体製造工程後、前記第1および第2リードフレームの表面のうち、少なくとも前記粗化工程で粗化処理した表面と、前記半導体素子と、前記金属ブロックと、を覆うように、前記封止樹脂体を成形する成形工程と、を少なくとも含むことを特徴とする。
本発明によれば、第1および第2リードフレームを、それぞれ、第1および第3接合材が接触する第1および第2内側部材と、封止樹脂体が接触する第1および第2外側部材とで構成することにより、以下に示す効果を奏する。
具体的には、第1リードフレームの一部である第1内側部材は、粗化工程で粗化処理されることはないので、接合工程において、第1接合材との濡れ性を確保した状態で、第1接合材を介して、半導体素子に接合される。同様に、第2リードフレームの一部である第2内側部材も、粗化工程で粗化処理されることはないので、接合工程において、第3接合材との濡れ性を確保した状態で、第3接合材を介して、金属ブロックに接合される。なお、本発明では、第1~第3接合材による接合順序は特に限定されるものではなく、たとえば同時に接合されてもよい。
一方、粗化工程では、第1外側部材および第2外側部材の表面のうち、封止樹脂体が接触する表面を粗化処理するので、この粗化処理された表面により、本体製造工程後に成形工程において、成形された封止樹脂体との密着性を高めることができる。なお、本発明では、接合工程と、粗化工程との順序も特に限定されない。
このように、本発明によれば、封止樹脂体とリードフレームとの密着性を確保するとともに、接合材による濡れ性を確保することができる。
本実施形態に係る半導体装置の模式的断面図である。 本実施形態の半導体装置の製造方法の工程を説明するフロー図である。 (a)~(f)は、図2に示す本実施形態の半導体装置の製造方法を説明するための模式的概念図である。 (a)~(f)は、比較となる半導体装置の製造方法を説明するための模式的概念図である。
以下に、図1~図3を参照しながら本発明に係る実施形態について説明する。まず、図1を参照して、本実施形態に係る半導体装置1の概略的な構成を説明し、次いで、図2および3を参照して、本実施形態の半導体装置1の製造方法を説明する。
図1は、本実施形態に係る半導体装置1の模式的断面図である。本実施形態に係る半導体装置1は、両面冷却型半導体装置として利用されるものである。本実施形態の半導体装置1は、装置本体1aと、封止樹脂体5と、を少なくとも備えている。
装置本体1aは、第1および第2リードフレーム3、7、半導体素子4、および金属ブロック6を備えている。装置本体1aは、第1および第2リードフレーム3、7の間に、第1リードフレーム3の側から第2リードフレーム7の側に向かって、半導体素子4および金属ブロック6が順に配置された構造である。
封止樹脂体5は、第1および第2リードフレーム3、7の間において、半導体素子4と、金属ブロック6とを封止している。第1および第2リードフレーム3、7は、それぞれ半導体素子4のコレクタ側およびエミッタ側に配置されている。
なお、本明細書において「リードフレーム」とは、文字通りのリードフレームのほか、ダイパッド、回路基板や応力緩和基板などの基板、純Alからなる基板とAlN(窒化アルミニウム)からなる基板とを配置してなるDBA(絶縁基板)、ヒートシンクなども包含されるものである。
本実施形態の半導体装置1では、半導体素子4の一方の面に、第1接合材(第1はんだ層)21を介して第1リードフレーム3が接合されている。一方、半導体素子4の他方の面に、第2接合材(第2はんだ層)22を介して金属ブロック6が接合されている。金属ブロック6の、第2接合材22が接合された面とは反対の面に、第3接合材23(第3はんだ層)を介して、第2リードフレーム7が接合されている。なお、本明細書では、第1~第3接合材は、接合前に塗布されるはんだ材も、接合された状態のはんだ層も、第1~第3接合材と称し、同じ符号を付している。
さらに、本実施形態の半導体装置1は、Al、Cu、またはAu製のワイヤ8と、Cu製の金属端子9と、を備えている。半導体素子4は、ワイヤ8を介して金属端子9に接続されている。
封止樹脂体5は、第1リードフレーム3と第2リードフレーム7との間に形成され、半導体素子4、金属ブロック6、および第1~第3接合材21~23の周りを覆っている。なお、本実施形態では、装置本体1aと封止樹脂体5との間に、密着性を高めるプライマ層を設けてもよい。なお、第1リードフレーム3と第2リードフレーム7とが対向している面とは反対の面は、それぞれ、封止樹脂体5から露出している。
第1および第2リードフレーム3、7は、アルミニウム、銅、またはこれらの合金からなるフレーム本体と、第1および第2リードフレーム3、7の少なくとも側面および半導体素子4が搭載された面に形成されためっき層とを備えている。めっき層は、Niめっき層であってもよく、Niめっき層の表面にさらにAuめっき層が形成されためっき層であってもよい。本実施形態では、一例として、第1および第2リードフレーム3、7は、銅製のフレーム本体と、その表面に形成されたNiめっき層とにより構成されている。
第1リードフレーム3は、半導体素子4に接合している第1内側部材3aと、封止樹脂体5に接触している第1外側部材3bとを備えている。なお、図1には示していないが、第1外側部材3bには、第1内側部材3aを収容する第1収容部3cが形成されている(図3(a)を参照)。
一方、第2リードフレーム7は、金属ブロックに接合している第2内側部材7aと、封止樹脂体5に接触している第2外側部材7bとを備えている。なお、図1には示していないが、第2外側部材7bには、第2内側部材7aを収容する第2収容部7cが形成されている(図3(a)を参照)。
第1~第3接合材21~23は、Pb系はんだ、Pbフリーはんだのいずれであってもよいが、Pbフリーはんだであることが好ましい。このようなPbフリーはんだとしては、Sn-Ag系はんだ、Sn-Cu系はんだ、Sn-Ag-Cu系はんだ、Sn-Cu-Ni系はんだ、Sn-Zn系はんだ、または、Sn-Sb系はんだなどを挙げることができる。本実施形態では、一例として、第1~第3接合材21~23として、Sn-Cu-Niはんだ(融点230℃)を用いる。
半導体素子4としては、Si素子またはSiC素子を挙げることができる。金属ブロック6は、半導体装置1の高さを調整するものであり、材料としては、たとえば、Cuなどを挙げることができる。
封止樹脂体5は、第1および第2リードフレーム3、7と、半導体素子4と、金属ブロック6とを封止するとともに、第1~第3接合材21~23を封止するものである。封止樹脂体5の材料としてはエポキシ系熱硬化性樹脂を挙げることができる。エポキシ系熱硬化性樹脂の中には、シリカ、アルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、または酸化マグネシウムなどの無機フィラーが含有されていてもよい。
以下に、本実施形態の半導体装置1の製造方法を、図2に示す各工程に沿って説明する。図2は、本実施形態に係る半導体装置1の製造方法の工程を説明するフロー図である。図3(a)~(f)は、図2に示す本実施形態の半導体装置1の製造方法を説明するための模式的概念図である。
<準備工程S21>
本実施形態の半導体装置1の製造方法では、まず、準備工程S21を行う。この工程では、第1および第2リードフレーム3、7を準備する。具体的には、第1および第2リードフレーム3、7として、たとえば、銅製のフレーム本体と、その表面に形成されたNiめっき層とにより構成されたものを準備する。
準備した第1リードフレーム3は、図3(a)に示すように、半導体素子4が接合される第1内側部材3aと、封止樹脂体5に接触する第1外側部材3bとを備えている。第1外側部材3bには、第1内側部材3aを収容する第1収容部3cが形成されている。第1リードフレーム3が単体である場合には、第1内側部材3aは、第1収容部3cに収容された状態で、第1外側部材3bから分離可能である。一方、後述する第1リードフレーム3が半導体装置1の一部を構成する場合には、第1内側部材3aと第1外側部材3bとは、相互に導通した状態で一体となる。
一方、準備した第2リードフレーム7は、図3(a)に示すように、金属ブロック6が接合される第2内側部材7aと、封止樹脂体5に接触する第2外側部材7bとを備えている。第2外側部材7bには、第2内側部材7aを収容する第2収容部7cが形成されている。第2リードフレーム7が単体である場合には、第2内側部材7aは、第2収容部7cに収容された状態で、第2外側部材7bから分離可能である。一方、後述する第2リードフレーム7が半導体装置1の一部を構成する場合には、第2内側部材7aと第2外側部材7bとは、相互に導通した状態で一体となる。
本実施形態では、第1および第2収容部3c、7cは、図3(a)に示すような凹部であるが、この凹部に限定されるものではなく、第1および第2外側部材3b、7bに、第1および第2内側部材3a、7aが収容可能なものであればよい。たとえば、第1および第2収容部3c、7cとして、第1および第2内側部材3a、7aを収容する貫通孔が形成されていてもよい。
このような第1および第2リードフレーム3、7は、上述した接合時に、第1および第2内側部材3a、7aと、第1および第2外側部材3b、7bとに分離することができるため、第1および第2外側部材3b、7bのサイズ変更が可能となる。この結果、第1および第2リードフレーム3、7の形状に関する設計自由度を増加することができる。
<接合工程S22>
次いで、接合工程S22を行う。この工程では図3(b)に示すように、第1内側部材3aに第1接合材21を介して半導体素子4を接合し、半導体素子4に第2接合材22を介して金属ブロック6を接合し、かつ、金属ブロック6に第3接合材23を介して第2内側部材7aを接合する。
具体的には、半導体素子4(たとえば、Si素子)の上に第2接合材22(たとえば、Sn-Cu-Niはんだ)を介して銅製の金属ブロック6を配置し、これらを所定の熱履歴で加熱し、リフローはんだ付けによりこれらを接合する。
次いで、このように金属ブロック6を接合した状態の半導体素子4を、第1接合材21(たとえば、Sn-Cu-Niはんだ)を介して、第1外側部材3bから分離した状態の第1内側部材3aに配置する。この配置状態で、これらを所定の熱履歴で加熱し、リフローはんだ付けによりこれらを接合する。
次いで、このように第1内側部材3aを接合した状態の半導体素子4と金属端子9とを、たとえばアルミ製のワイヤ8を介して接続する。これらの接続には、超音波を利用する。
次いで、このような接合状態の金属ブロック6の上に第3接合材23(たとえば、Sn-Cu-Niはんだ)を介して、第2外側部材7bから分離した状態の第2内側部材7aを配置する。この配置状態でこれらを所定の熱履歴で加熱し、リフローはんだ付けによりこれらを接合する。
このようにして、第1外側部材3bから分離した状態の第1内側部材3aと第2外側部材7bから分離した状態の第2内側部材7aとの間に、第1内側部材3aの側から第2内側部材7aの側に向かって、半導体素子4と金属ブロック6とが順に配置された接合体が作製される。
後述する粗化工程S23では、第1および第2内側部材3a、7aから分離された第1および第2外側部材3b、7bを粗化処理するので、この作製された接合体に備えられた第1および第2内側部材3a、7aは、第1および第3接合材の接合前に、粗化されることはない。そのため、第1内側部材3aを、第1接合材21との濡れ性を確保した状態で、第1接合材21を介して、半導体素子4に接合することができる。同様に、第2内側部材7aも、第3接合材23との濡れ性を確保した状態で、第3接合材23を介して、金属ブロック6に接合することができる。このような接合体は、後述する本体製造工程S24において、装置本体1aの一部となる。
なお、本実施形態では、リフローはんだ付けにより、接合を実施したが、たとえば、個別に溶融したはんだで接合してもよい。なお、本実施形態では、半導体素子4と金属ブロック6とを接合した後、半導体素子4と第1内側部材3aとを接合し、その後、金属ブロック6と第2内側部材7aを接合した。しかしながら、第1内側部材3a、半導体素子4、金属ブロック、第2内側部材7aの順に配置されていれば、これらを接合する順序は、特に限定されるものではなく、たとえば、これらを同時に接合してもよい。
<粗化工程S23>
次いで、粗化工程S23を行う。この工程では、第1外側部材3bについては、図3(c)に示すように、半導体素子4が配置される側の第1外側部材3bの表面のうち、封止樹脂体5が接触する表面を粗化処理する。一方、第2外側部材7bについては、図3(d)に示すように、金属ブロック6が配置される側の第2外側部材7bの表面のうち、封止樹脂体5が接触する表面を粗化処理する。
具体的には、第1内側部材3aが分離した第1外側部材3bの状態で、レーザ照射装置61を用いて、たとえば、レーザ出力20W(パワー設定条件80%)で、第1外側部材3bの表面のうち、封止樹脂体5が少なくとも接触する表面にレーザ光Lを照射する。これにより、封止樹脂体5が接触する表面に粗化領域3Aを形成することができる(図3(c)参照)。形成された粗化領域3Aによるアンカー効果により、後述する成形工程S25で成形される封止樹脂体5と第1リードフレーム3との密着性を高めることができる。なお、第1収容部3cを形成する壁面にレーザ光Lが照射されていてもよい。
また、第2内側部材7aが分離した第2外側部材7bの状態で、第1外側部材3bと同様にして、第2外側部材7bの表面のうち、封止樹脂体5が少なくとも接触する表面にレーザ光Lを照射する。これにより、封止樹脂体5が接触する表面に粗化領域7Aを形成することができる(図3(d)参照)。粗化領域3Aと同様に、粗化領域7Aも、そのアンカー効果により、封止樹脂体5と第2リードフレーム7との密着性を高めることができる。なお、第2収容部7cを形成する壁面にレーザ光Lが照射されていてもよい。
このように粗化処理された第1および第2外側部材3b、7bは、上述の接合工程S22で作製された接合体とともに、次の本体製造工程S24で、装置本体1aの一部となる。なお、本実施形態では、粗化領域が選択し易いレーザ光による粗化処理を行ったが、たとえば、ショットブラストにより、粗化処理を行ってもよい。
<本体製造工程S24>
次いで、本体製造工程S24を行う。この工程では、図3(e)に示すように、半導体素子4が接合された第1内側部材3aを第1収容部3cに収容し、金属ブロック6が接合された第2内側部材7aを第2収容部7cに収容し、装置本体1aを製造する。
具体的には、第1および第2内側部材3a、7aと、第1および第2外側部材3b、7bと、が導通した状態になるように、第1および第2内側部材3a、7aを、それぞれ、第1および第2収容部3c、7cに収容する。
収容する際、第1および第2内側部材3a、7aと、それぞれが収容された第1および第2外側部材3b、7bとの接合は、これらが導通した状態を確保することができる接合であれば特に限定されない。
たとえば、ポリアミドイミドなどの接着剤を、第1内側部材3aと第1外側部材3bとの接触面、および、第2内側部材7aと第2外側部材7bと接触面に部分的に塗布して、接着してもよい。また、上述した接着剤に導電性フィラーを添加してもよい。また、第1~第3接合材21~23で、第1内側部材3aと第1外側部材3bとの接触面、および、第2内側部材7aと第2外側部材7bとの接触面を接合してもよい。
あるいは、接着剤および接合材を用いずに、第1および第2内側部材3a、7aを、それぞれ、第1および第2収容部3c、7cに収容した状態で、成形型(図示せず)に投入し、成形型内で、後述する封止樹脂体5を成形してもよい。
<成形工程S25>
次いで、成形工程S25を行う。この工程では、図3(f)に示すように、第1および第2リードフレーム3、7の表面のうち、少なくとも粗化工程S23で粗化した表面と、半導体素子4と、金属ブロック6とを覆うように、封止樹脂体5を成形する。
具体的には、第1リードフレーム3の粗化領域3Aと、第2リードフレーム7の粗化領域7Aとを覆うとともに、半導体素子4と、金属ブロック6と、第1~第3接合材21~23の表面とを覆うように、封止樹脂体5を成形する。封止樹脂体5を成形する際には、エポキシ樹脂など未硬化の熱硬化性樹脂をトランスファー成形し、これを所定の条件で硬化させる。これにより、第1および第2リードフレーム3、7の間において、半導体素子4と、金属ブロック6とを封止することができる。
上述した本実施形態の製造方法では、接合工程S22後に、粗化工程S23を実施しているが、接合工程S22と粗化工程S23との順序は特に限定されず、粗化工程S23後に、接合工程S22を実施してもよく、これらの工程を同時に実施してもよい。
ここで、図4を用いて、比較となる半導体装置1の製造方法について説明する。図4(a)~(f)は、比較となる半導体装置1の製造方法を説明するための模式的概念図である。なお、本実施形態と同じ部材および部分に関しては、同じ符号を付してその詳細な説明は省略する。
比較となる半導体装置1の製造方法では、図4(a)に示すように、第1リードフレーム3に、第1接合材21、半導体素子4、第2接合材22、金属ブロック6、および第3接合材23をこの順に配置し、これらを接合する。この接合状態で、図4(c)に示すように、ブラスト粒子71を投射して、ショットブラストによる表面の粗化処理を行う。
一方、図4(b)に示すように、第2リードフレーム7には、第3接合材23を配置し、これらを接合する。この接合状態で、図4(d)に示すように、上述したショットブラストによる表面の粗化処理を行う。
次いで、比較となる半導体装置1の製造方法の場合には、図4(e)に示すように、金属ブロック6上に配置された第3接合材23(図4(c))に、第2リードフレーム7上に配置された第3接合材23(図4(d))が接触するように、第2リードフレーム7を配置する。この配置状態で、これらをリフローはんだ付けにより接合して、装置本体1aを製造する。
次いで、図4(f)に示すように、第1および第2リードフレーム3、7の間において、半導体素子4と、金属ブロック6とを封止する封止樹脂体5を成形する。このようにして、製造された比較となる半導体装置1は、第1および第2リードフレーム3、7の表面が粗化しているため、第1および第2リードフレーム3、7と、封止樹脂体5との密着性を確保することができる。
ここで、ショットブラストでは、レーザ照射の場合とは異なり、粒子を選択的に投射できないため、被処理物の全表面が粗化される。結果として、図4(c)に示すように、図4(a)に示す接合体にはその表面全体に粗化領域Xが形成される。また、図4(d)に示すように、図4(b)に示す第2接合材22が配置された第2リードフレーム7にもその表面全体に粗化領域Yが形成される。
また、比較となる半導体装置1の製造方法の場合には、ブラスト処理時に、第1および第2リードフレーム3、7の金属粉が、それぞれ、金属ブロック6および第2リードフレーム7上に配置された第3接合材23に付着してしまう。ショットブラストの代わりに、レーザ光Lで、第1および第2リードフレーム3、7の表面の粗化処理を行ったとしても、第1およびリードフレーム3、7のスパッタが、それぞれ、金属ブロック6および第2リードフレーム7上に配置された第3接合材23に付着してしまう。
なお、異物の付着を防止するために、第2リードフレーム7上に第3接合材23を配置せずに、マスキングにより、第2リードフレーム7の表面を粗化処理する場合には、粗化されない領域をある程度確保する必要がある。このため、第2リードフレーム7のサイズが大きくなる結果、半導体装置1のサイズが大きくなってしまう。
このように、比較となる半導体装置1の製造方法の場合には、金属ブロック6および第2リードフレーム7上に配置された第3接合材23には、粗化処理により異物が付着してしまう。そのため、金属ブロック6と第2リードフレーム7とを接合する際(図4(e))に、異物が付着した第3接合材23が溶融すると、金属ブロック6および第2リードフレーム7に対する第3接合材23の濡れ性が低下すると考えられる。
それに対して、本実施形態では、第1リードフレーム3を、第1内側部材3aと、第1外側部材3bとで構成し、一方、第2リードフレーム7を、第2内側部材7aと、第2外側部材7bとで構成する。そして、レーザ光Lによる粗化処理を、第1および第2内側部材3a、7aが分離した状態の第1および第2外側部材3b、7bに施す。
よって、レーザ光Lによる第1および第2リードフレーム7のスパッタが、接合前の第1~第3接合材21~23に付着することはない。よって、本実施形態では、第2リードフレーム7(第2内側部材7a)だけでなく、金属ブロック6に対する第3接合材23の濡れ性も確保することができる。
なお、本実施形態では、上述のように、第1~第3接合材21~23に異物が付着することを防止することができるため、第1および第2リードフレーム3、7に粗化されない領域を設ける必要がない。
以上、本発明の一実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。
1:半導体装置、1a:装置本体、3:第1リードフレーム、3a:第1内側部材、3b:第1外側部材、3c:第1収容部、4:半導体素子、5:封止樹脂体、6:金属ブロック、7:第2リードフレーム、7a:第2内側部材、7b:第2外側部材、7c:第2収容部、8:ワイヤ、9:金属端子、21:第1接合材、22:第2接合材、23:第3接合材、S21:準備工程、S22:接合工程、S23:粗化工程、S24:本体製造工程、S25:成形工程、L:レーザ光

Claims (1)

  1. 第1および第2リードフレームの間に、前記第1リードフレームの側から前記第2リードフレームの側に向かって、半導体素子および金属ブロックが順に配置された装置本体と、前記第1および第2リードフレームの間において、前記半導体素子と、前記金属ブロックとを封止する封止樹脂体と、を備えた半導体装置の製造方法であって、
    前記第1リードフレームとして、前記半導体素子が接合される第1内側部材と、前記第1内側部材を収容する第1収容部が形成され、前記封止樹脂体に接触する第1外側部材とを備えたリードフレーム、および、前記第2リードフレームとして、前記金属ブロックが接合される第2内側部材と、前記第2内側部材を収容する第2収容部が形成され、前記封止樹脂体に接触する第2外側部材とを備えたリードフレームを準備する準備工程と、
    前記第1内側部材に、第1接合材を介して、前記半導体素子を接合し、前記半導体素子に、第2接合材を介して、前記金属ブロックを接合し、かつ、前記金属ブロックに、第3接合材を介して、前記第2内側部材を接合する接合工程と、
    前記半導体素子が配置される側の前記第1外側部材の表面のうち、前記封止樹脂体が接触する表面を粗化処理し、前記金属ブロックが配置される側の前記第2外側部材の表面のうち、前記封止樹脂体が接触する表面を粗化処理する粗化工程と、
    前記接合工程および前記粗化工程の後、前記半導体素子が接合された前記第1内側部材を前記第1収容部に収容し、前記金属ブロックが接合された前記第2内側部材を前記第2収容部に収容し、前記装置本体を製造する本体製造工程と、
    前記本体製造工程後、前記第1および第2リードフレームの表面のうち、少なくとも前記粗化工程で粗化処理した表面と、前記半導体素子と、前記金属ブロックと、を覆うように、前記封止樹脂体を成形する成形工程と、
    を少なくとも含むことを特徴とする半導体装置の製造方法。
JP2018138719A 2018-07-24 2018-07-24 半導体装置の製造方法 Active JP7020328B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018138719A JP7020328B2 (ja) 2018-07-24 2018-07-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018138719A JP7020328B2 (ja) 2018-07-24 2018-07-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020017600A JP2020017600A (ja) 2020-01-30
JP7020328B2 true JP7020328B2 (ja) 2022-02-16

Family

ID=69580806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018138719A Active JP7020328B2 (ja) 2018-07-24 2018-07-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7020328B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329828A (ja) 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP2009070910A (ja) 2007-09-11 2009-04-02 Honda Motor Co Ltd 半導体装置とその製造方法
JP2012243890A (ja) 2011-05-18 2012-12-10 Denso Corp 半導体装置およびその製造方法
JP2014138162A (ja) 2013-01-18 2014-07-28 Toyota Motor Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329828A (ja) 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP2009070910A (ja) 2007-09-11 2009-04-02 Honda Motor Co Ltd 半導体装置とその製造方法
JP2012243890A (ja) 2011-05-18 2012-12-10 Denso Corp 半導体装置およびその製造方法
JP2014138162A (ja) 2013-01-18 2014-07-28 Toyota Motor Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2020017600A (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
JP4262672B2 (ja) 半導体装置およびその製造方法
CN103035601B (zh) 在烧结银层上包括扩散焊接层的半导体器件
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2007157863A (ja) パワー半導体装置及びその製造方法
JP6877600B1 (ja) 半導体装置
JP4557804B2 (ja) 半導体装置及びその製造方法
JP2009285732A (ja) 接続材料、接続材料の製造方法、および半導体装置
JP7020328B2 (ja) 半導体装置の製造方法
JP2016157880A (ja) 半導体装置の製造方法および半導体装置
JP6874645B2 (ja) 半導体装置の製造方法
JP6183556B2 (ja) 冷却器一体型半導体モジュール
JP2009147123A (ja) 半導体装置及びその製造方法
JP2006332084A (ja) 半導体装置の製造方法、および半導体装置
JP2003133329A (ja) 半導体装置
JP2020017582A (ja) 半導体装置の製造方法
JP2007027183A (ja) 半導体装置及びその製造方法
JP2007200982A (ja) 半導体装置およびその製造方法
JP6981192B2 (ja) 半導体装置の製造方法
JP2006179732A (ja) 半導体パワーモジュール
WO2016147252A1 (ja) 半導体装置およびその製造方法
JP6874628B2 (ja) 半導体装置
JP2003068959A (ja) 半導体装置
JP2020102501A (ja) 半導体装置
JP2004083964A (ja) 銅系放熱板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220117

R151 Written notification of patent or utility model registration

Ref document number: 7020328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151