JP2020017600A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020017600A JP2020017600A JP2018138719A JP2018138719A JP2020017600A JP 2020017600 A JP2020017600 A JP 2020017600A JP 2018138719 A JP2018138719 A JP 2018138719A JP 2018138719 A JP2018138719 A JP 2018138719A JP 2020017600 A JP2020017600 A JP 2020017600A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- inner member
- metal block
- semiconductor element
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本実施形態の半導体装置1の製造方法では、まず、準備工程S21を行う。この工程では、第1および第2リードフレーム3、7を準備する。具体的には、第1および第2リードフレーム3、7として、たとえば、銅製のフレーム本体と、その表面に形成されたNiめっき層とにより構成されたものを準備する。
次いで、接合工程S22を行う。この工程では図3(b)に示すように、第1内側部材3aに第1接合材21を介して半導体素子4を接合し、半導体素子4に第2接合材22を介して金属ブロック6を接合し、かつ、金属ブロック6に第3接合材23を介して第2内側部材7aを接合する。
次いで、粗化工程S23を行う。この工程では、第1外側部材3bについては、図3(c)に示すように、半導体素子4が配置される側の第1外側部材3bの表面のうち、封止樹脂体5が接触する表面を粗化処理する。一方、第2外側部材7bについては、図3(d)に示すように、金属ブロック6が配置される側の第2外側部材7bの表面のうち、封止樹脂体5が接触する表面を粗化処理する。
次いで、本体製造工程S24を行う。この工程では、図3(e)に示すように、半導体素子4が接合された第1内側部材3aを第1収容部3cに収容し、金属ブロック6が接合された第2内側部材7aを第2収容部7cに収容し、装置本体1aを製造する。
次いで、成形工程S25を行う。この工程では、図3(f)に示すように、第1および第2リードフレーム3、7の表面のうち、少なくとも粗化工程S23で粗化した表面と、半導体素子4と、金属ブロック6とを覆うように、封止樹脂体5を成形する。
Claims (1)
- 第1および第2リードフレームの間に、前記第1リードフレームの側から前記第2リードフレームの側に向かって、半導体素子および金属ブロックが順に配置された装置本体と、前記第1および第2リードフレームの間において、前記半導体素子と、前記金属ブロックとを封止する封止樹脂体と、を備えた半導体装置の製造方法であって、
前記第1リードフレームとして、前記半導体素子が接合される第1内側部材と、前記第1内側部材を収容する第1収容部が形成され、前記封止樹脂体に接触する第1外側部材とを備えたリードフレーム、および、前記第2リードフレームとして、前記金属ブロックが接合される第2内側部材と、前記第2内側部材を収容する第2収容部が形成され、前記封止樹脂体に接触する第2外側部材とを備えたリードフレームを準備する準備工程と、
前記第1内側部材に、第1接合材を介して、前記半導体素子を接合し、前記半導体素子に、第2接合材を介して、前記金属ブロックを接合し、かつ、前記金属ブロックに、第3接合材を介して、前記第2内側部材を接合する接合工程と、
前記半導体素子が配置される側の前記第1外側部材の表面のうち、前記封止樹脂体が接触する表面を粗化処理し、前記金属ブロックが配置される側の前記第2外側部材の表面のうち、前記封止樹脂体が接触する表面を粗化処理する粗化工程と、
前記接合工程および前記粗化工程の後、前記半導体素子が接合された前記第1内側部材を前記第1収容部に収容し、前記金属ブロックが接合された前記第2内側部材を前記第2収容部に収容し、前記装置本体を製造する本体製造工程と、
前記本体製造工程後、前記第1および第2リードフレームの表面のうち、少なくとも前記粗化工程で粗化処理した表面と、前記半導体素子と、前記金属ブロックと、を覆うように、前記封止樹脂体を成形する成形工程と、
を少なくとも含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018138719A JP7020328B2 (ja) | 2018-07-24 | 2018-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018138719A JP7020328B2 (ja) | 2018-07-24 | 2018-07-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020017600A true JP2020017600A (ja) | 2020-01-30 |
JP7020328B2 JP7020328B2 (ja) | 2022-02-16 |
Family
ID=69580806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018138719A Active JP7020328B2 (ja) | 2018-07-24 | 2018-07-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7020328B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329828A (ja) * | 2001-04-27 | 2002-11-15 | Denso Corp | 半導体装置 |
JP2009070910A (ja) * | 2007-09-11 | 2009-04-02 | Honda Motor Co Ltd | 半導体装置とその製造方法 |
JP2012243890A (ja) * | 2011-05-18 | 2012-12-10 | Denso Corp | 半導体装置およびその製造方法 |
JP2014138162A (ja) * | 2013-01-18 | 2014-07-28 | Toyota Motor Corp | 半導体装置及びその製造方法 |
-
2018
- 2018-07-24 JP JP2018138719A patent/JP7020328B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329828A (ja) * | 2001-04-27 | 2002-11-15 | Denso Corp | 半導体装置 |
JP2009070910A (ja) * | 2007-09-11 | 2009-04-02 | Honda Motor Co Ltd | 半導体装置とその製造方法 |
JP2012243890A (ja) * | 2011-05-18 | 2012-12-10 | Denso Corp | 半導体装置およびその製造方法 |
JP2014138162A (ja) * | 2013-01-18 | 2014-07-28 | Toyota Motor Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7020328B2 (ja) | 2022-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4262672B2 (ja) | 半導体装置およびその製造方法 | |
CN103035601B (zh) | 在烧结银层上包括扩散焊接层的半导体器件 | |
JP4260263B2 (ja) | 半導体装置 | |
JP2008126272A (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
CN107615464A (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
JP4557804B2 (ja) | 半導体装置及びその製造方法 | |
JP2009285732A (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
JP2016157880A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6183556B2 (ja) | 冷却器一体型半導体モジュール | |
JP2014199955A (ja) | 半導体装置及び半導体装置の製造方法 | |
US8432024B2 (en) | Integrated circuit including bond wire directly bonded to pad | |
JP2020017600A (ja) | 半導体装置の製造方法 | |
JP5444299B2 (ja) | 半導体装置 | |
JP2020017582A (ja) | 半導体装置の製造方法 | |
JP2007027183A (ja) | 半導体装置及びその製造方法 | |
JP5418654B2 (ja) | 半導体装置 | |
JP2003068959A (ja) | 半導体装置 | |
JP5017228B2 (ja) | 半導体装置 | |
JP4357493B2 (ja) | 半導体装置 | |
JP4357492B2 (ja) | 半導体装置 | |
JP6981192B2 (ja) | 半導体装置の製造方法 | |
JP4254487B2 (ja) | 半導体装置 | |
JP5151837B2 (ja) | 半導体装置の製造方法 | |
JP2022541329A (ja) | パワー半導体モジュールおよびその形成方法 | |
JP2020102501A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220117 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7020328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |