JP2009070910A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2009070910A
JP2009070910A JP2007235575A JP2007235575A JP2009070910A JP 2009070910 A JP2009070910 A JP 2009070910A JP 2007235575 A JP2007235575 A JP 2007235575A JP 2007235575 A JP2007235575 A JP 2007235575A JP 2009070910 A JP2009070910 A JP 2009070910A
Authority
JP
Japan
Prior art keywords
semiconductor chip
base material
semiconductor device
substrate
primer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007235575A
Other languages
English (en)
Other versions
JP5058731B2 (ja
Inventor
Hirokazu Umemura
博和 梅村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2007235575A priority Critical patent/JP5058731B2/ja
Publication of JP2009070910A publication Critical patent/JP2009070910A/ja
Application granted granted Critical
Publication of JP5058731B2 publication Critical patent/JP5058731B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】銅基材上に鉛フリーハンダで半導体チップを搭載し実装するに際し、安価に、鉛フリーハンダの接合性を高めることができ、モールド樹脂との密着性を確保できる半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体装置20の製造方法は、平板状の基材21の表面にプライマー層23A,23を形成するステップと、半導体チップ22の搭載面側が凹面となるように基材を湾曲に成形するステップと、半導体チップの配置範囲にプライマー層23が残るように、凹面である搭載面を平坦に研磨して基材の露出面を形成するステップと、プライマー層の上にハンダ24を介して半導体チップ22を配置するステップと、基材と半導体チップを含む全体を加熱し、基材のプライマー層上にハンダで半導体チップを接合すると共に、基材をおもて面側が凸面になるように反らせて基材の裏面を平坦21bに形成するステップとを有する方法である。
【選択図】図2

Description

本発明は、半導体装置とその製造方法に関し、特に、基材上に鉛フリーハンダを用いて半導体チップを実装するに際し接合性を高めかつ封止材料との密着性を高めるのに好適な半導体装置の製造方法と、当該製造方法で製造された半導体装置に関する。
従来の半導体装置の構造では、一般的に、基材(ベース部材)の上に1つの半導体チップを絶縁材料を介して実装し、基材上で半導体チップ等に必要なワイヤ配線等を付設し、基材と半導体チップとワイヤ配線等をモールド樹脂(封止材)によって封止して半導体装置の全体を保護するという構造を有している。基材の材質が銅(Cu)であるとき、当該基材とモールド樹脂との間の密着性は良好となり、モールド樹脂の封止性能が高くなるという特性を有する。半導体装置の保護をさらに高めるためには、基材とモールド樹脂の密着性を高めることが望まれる。そこで従来では、基材の表面に凹形状のディンプルを複数形成することにより、モールド樹脂を当該ディンプル内に充填されるように設け、アンカー効果を利用して基材とモールド樹脂との密着性を高めた技術が提案されている(例えば特許文献1参照)。
近年では、さらに、環境への影響を考慮して、鉛を含有しない鉛フリー化のハンダ材(鉛フリーハンダ)を使用して基材上に半導体チップを実装する技術が開発されつつある。この実装技術によれば、銅(Cu)を基礎とした基材と半導体チップとの間の接合性を向上させるため、鉛フリーハンダとの濡れ性が良好なニッケル等によるプライマー層を基材の表面に形成するようにしている。
特開2005−191178号公報
基材の表面に形成されたプライマー層としてのニッケル層は、モールド樹脂との関係では、密着性が良好なものであるとは言えない。当該密着性を良好なものとするためには、特許文献1に記載されるようにディンプルを作ればよいが、加工のためのコストが生じるという問題が提起される。
また銅で作られた基材の上に絶縁材料や半導体チップをハンダ付けするときには、半導体装置の製造工程で、リフロー炉で半導体装置を加熱するという工程が含まれる。この加熱工程のために、膨張率や熱収縮特性が異なる複数種類の材料を接合して成る構造を有する半導体装置では、基材はその裏面が凹面を形成するごとく湾曲するという傾向を有している。
半導体装置では、冷却構造を備えるため、一般的に、半導体チップを搭載した基材がアルミ製のヒートシンク上に熱伝導材料(サーマルコンパウンド等)を塗布することにより配設される。従って、上記のごとく裏面が凹面になるごとく湾曲した基材を備える半導体装置では、熱伝導材料の塗布の仕方に工夫するか、あるいは、湾曲した基材の裏面の部分をフライス加工等で平坦面にするか等の対応が必要とされ、その結果、コストがかさむという問題が提起される。
本発明の目的は、上記の課題を解決することにあり、銅基材上に鉛フリーハンダで半導体チップを搭載し実装するに際し、コストをかけることなく安価に、鉛フリーハンダの接合性を高めることができ、さらにモールド樹脂との密着性を確保することができる半導体装置の製造方法、およびこの製造方法で製造される半導体装置を提供することにある。
また本発明の他の目的は、量産性が高く、かつ温度サイクル試験における接着材および封止材料の寿命を長くすることができる半導体装置およびその製造方法を提供することにある。
本発明に係る半導体装置およびその製造方法は、上記目的を達成するために、次のように構成される。
第1の半導体装置の製造方法(請求項1に対応)は、平板状の基材の表面にプライマー層を形成するステップと、半導体チップの搭載面側が凹面となるように基材を湾曲に成形するステップと、半導体チップの配置範囲にプライマー層が残るように、凹面である搭載面を平坦に研磨して基材の露出面を形成するステップと、プライマー層の上にハンダを介して半導体チップを配置するステップと、基材と半導体チップを含む全体を加熱し、基材のプライマー層上にハンダで半導体チップを接合すると共に、基材をおもて面側が凸面になるように反らせて基材の裏面を平坦に形成するステップとを有する方法である。
第2の半導体装置の製造方法(請求項2に対応)は、上記の方法において、半導体チップを配置するステップは、プライマー層の上にハンダを介して絶縁材料を配置するステップと、絶縁材料の上にハンダを介して半導体素子を配置するステップと含む、ことで特徴づけられる。
第3の半導体装置の製造方法(請求項3に対応)は、上記の方法において、基材の湾曲成形の程度は、加熱のためのステップでの基材の反り量に対応して設定されることを特徴とする。
第4の半導体装置の製造方法(請求項4に対応)は、上記の方法において、完成した半導体装置にケース部材を付設し、半導体チップの周囲空間に封止材料を充填して基材の露出面側を封止することを特徴とする。
第1の半導体装置(請求項5に対応)は、基材と、この基材の半導体チップ搭載面に形成されたプライマー層の上にハンダで接合される半導体チップとから成る半導体装置であり、プライマー層の周囲は基材の露出面となっており、露出面はプライマー層境界部から基材周縁部に向かって傾斜していることを特徴とする。
上記の半導体装置では、基材における半導体チップが配置される上面で、チップ搭載面であるプライマー層の周囲に形成される表面に基材材料(銅)が露出する面となって、その後に施される保護用の封止材料との密着性が高くなり、かつ基材の製造工程での作り方に起因して当該露出面が基材中央部から基材周縁部に向かって傾斜しているという形状的な特徴を有している。
第2の半導体装置(請求項6に対応)は、上記の構成において、基材の半導体チップ搭載面に形成されるプライマー層は円形またはこれに類似する形状であることを特徴とする。
第3の半導体装置(請求項7に対応)は、上記の構成において、ヒートシンクが接合される基材の裏面は平坦に形成されていることを特徴とする。
本発明によれば、次の効果を奏する。
第1に、基材上において、鉛フリーハンダとの濡れ性の良好なプライマー層、および封止材料との密着性が良好な銅露出面を容易に作ることができる。
第2に、平板状の基材を予め湾曲成形し、実装時の加熱により材料が熱膨張・収縮することにより、ヒートシンク(放熱板)が付設される基材の裏面を平坦に作ったので、基材裏面を平坦にする加工費が不要になり、さらに熱伝導性を高めるサーマルコンパウンドの塗布が容易になり、安価に製造することができる。
第3に、以上により、銅または銅合金の基材上に鉛フリーハンダで半導体チップを搭載し実装するに際し、コストをかけることなく安価に、鉛フリーハンダの接合性を高めることができる。さらに、基材のプライマー層の周囲の表面に銅露出面を容易に作ることができるため、モールド用の樹脂封止材料との密着性を確保することができる
第4に、温度サイクル試験における接着材および封止材料と基材との間の剥離やクラックをなくし、接着材や封止材料の寿命を長くすることができ、半導体装置の信頼性を高めることができる。
以下に、本発明の好適な実施形態(実施例)を添付図面に基づいて説明する。
図1を参照して本発明に係る半導体装置の完成品状態における構造を説明する。後述する半導体装置の製造方法を実施することにより、図1に示すごとき、半導体装置組立て体10が作られる。半導体装置組立て体10は、本体部分である半導体装置20と、半導体装置20を収容し固定するケース部材40と、半導体装置20の要部を保護する例えば樹脂性の封止部材60とから構成されている。
まず半導体装置20について説明する。半導体装置20は、基材21の上に半導体チップ22が搭載され、配置固定される。基材21の上面のチップ搭載面における半導体チップ22の配置位置は、プライマー層(またはプライマー)23の上である。このプライマー層23は、例えば矩形を有する基材21の上面において、その中央部付近に位置するほぼ円形または円形に類似した形状(楕円形等)を有する領域を形成している。
上記基材21は金属製の板材である。基材21の材質としては、好ましくは銅(Cu)または銅を主成分とした銅合金である。またプライマー層23の材質は好ましくはニッケル(Ni)である。プライマー層23は、基材21の表面に施されたニッケルメッキ(厚み例えば1〜6μm)に基づいて作られる。基材21の上面において、中央部のプライマー層23の周囲の領域は基材である処の銅等が露出した表面領域になっている。
基材21のプライマー層23の上に配置され固定された半導体チップ22は、積層構造を有するチップ部材である。半導体チップ22において、下側から、鉛フリーハンダ24、下側銅層25、絶縁層26、上側銅層27が積層されている。接着剤として作用する鉛フリーハンダ24の材質としては、例えば、スズを主としたハンダ材料や、有機樹脂系の接着剤である。また絶縁層26の材料としては、例えばセラミックス(AIN、SiN、SiO)である。
上記の上側銅層27の上に例えば2つの半導体素子28,29がそれぞれ鉛フリーハンダ30,31を介して固定されている。鉛フリーハンダ30,31は前述の鉛フリーハンダ24と同じものであり、接着剤としての働きを有している。
半導体チップ22における最上部に取り付けられた半導体素子28,29には、通電用の導電線32,33が接続されている。この導電線32,33には、例えばAlワイヤーやAuワイヤー等が用いられる。
上記の半導体装置20に対して、基材21の周縁部を利用して、かつ半導体チップを囲むようにしてケース部材40が配置され固定される。ケース部材40の材質は、例えばPPS等のエンジニアリング・プラスチックである。ケース部材40は、中央には半導体チップ22を収容する空間が形成されるように孔41が形成されている。孔41は、ケース部材40の下面側で径等の内側寸法が大きくなくなるように拡径部が形成されている。半導体装置20は、基材21のチップ搭載面側を、ケース部材40の当該孔41に対してその下面側から挿入している。半導体装置20の基材21の上面周縁部すなわち銅露出表面部21aと、ケース部材40の孔41の拡径部の段差部とは、接着材42によって接着されている。接着材42としては、例えば熱硬化性樹脂(シリコン系樹脂またはエポキシ系樹脂等)が用いられている。接着材42は、基材21の上面等の銅露出表面部21aのみを覆っている。
なお図1で明らかなように、基材21の上面について、半導体チップ22が取り付けられるプライマー層23の周囲の銅露出表面21aは、基材21の中央部から周縁部に向くに従って高さ低くなるまたは厚みが薄くなるように傾斜を有している。
ケース部材40の下部に基材21が取り付けられた状態では、基材21上のプライマー層23に固定された半導体チップ22はケース部材40の中央に位置する収容部に収容された状態になる。ケース部材40の上側には段差部43が形成され、さらにその上側には全周囲を囲むような配置で側壁44が形成されている。ケース部材40の全体は容器を成すような形状に作られている。またケース部材40の側壁44における適宜な箇所にはケース部材40の外側に引き出された例えば2つの外部端子45,46が設けられている。外部端子45,46は共に耐食性メッキ(Niメッキ)が施された銅部材である。2つの外部端子45,46は、段差部43を利用して配置されている。
前述した半導体素子28,29に接続された導電線32,33の他端は、それぞれ、上記の外部端子45,46に接続されている。
上記のごとく構成された半導体装置20およびケース部材40に対して、ケース部材40の内部の収容空間に、半導体チップ22や導電線32,33等を保護する目的で、封止材料60が充填される。封止材料60の材質はエポキシ樹脂やシリコン系樹脂である。
次に、主に図2を参照して、上記の構造を有する半導体装置組立て体10における半導体装置20の製造方法について説明する。
図2は、半導体装置組立て体10の組立て状態を7段階(A〜J)で示した工程図である。第1の段階(A)では平板状の基材21が成形により用意される。基材21は、例えば銅板または銅合金板で作られ、平面形状は例えば矩形(正方形または長方形等)である。サイズの例として、例えば長さ60mm、幅40mm、厚み3mmである。成形された基材21の平面形状を円形にすることもできる。
第2の段階(B)では、平板状の基材21に対して例えば常温状態(25℃)でプレス加工成形を行い、上面が凹面になるように湾曲させ反らせる。上記のサイズの基材21の場合には、湾曲状態においてその深さは例えば120μmである。
第3の段階(C)では、反った形状を有する基材21の表面に対してニッケルメッキ23Aの処理が施される。ニッケルメッキ23Aは、通常、基材21の全表面に施されるが、図示例では基材21の上面(半導体チップ搭載面)を除いて除去されている。ニッケルメッキ23Aの一部が、前述した通りのプライマー層23を形成する。ニッケルメッキ23Aの厚みは好ましくは1〜6μm程度の厚みであり、層状に形成される。
第4の段階(D)では、反った形状を有する基材21において、当該基材21の凹面側を研磨装置(図示せず)で研磨し、基材21の凹面側のおもて面が平坦になるように適切な位置まで研磨する。この場合に、研磨処理が完了すると、基材21の上面は平坦(フラット)になり、かつ基材21の上面の中央部にはニッケルメッキ23Aの一部が残り、その結果としてプライマー層23が形成される。基材21の裏面側は下方に膨出した反りが生じたままである。この状態の基材21の平面図を図3に示す。プライマー層23の平面形状は、基材21の上面において、円形またはこれに類似する形状(ほぼ円形、楕円形等)を有している。
その後の第5の段階(E)では、基材21の上面におけるプライマー層23の上に半導体チップ22を鉛フリーハンダ24で接着(接合)する。こうして、基材21の上面である搭載面に半導体チップ22が搭載される。
なお、基材21の上面すなわち載置面に半導体チップ22を搭載する段階では、さらに、プライマー層23の上に鉛フリーハンダ24を介して絶縁材料(絶縁層26)を配置するステップと、当該絶縁材料の上にさらに鉛フリーハンダ30,31を介して半導体素子28,29を配置するステップとを含んでいる。
第6の段階(F)では、基材21の上面のプライマー層23の上に鉛フリーハンダ24を介して半導体チップ22を搭載した状態で、リフロー炉に入れ、基材21および半導体チップ22を加熱する。加熱温度は例えば260℃である。この加熱処理によって、基材21に対しては矢印71に示されるような力が作用し、基材21のおもて面が凸面になるように、また換言すれば、基材21の下面21b側が凹面になるように反対の反りが生じる。
第7の段階(G)は、上記加熱処理が終了した状態である。加熱処理は、基材21はその下面21bが平坦になるように制御して行われる。基材21が反るにように加熱処理することにより、基材21の上面では銅露出表面21aが中央部から周縁部に到るにつれて傾斜するように湾曲部(反り)が形成される。こうして、上面に半導体チップ22が搭載された基材21、すなわち半導体装置20が作られる。
その後、上記の半導体装置20に対して、別途に用意されたケース部材40を付設し、導電線32,33を接続し、さらに封止部材60を充填して半導体装置組立て体10を完成する。最終的に、半導体装置組立て体10の基材21の平坦な下面21bにヒートシンク(放熱板、図示せず)が接合され付設される。このとき、基材21の下面21bは予め理想的に平坦に形成されているので、熱伝導性がよい状態でヒートシンクを接合することができる。また、基材21の下面21bが平坦面となるように形成されているので、サーマルコンパウンドの塗布の仕方に工夫を行う必要がなく、塗布が容易であるという利点を有している。
また半導体チップ22を配置する範囲にニッケルメッキ層によるプライマー層23を形成しているので、鉛フリーハンダの濡れ性が向上し、接合性を高めることができる。さらに銅露出表面21aを形成するようにしたため、封止材料60との密着性を確保することができる。
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成(材質)については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
本発明は、安価で製造することができ、信頼性の高い半導体装置の製造方法等として利用される。
本発明に係る半導体装置について装置製造後の完成品状態での全体的な構造を示す縦断面図である。 本発明に係る半導体装置の製造方法の各工程を示す工程図である。 研磨工程後の基材の搭載面を示す平面図である。
符号の説明
10 半導体装置組立て体
20 半導体装置
21 基材
22 半導体チップ
23 プライマー層
24 鉛フリーハンダ
26 絶縁層
28,29 半導体素子
30,31 鉛フリーハンダ
32,33 導電線
40 ケース部材
42 接着材
60 封止材料

Claims (7)

  1. 平板状の基材の表面にプライマー層を形成するステップと、
    半導体チップの搭載面側が凹面となるように前記基材を湾曲に成形するステップと、
    前記半導体チップの配置範囲に前記プライマー層が残るように、凹面である前記搭載面を平坦に研磨して前記基材の露出面を形成するステップと、
    前記プライマー層の上にハンダを介して前記半導体チップを配置するステップと、
    前記基材と前記半導体チップを含む全体を加熱し、前記基材の前記プライマー層上に前記ハンダで前記半導体チップを接合すると共に、前記基材をおもて面側が凸面になるように反らせて前記基材の裏面を平坦に形成するステップと、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記半導体チップを配置する前記ステップは、
    前記プライマー層の上にハンダを介して絶縁材料を配置するステップと、
    前記絶縁材料の上にハンダを介して半導体素子を配置するステップと含む、
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記基材の湾曲成形の程度は、加熱のための前記ステップでの前記基材の反り量に対応して設定されることを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 完成した半導体装置にケース部材を付設し、前記半導体チップの周囲空間に封止材料を充填して前記基材の露出面側を封止することを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 基材と、この基材の半導体チップ搭載面に形成されたプライマー層の上にハンダで接合される半導体チップとから成る半導体装置において、
    前記プライマー層の周囲は前記基材の露出面となっており、前記露出面はプライマー層境界部から基材周縁部に向かって傾斜していることを特徴とする半導体装置。
  6. 前記基材の半導体チップ搭載面に形成される前記プライマー層は円形またはこれに類似する形状であることを特徴とする請求項5記載の半導体装置。
  7. ヒートシンクが接合される前記基材の裏面は平坦に形成されていることを特徴とする請求項5または6記載の半導体装置。
JP2007235575A 2007-09-11 2007-09-11 半導体装置とその製造方法 Expired - Fee Related JP5058731B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007235575A JP5058731B2 (ja) 2007-09-11 2007-09-11 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007235575A JP5058731B2 (ja) 2007-09-11 2007-09-11 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2009070910A true JP2009070910A (ja) 2009-04-02
JP5058731B2 JP5058731B2 (ja) 2012-10-24

Family

ID=40606885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007235575A Expired - Fee Related JP5058731B2 (ja) 2007-09-11 2007-09-11 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP5058731B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017600A (ja) * 2018-07-24 2020-01-30 トヨタ自動車株式会社 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022020A (zh) * 2014-06-23 2014-09-03 联想(北京)有限公司 弧形芯片的制造方法、电子设备的电路板和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027780A1 (fr) * 2000-09-29 2002-04-04 Hitachi Chemical Co., Ltd. Composant a semi-conducteur scelle par de la resine, materiau de fixation de puce et materiau de scellement utilise

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027780A1 (fr) * 2000-09-29 2002-04-04 Hitachi Chemical Co., Ltd. Composant a semi-conducteur scelle par de la resine, materiau de fixation de puce et materiau de scellement utilise

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017600A (ja) * 2018-07-24 2020-01-30 トヨタ自動車株式会社 半導体装置の製造方法
JP7020328B2 (ja) 2018-07-24 2022-02-16 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5058731B2 (ja) 2012-10-24

Similar Documents

Publication Publication Date Title
JP5387685B2 (ja) 半導体装置の製造方法
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
TW202329358A (zh) 半導體裝置及製造其之方法
JP6524003B2 (ja) 半導体装置
TW201626527A (zh) 具有改良接觸引腳之平坦無引腳封裝
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
TW200419739A (en) Miniature moldlocks for heatsink or flag for an overmolded plastic package
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
US20180122728A1 (en) Semiconductor packages and methods for forming same
JP2006100752A (ja) 回路装置およびその製造方法
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
TWI462195B (zh) 半導體晶片封裝總成之方法及用於抵銷引線指變形之裝置
JP5058731B2 (ja) 半導体装置とその製造方法
JPS5893358A (ja) 半導体装置
JP5898575B2 (ja) 半導体装置
JP5699331B2 (ja) 半導体装置および半導体装置の製造方法
JP5910909B2 (ja) 半導体装置および半導体装置の製造方法
JP5096812B2 (ja) 複合リードフレームを用いた半導体装置
JP2006191143A (ja) 半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP2006140401A (ja) 半導体集積回路装置
JP2017183417A (ja) 半導体装置
JP4695672B2 (ja) 半導体装置
JP2005209805A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees