JP2009070910A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2009070910A JP2009070910A JP2007235575A JP2007235575A JP2009070910A JP 2009070910 A JP2009070910 A JP 2009070910A JP 2007235575 A JP2007235575 A JP 2007235575A JP 2007235575 A JP2007235575 A JP 2007235575A JP 2009070910 A JP2009070910 A JP 2009070910A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- base material
- semiconductor device
- substrate
- primer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】半導体装置20の製造方法は、平板状の基材21の表面にプライマー層23A,23を形成するステップと、半導体チップ22の搭載面側が凹面となるように基材を湾曲に成形するステップと、半導体チップの配置範囲にプライマー層23が残るように、凹面である搭載面を平坦に研磨して基材の露出面を形成するステップと、プライマー層の上にハンダ24を介して半導体チップ22を配置するステップと、基材と半導体チップを含む全体を加熱し、基材のプライマー層上にハンダで半導体チップを接合すると共に、基材をおもて面側が凸面になるように反らせて基材の裏面を平坦21bに形成するステップとを有する方法である。
【選択図】図2
Description
第1に、基材上において、鉛フリーハンダとの濡れ性の良好なプライマー層、および封止材料との密着性が良好な銅露出面を容易に作ることができる。
第2に、平板状の基材を予め湾曲成形し、実装時の加熱により材料が熱膨張・収縮することにより、ヒートシンク(放熱板)が付設される基材の裏面を平坦に作ったので、基材裏面を平坦にする加工費が不要になり、さらに熱伝導性を高めるサーマルコンパウンドの塗布が容易になり、安価に製造することができる。
第3に、以上により、銅または銅合金の基材上に鉛フリーハンダで半導体チップを搭載し実装するに際し、コストをかけることなく安価に、鉛フリーハンダの接合性を高めることができる。さらに、基材のプライマー層の周囲の表面に銅露出面を容易に作ることができるため、モールド用の樹脂封止材料との密着性を確保することができる
第4に、温度サイクル試験における接着材および封止材料と基材との間の剥離やクラックをなくし、接着材や封止材料の寿命を長くすることができ、半導体装置の信頼性を高めることができる。
20 半導体装置
21 基材
22 半導体チップ
23 プライマー層
24 鉛フリーハンダ
26 絶縁層
28,29 半導体素子
30,31 鉛フリーハンダ
32,33 導電線
40 ケース部材
42 接着材
60 封止材料
Claims (7)
- 平板状の基材の表面にプライマー層を形成するステップと、
半導体チップの搭載面側が凹面となるように前記基材を湾曲に成形するステップと、
前記半導体チップの配置範囲に前記プライマー層が残るように、凹面である前記搭載面を平坦に研磨して前記基材の露出面を形成するステップと、
前記プライマー層の上にハンダを介して前記半導体チップを配置するステップと、
前記基材と前記半導体チップを含む全体を加熱し、前記基材の前記プライマー層上に前記ハンダで前記半導体チップを接合すると共に、前記基材をおもて面側が凸面になるように反らせて前記基材の裏面を平坦に形成するステップと、
を有することを特徴とする半導体装置の製造方法。 - 前記半導体チップを配置する前記ステップは、
前記プライマー層の上にハンダを介して絶縁材料を配置するステップと、
前記絶縁材料の上にハンダを介して半導体素子を配置するステップと含む、
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記基材の湾曲成形の程度は、加熱のための前記ステップでの前記基材の反り量に対応して設定されることを特徴とする請求項1または2記載の半導体装置の製造方法。
- 完成した半導体装置にケース部材を付設し、前記半導体チップの周囲空間に封止材料を充填して前記基材の露出面側を封止することを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 基材と、この基材の半導体チップ搭載面に形成されたプライマー層の上にハンダで接合される半導体チップとから成る半導体装置において、
前記プライマー層の周囲は前記基材の露出面となっており、前記露出面はプライマー層境界部から基材周縁部に向かって傾斜していることを特徴とする半導体装置。 - 前記基材の半導体チップ搭載面に形成される前記プライマー層は円形またはこれに類似する形状であることを特徴とする請求項5記載の半導体装置。
- ヒートシンクが接合される前記基材の裏面は平坦に形成されていることを特徴とする請求項5または6記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007235575A JP5058731B2 (ja) | 2007-09-11 | 2007-09-11 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007235575A JP5058731B2 (ja) | 2007-09-11 | 2007-09-11 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009070910A true JP2009070910A (ja) | 2009-04-02 |
JP5058731B2 JP5058731B2 (ja) | 2012-10-24 |
Family
ID=40606885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007235575A Expired - Fee Related JP5058731B2 (ja) | 2007-09-11 | 2007-09-11 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5058731B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020017600A (ja) * | 2018-07-24 | 2020-01-30 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104022020A (zh) * | 2014-06-23 | 2014-09-03 | 联想(北京)有限公司 | 弧形芯片的制造方法、电子设备的电路板和电子设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002027780A1 (fr) * | 2000-09-29 | 2002-04-04 | Hitachi Chemical Co., Ltd. | Composant a semi-conducteur scelle par de la resine, materiau de fixation de puce et materiau de scellement utilise |
-
2007
- 2007-09-11 JP JP2007235575A patent/JP5058731B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002027780A1 (fr) * | 2000-09-29 | 2002-04-04 | Hitachi Chemical Co., Ltd. | Composant a semi-conducteur scelle par de la resine, materiau de fixation de puce et materiau de scellement utilise |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020017600A (ja) * | 2018-07-24 | 2020-01-30 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP7020328B2 (ja) | 2018-07-24 | 2022-02-16 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5058731B2 (ja) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5387685B2 (ja) | 半導体装置の製造方法 | |
JP6193510B2 (ja) | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 | |
TW202329358A (zh) | 半導體裝置及製造其之方法 | |
JP6524003B2 (ja) | 半導体装置 | |
TW201626527A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
KR101590453B1 (ko) | 휨 개선을 위한 반도체 칩 다이 구조 및 방법 | |
TW201626473A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
TW200419739A (en) | Miniature moldlocks for heatsink or flag for an overmolded plastic package | |
JP5262408B2 (ja) | 位置決め治具および半導体装置の製造方法 | |
US20180122728A1 (en) | Semiconductor packages and methods for forming same | |
JP2006100752A (ja) | 回路装置およびその製造方法 | |
JP4307362B2 (ja) | 半導体装置、リードフレーム及びリードフレームの製造方法 | |
TWI462195B (zh) | 半導體晶片封裝總成之方法及用於抵銷引線指變形之裝置 | |
JP5058731B2 (ja) | 半導体装置とその製造方法 | |
JPS5893358A (ja) | 半導体装置 | |
JP5898575B2 (ja) | 半導体装置 | |
JP5699331B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5910909B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5096812B2 (ja) | 複合リードフレームを用いた半導体装置 | |
JP2006191143A (ja) | 半導体装置 | |
JP6011410B2 (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール | |
JP2006140401A (ja) | 半導体集積回路装置 | |
JP2017183417A (ja) | 半導体装置 | |
JP4695672B2 (ja) | 半導体装置 | |
JP2005209805A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |