JP2014138162A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2014138162A
JP2014138162A JP2013007427A JP2013007427A JP2014138162A JP 2014138162 A JP2014138162 A JP 2014138162A JP 2013007427 A JP2013007427 A JP 2013007427A JP 2013007427 A JP2013007427 A JP 2013007427A JP 2014138162 A JP2014138162 A JP 2014138162A
Authority
JP
Japan
Prior art keywords
lead frame
block
solder
semiconductor device
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013007427A
Other languages
English (en)
Inventor
Akira Kato
彰 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013007427A priority Critical patent/JP2014138162A/ja
Publication of JP2014138162A publication Critical patent/JP2014138162A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】有害なはんだ再溶融をなくして信頼性を高めることができる半導体装置及びその製造方法を提供する。
【解決手段】素子側リードフレーム4、半導体素子1,2、放熱ブロック6及びブロック側リードフレーム3を備えてなる半導体装置100であって、素子側リードフレーム4と半導体素子1,2、及び半導体素子1,2と放熱ブロック6とは、はんだ5によって固着し、放熱ブロック6とブロック側リードフレーム3とは、嵌合によって固着する構成とした。はんだ付けを1回のリフローで済むようにして、1回目のリフローによるはんだを2回目のリフロー時に再溶融させることをなくした。工程数の削減も図れる。
【選択図】図1

Description

本発明は、素子側リードフレーム、半導体素子、放熱ブロック及びブロック側リードフレーム(又はバスバー)を備えてなる半導体装置及びその製造方法に関するものである。
従来、この種の半導体装置としては特許文献1に記載するような装置があった。
これは、半導体素子の両面を一対のリードフレームで挟み、半導体素子と一方のリードフレームとの間をはんだによって接合する。半導体素子と他方のリードフレームとの間にはブロック体が介在し、ブロック体と半導体素子、及びブロック体と他方のリードフレームとを、各々はんだによって接合する。はんだには、鉛フリーはんだ等のはんだが用いられる、というものである。
特開2009−130044号公報(段落[0024]、[0027]、[0029]、[0030])
しかしながら上記従来技術では、はんだを1種類しか使用しない場合において、リフローを2回(2段)に分けて行うと、1回(1段)目のリフローで用いたはんだが再溶融するおそれがあった。
これについて説明すると、従来技術では、素子側リードフレーム(一方のリードフレーム)と半導体素子との間、及び半導体素子とブロック体との間にはんだ付けを要する。また、ブロック体とブロック側リードフレーム(他方のリードフレーム)との間にもはんだ付けを要する。
このような両面冷却構造の半導体装置では、上側から下側に向かってブロック側リードフレーム、ブロック体、半導体素子及び素子側リードフレームなる積層構造がとられ、各部材間(3箇所)においてはんだ付けがなされる。ここで、ブロック側リードフレームはその重量が大きく、このため、上記3箇所のはんだ付けを1回のリフローで行うと、ブロック側リードフレーム及びブロック体間のはんだ付けの層が薄くなる。そこで、ブロック側リードフレーム及びブロック体間のはんだ付けは2回目に行うこととされ、その結果、2回のリフローが必要となる。
この場合、1回目のリフローでは融点の高い高温はんだを用い、それより低い融点のはんだを2回目のリフローで用いれば、2回目のリフロー時に1回目のリフローで用いたはんだの再溶融を避けることができる。
このような融点の制御を伴う手法は、鉛はんだでは可能であるが、鉛フリーはんだでは融点の制御ができない(1種類のはんだを使う)ので適用できない。このため、1回目のリフローによるはんだを2回目のリフロー時に再溶融させるおそれがあった。
このような再溶融が発生すると、ボイドの増加や半導体素子の傾きを引き起こし、半導体装置の信頼性の低下を招くため、従来、この点についての改善が要望されている。
また従来技術では、半導体素子及びブロック体の部分が素子側及びブロック側の両リードフレームによって挟まれている。したがって、素子側リードフレーム、半導体素子、ブロック体及びブロック側リードフレームの部分を通常の熱硬化性モールド樹脂によって封止する場合、そのモールド樹脂の熱膨張により両リードフレーム間において応力が発生する。そして、この応力が半導体素子や、はんだや、モールド樹脂とリードフレームとの界面に加わり、半導体装置の信頼性を低下させる等の問題を引き起こす。しかし従来、これについての配慮がなく、この問題についての改善も要望されている。
本発明の課題は、上記のような要望に鑑みなされたもので、基本的に2回のリフローを要しない(1回のリフローで済む)構成とすることにより、有害なはんだ再溶融をなくして信頼性を高めることができ、また、モールド樹脂の熱膨張による応力の発生に起因する問題も解消できる半導体装置及びその製造方法を提供することにある。
上記課題は、半導体装置及びその製造方法を下記各態様の構成とすることによって解決される。
各態様は、請求項と同様に、項に区分し、各項に番号を付し、必要に応じて他の項の番号を引用する形式で記載する。これは、あくまでも本発明の理解を容易にするためであり、本明細書に記載の技術的特徴及びそれらの組合わせが以下の各項に記載のものに限定されると解釈されるべきではない。また、1つの項に複数の事項が記載されている場合、それら複数の事項を常に一緒に採用しなければならないわけではなく、一部の事項のみを取り出して採用することも可能である。
以下の各項のうち、(1)項が請求項1に、(2)項が請求項2に、(3)項が請求項3に、各々対応する。
(1) 素子側リードフレーム、半導体素子及び放熱ブロックと、ブロック側リードフレーム又はバスバーとを備えてなる半導体装置であって、前記素子側リードフレームと前記半導体素子、及び前記半導体素子と前記放熱ブロックとは、各々はんだによって固着され、前記放熱ブロックと前記ブロック側リードフレーム又は前記バスバーとは、嵌合によって固着されてなることを特徴とする半導体装置。
(2) 前記素子側リードフレーム、前記半導体素子及び前記放熱ブロックの部分がモールド樹脂によって封止されており、前記ブロック側リードフレーム又は前記バスバーは、前記モールド樹脂から離間していることを特徴とする(1)項に記載の半導体装置。
(3) 素子側リードフレーム、半導体素子及び放熱ブロックと、ブロック側リードフレーム又はバスバーとを備えてなる半導体装置を製造する方法であって、前記素子側リードフレームと前記半導体素子との間、及び前記半導体素子と前記放熱ブロックとの間をはんだ付けする第1工程と、該第1工程によりはんだ付けされた前記素子側リードフレーム、前記半導体素子及び前記放熱ブロックの部分をモールド樹脂によって封止する第2工程と、前記ブロック側リードフレーム又は前記バスバーと前記放熱ブロックとを結合する第3工程とを備えてなる半導体装置の製造方法。
(1)項に記載の発明によれば、有害なはんだ再溶融をなくして信頼性を高めた半導体装置を提供できる。
(2)項に記載の発明によれば、モールド樹脂の熱膨張による応力の発生に起因する問題も解消される半導体装置を提供できる。
(3)項に記載の発明によれば、有害なはんだ再溶融をなくして信頼性が高められ、また、モールド樹脂の熱膨張による応力の発生に起因する問題も解消される半導体装置を製造できる。
本発明の一実施形態に係る半導体装置を示す断面図である。 同上半導体装置の要部拡大図である。
以下、本発明の実施の形態を図面に基づき説明する。なお、各図間において、同一符号は同一又は相当部分を示す。
図1は、本発明の一実施形態に係る半導体装置を示す断面図である。
図1において、半導体装置100は、車両等、例えば自動車に搭載され、自動車用電子装置を駆動するための装置に適用されるものである。
この図1に例示するように、半導体装置100は2個の半導体素子1,2を備える。2個の半導体素子1,2は、同じ種類のものであっても、異なる種類のものであってもよく、横方向に並んで位置する。
両半導体素子1,2は一対のリードフレーム3,4相互間に介在する。一対のリードフレーム3,4は、半導体素子1,2の電極及び放熱部材として機能する一対の板体であって、例えば銅又は銅合金の板材からなる。一対のリードフレーム3,4の各外面(上側のリードフレーム3の上面及び下側のリードフレーム4の下面)は放熱面として機能する。また、上側のリードフレーム3はコネクタ付のリードフレームである。
上記のように両半導体素子1,2は、両リードフレーム3,4相互間に介在するもので、両半導体素子1,2と下側のリードフレーム4との間は、はんだ5によって電気的及び熱的に接続されている。
また、両半導体素子1,2と上側のリードフレーム3との間には放熱ブロック6が介在している。この放熱ブロック6は、高い導電性及び熱伝導性を有する、例えば銅材からなるブロック体である。
各半導体素子1,2と放熱ブロック6との間は、各々はんだ5によって電気的及び熱的に接続されている。
上記はんだ5は、半導体装置100の技術分野で通常用いられるはんだ材料によるもので、ここでは鉛フリーはんだが用いられている。
上記のように半導体素子1,2と下側のリードフレーム(素子側リードフレーム)4との間、及び半導体素子1,2と放熱ブロック6との間は、各々はんだ5によって接続されている。すなわち、半導体素子1,2と下側のリードフレーム4とは、また、半導体素子1,2と放熱ブロック6とは、各々はんだ5によって固着されている。このはんだ5による固着、すなわちはんだ付けは1回のリフローで行われている。
一方、放熱ブロック6と上側のリードフレーム(ブロック側リードフレーム)3とは、図1に示すように嵌合によって固着されている。すなわち、放熱ブロック6の上面には、例えば凹部(又は凸部)6aが形成され、上側のリードフレーム3の下面の、上記凹部6aに対応する位置には、その凹部6aよりも僅かに径大で同凹部6aに填め込み可能な凸部(又は凹部)3aが形成される。そして、その凸部3aが凹部6aに填め込まれることによって、放熱ブロック6と上側のリードフレーム3とが固着されている。この固着により、放熱ブロック6と上側のリードフレーム3との間も電気的及び熱的に接続されている。図2に拡大して示すように、凸部3aの基部を先端部より僅かに径小にしてもよい。
また図1に示すように、下側のリードフレーム4、半導体素子1,2及び放熱ブロック6の部分は、モールド樹脂7によって封止されている。この封止は、半導体素子1,2やその配線等を外部からの応力、湿気あるいは汚染物質等から守るために、例えばトランスファモールド法を用いて行われる。モールド樹脂7としては、主に熱硬化性のエポキシ系樹脂が用いられる。
ここで、上側のリードフレーム3はモールド樹脂7から図示するように離間している。モールド樹脂7が熱膨張した際に、その膨張分を上記の離間部分(隙間)で許容し、半導体素子1,2や、はんだ5や、モールド樹脂7と下側のリードフレーム4との界面等に加わるモールド樹脂7による応力を緩和するためである。
上記離間は、図2に示すように、放熱ブロック6に形成された凹部6aの深さDを、上側のリードフレーム3に形成された凸部3aの突出長Lよりも所望長、短くすること(D<L)によって形成される。
図1に示すように、リードフレーム3,4の各外面はモールド樹脂7によって封止されていない。したがって、半導体素子1,2の各上面からは、はんだ5、放熱ブロック6及び上側のリードフレーム3を介して、また、半導体素子1,2の各下面からは、はんだ5及び下側のリードフレーム4を介して、各々放熱が行われ、両面冷却構造の機能をはたしている。
なお、図1中の8(モールド樹脂7によって封止される太線部)は、モールド樹脂7の密着性を増大させるためのプライマーである。
上述した半導体装置100では、半導体素子1,2と下側のリードフレーム4、及び半導体素子1,2と放熱ブロック6とは、各々はんだ5によって固着するが、放熱ブロック6と上側のリードフレーム3とは、嵌合によって固着(嵌合固着)することとした。つまり、上記の2箇所をはんだ付けすることとした。
したがって、半導体装置100の構成に当たり2回目のリフローは無用となり(1回のリフローで済むことになり)、1回目のリフローによるはんだを2回目のリフロー時に再溶融させることは、半導体装置100の構成上、なくなった。これによれば、上記の再溶融の発生によるボイドの増加や半導体素子1,2の傾きは生じ得なくなり、半導体装置100の信頼性を高めることができる。2回のリフローから1回のリフローで済むことによれば、工程数の削減も図れ、高温はんだが不要になる効果も発揮できる。
また、上側のリードフレーム3をモールド樹脂7から離間させる構成とした。
これによれば、放熱ブロック6と上側のリードフレーム3との嵌合固着前にモールド樹脂7による封止を行う場合、その封止の際にモールド樹脂7の熱膨張が生じても、その膨張分を上記の離間部分(隙間)で許容できる。したがって、上記封止の際の半導体素子1,2や、はんだ5や、モールド樹脂7と下側のリードフレーム4との界面等に加わる応力を緩和できる。
また、上記封止の際にモールド樹脂7の熱膨張が生じていても、上記嵌合固着に際して、半導体素子1,2や、はんだ5や、モールド樹脂7と下側のリードフレーム4との界面等に加わる応力をなくせる、あるいは緩和できる。そして、上記嵌合固着後にモールド樹脂7の熱膨張が生じることがあったとしても、半導体素子1,2や、はんだ5や、モールド樹脂7と下側のリードフレーム4との界面等に加わる応力をなくせる、あるいは緩和できる。
更に、放熱ブロック6と上側のリードフレーム3とを嵌合によって固着(嵌合固着)することとしたので、上側のリードフレーム3に代えてバスバーを用いることが容易になる。したがって、放熱ブロック6から下側のリードフレーム4に至るまでの構成を共通とすることにより、用途に応じて両面冷却構造から片面冷却構造への使い分けも可能になる。
次に、半導体装置100の製造方法の一例を図1、図2を参照して説明する。
まず第1工程として、図1中から上側のリードフレーム3及びモールド樹脂7が除かれた状態にて、図示するように積層された下側のリードフレーム4と半導体素子1,2との間、及び半導体素子1,2と放熱ブロック6との間を各々はんだ付けする。このはんだ付けは1回のリフローで行われる。はんだには鉛フリーはんだが用いられる。
次に第2工程として、上記第1工程によりはんだ付けされた下側のリードフレーム4、半導体素子1,2及び放熱ブロック6の部分をモールド樹脂7によって封止する。この封止はトランスファモールド法を用いて行う。モールド樹脂7には熱硬化性のエポキシ系樹脂が用いられる。
第3工程では、上記第2工程においてモールド樹脂7による封止から除外されている上側のリードフレーム3と放熱ブロック6とを結合し、図1に示す半導体装置100の製造を終える。
上側のリードフレーム3と放熱ブロック6との結合は、ここでは放熱ブロック6の上面に形成された凹部6aに上側のリードフレーム3の下面に形成された凸部3aを填め込む嵌合固着によってなされる。このような上側のリードフレーム3と放熱ブロック6との結合により、放熱ブロック6と上側のリードフレーム3との間の電気的及び熱的な接続もなされる。
図2に示すように、放熱ブロック6上面に形成された凹部6aの深さDは、上側のリードフレーム3下面に形成された凸部3aの突出長Lよりも所望長、短く(D<Lに)設定されている。上記上側のリードフレーム3と放熱ブロック6との結合時に、上側のリードフレーム3をモールド樹脂7から離間させるためである。
このように離間させることによれば、放熱ブロック6と上側のリードフレーム3との嵌合固着前にモールド樹脂7による封止を行う場合、その封止の際にモールド樹脂7の熱膨張が生じても、その膨張分を上記の離間部分(隙間)で許容できる。したがって、上記封止の際の半導体素子1,2や、はんだ5や、モールド樹脂7と下側のリードフレーム4との界面等に加わる応力を緩和できる。
また、上記封止の際にモールド樹脂7の熱膨張が生じていても、上記嵌合固着に際して、半導体素子1,2や、はんだ5や、モールド樹脂7と下側のリードフレーム4との界面等に加わる応力をなくせる、あるいは緩和できる。更に、上記嵌合固着後にモールド樹脂7の熱膨張が生じることがあったとしても、半導体素子1,2や、はんだ5や、モールド樹脂7と下側のリードフレーム4との界面等に加わる応力をなくせる、あるいは緩和できる。
上述した半導体装置の製造方法によれば、リフローを2回行うことによるはんだ再溶融(有害なはんだ再溶融)がなくなって信頼性が向上し、また、モールド樹脂7の熱膨張による半導体素子1,2や、はんだ5や、モールド樹脂7と下側のリードフレーム4との界面等に加わる応力を緩和できて、更なる信頼性の向上が図れる半導体装置100を製造できる。
なお上述実施形態において、上側のリードフレーム(ブロック側リードフレーム)に代えてバスバーを配置してもよく、これによっても上述実施形態と同様に信頼性が向上した半導体装置を提供できる。
1,2:半導体素子、3:上側のリードフレーム(ブロック側リードフレーム)、4:下側のリードフレーム(素子側リードフレーム)、5;はんだ、6:放熱ブロック、7:モールド樹脂。

Claims (3)

  1. 素子側リードフレーム、半導体素子及び放熱ブロックと、ブロック側リードフレーム又はバスバーとを備えてなる半導体装置であって、
    前記素子側リードフレームと前記半導体素子、及び前記半導体素子と前記放熱ブロックとは、各々はんだによって固着され、
    前記放熱ブロックと前記ブロック側リードフレーム又は前記バスバーとは、嵌合によって固着されてなることを特徴とする半導体装置。
  2. 前記素子側リードフレーム、前記半導体素子及び前記放熱ブロックの部分がモールド樹脂によって封止されており、前記ブロック側リードフレーム又は前記バスバーは、前記モールド樹脂から離間していることを特徴とする請求項1に記載の半導体装置。
  3. 素子側リードフレーム、半導体素子及び放熱ブロックと、ブロック側リードフレーム又はバスバーとを備えてなる半導体装置を製造する方法であって、
    前記素子側リードフレームと前記半導体素子との間、及び前記半導体素子と前記放熱ブロックとの間をはんだ付けする第1工程と、
    該第1工程によりはんだ付けされた前記素子側リードフレーム、前記半導体素子及び前記放熱ブロックの部分をモールド樹脂によって封止する第2工程と、
    前記ブロック側リードフレーム又は前記バスバーと前記放熱ブロックとを結合する第3工程とを備えてなる半導体装置の製造方法。
JP2013007427A 2013-01-18 2013-01-18 半導体装置及びその製造方法 Withdrawn JP2014138162A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013007427A JP2014138162A (ja) 2013-01-18 2013-01-18 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013007427A JP2014138162A (ja) 2013-01-18 2013-01-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014138162A true JP2014138162A (ja) 2014-07-28

Family

ID=51415487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013007427A Withdrawn JP2014138162A (ja) 2013-01-18 2013-01-18 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2014138162A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005073A (ja) * 2015-06-09 2017-01-05 富士通株式会社 電子装置の製造方法
WO2019117107A1 (ja) * 2017-12-14 2019-06-20 三菱電機株式会社 半導体装置
JP2020017600A (ja) * 2018-07-24 2020-01-30 トヨタ自動車株式会社 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005073A (ja) * 2015-06-09 2017-01-05 富士通株式会社 電子装置の製造方法
WO2019117107A1 (ja) * 2017-12-14 2019-06-20 三菱電機株式会社 半導体装置
JPWO2019117107A1 (ja) * 2017-12-14 2020-04-02 三菱電機株式会社 半導体装置
JP2020017600A (ja) * 2018-07-24 2020-01-30 トヨタ自動車株式会社 半導体装置の製造方法
JP7020328B2 (ja) 2018-07-24 2022-02-16 トヨタ自動車株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
WO2014148425A1 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
JP2008294284A (ja) 半導体装置
JPWO2014181426A1 (ja) 半導体モジュール
WO2014155977A1 (ja) 放熱シートおよびこれを用いた放熱構造体
US20180019182A1 (en) Silicon nitride circuit board and electronic component module using the same
JP6213450B2 (ja) 回路構成体
JP2017139406A (ja) 半導体装置
WO2015104834A1 (ja) 電力半導体装置
JP2014138162A (ja) 半導体装置及びその製造方法
JPWO2019038876A1 (ja) 半導体装置
JP2016111117A (ja) 回路基板、回路基板の放熱構造、回路基板の製造方法
US20170069608A1 (en) Commutation cell
JP2016146479A (ja) 半導体パッケージ構造
JP2014168044A (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP5696676B2 (ja) 電子部品実装方法
JP2018107367A (ja) パワー半導体モジュール
JP6834673B2 (ja) 半導体モジュール
JP4860800B2 (ja) パワー回路配線構造の製造方法
JP2016201479A (ja) 電子制御ユニットの製造方法
EP3477690B1 (en) Semiconductor module
JP6127852B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP2012054513A (ja) 半導体パッケージ
JP2018067596A (ja) 半導体モジュール、駆動装置、電動パワーステアリング装置、車両及び半導体モジュールの製造方法
JP2009170596A (ja) 電力変換装置およびその製造方法
JP6347203B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150305

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20151102