JP6834673B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6834673B2
JP6834673B2 JP2017061590A JP2017061590A JP6834673B2 JP 6834673 B2 JP6834673 B2 JP 6834673B2 JP 2017061590 A JP2017061590 A JP 2017061590A JP 2017061590 A JP2017061590 A JP 2017061590A JP 6834673 B2 JP6834673 B2 JP 6834673B2
Authority
JP
Japan
Prior art keywords
semiconductor element
heat radiating
semiconductor
signal
radiating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017061590A
Other languages
English (en)
Other versions
JP2018164050A (ja
Inventor
崇功 川島
崇功 川島
未浩 中川
未浩 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017061590A priority Critical patent/JP6834673B2/ja
Publication of JP2018164050A publication Critical patent/JP2018164050A/ja
Application granted granted Critical
Publication of JP6834673B2 publication Critical patent/JP6834673B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書で開示する技術は、半導体モジュールに関する。
特許文献1に、半導体モジュールが開示されている。この半導体モジュールは、信号パッドを有する半導体素子と、半導体素子を封止する封止樹脂と、封止樹脂によって保持されているとともに半導体素子を挟んで互いに対向する一対の放熱板と、信号パッドに電気的に接続されているとともに封止樹脂の外部まで延びる信号用端子とを備える。信号用端子は、ボンディングワイヤを介して半導体素子の信号パッドに接続されており、ボンディングワイヤのためのスペースを確保するために、半導体素子と放熱板との間にスペーサ部材が設けられている。
特開2005−268496号公報
特許文献1に記載の構造によると、半導体素子と放熱板との間にスペーサ部材が介在することから、例えば、半導体素子で発生した熱を半導体モジュールの外部へ放出する性能(以下では、単に半導体モジュールの放熱性ということがある)の低下を招く。従って、本明細書では、半導体素子と放熱板との間にスペーサ部材を必要としない(あるいはスペーサ部材を縮小することができる)半導体モジュールの構造を提供する。
本明細書が開示する半導体モジュールは、信号パッドを有する半導体素子と、半導体素子を封止する封止樹脂と、封止樹脂によって保持されているとともに半導体素子を挟んで互いに対向する一対の放熱板と、信号パッドに電気的に接続されているとともに封止樹脂の外部まで一体で延びる信号用端子とを備える。この半導体モジュールはさらに、一対の放熱板の一方に設けられており、信号用端子を保持するとともに半導体素子に当接する絶縁性の位置決めガイドを備えており、これによって、信号用端子が信号パッドに接触している、又は、はんだ付けされている。
スペーサ部材を省略又は縮小するためには、ボンディングワイヤを使用することなく、信号用端子と半導体素子の信号パッドとの間を接続する必要がある。そのためには、信号用端子と信号パッドとを互いに接触させるか、両者をはんだ付けすることが考えられるが、この場合、信号用端子と半導体素子との間の位置決めを正確に行う必要がある。両者の位置決めが不十分又は不安定であると、例えば封止樹脂によるモールド成形(樹脂成形、樹脂封止とも称される)を実施したときに、信号用端子と信号パッドとの間で接続不良が生じるおそれがある。この点に関して、上記した半導体モジュールでは、放熱板に位置決めガイドが設けられており、信号用端子と半導体素子との間の位置関係が、位置決めガイドによって規定される。これにより、例えばモールド成形を実施するときでも、両者の位置関係が正しく維持されて、信号用端子と信号パッドとの間の接続不良といった不具合の発生が抑制される。そして、スペーサ部材を省略又は縮小することによって、半導体モジュールの放熱性の向上を図ることができる。
実施例の半導体モジュール10を示す。 図1中のII−II線における断面図。 図1中のIII−III線における断面図。 図1中のIV−IV線における断面図。 図1中のV−V線における断面図。 半導体素子12を単体で示す斜視図。 半導体モジュール10の製造方法の一工程を説明する図であって、リードフレーム30を示す図。 半導体モジュール10の製造方法の一工程を説明する図であって、リードフレーム30の第1放熱板16に、位置決めガイド22が設けられた様子を示す図。 半導体モジュール10の製造方法の一工程を説明する図であって、第1放熱板16に半導体素子12がはんだ付けされた様子を示す図。 半導体モジュール10の製造方法の一工程を説明する図であって、半導体素子12に第2放熱板18がはんだ付けされた様子を示す図。 半導体モジュール10の製造方法の一工程を説明する図であって、封止樹脂14がモールド成形された様子を示す図。
図面を参照して、実施例の半導体モジュール10について説明する。本実施例の半導体モジュール10は、電力用回路に用いられるものであり、例えばパワーモジュールやパワーカード等とも称される。半導体モジュール10は、例えばハイブリッド車、電気自動車、燃料電池車といった、車輪を駆動するモータを有する自動車において、当該モータへ電力を供給する電力供給回路に用いることができる。但し、本実施例の半導体モジュール10は、自動車に限られず、各種の装置や設備における電力用回路に採用することができる。
図1−図5に示すように、半導体モジュール10は、二つの半導体素子12と、二つの半導体素子12を封止する封止樹脂14とを備える。なお、半導体素子12の数は二つに限定されず、半導体モジュール10は、少なくとも一つの半導体素子12を備えればよい。半導体素子12は、いわゆるパワー半導体素子であり、比較的に大きな定格電流(例えば数十から数百アンペア以上)及び定格電圧(例えば数十〜数百ボルト以上)を有する。一例ではあるが、半導体素子12は、IGBT(Insulated Gate Bipolar Transistor)又はMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であってよい。
図1−図3、図5、図6に示すように、半導体素子12は、主に、半導体基板12dと、第1主電極12aと、第2主電極12bと、複数の信号パッド12cとを有する。第1主電極12aは、半導体基板12dの一方の主表面に設けられており、第2主電極12bは、半導体基板12dの他方の主表面に設けられている。ここでいう主表面とは、概して板状形状を有する半導体基板12dにおいて面積が最も大きい二つの表面を意味し、例えば上面及び下面や表面及び裏面とも称される。第1主電極12aと第2主電極12bは、前述した半導体基板12d内の素子構造(例えばIGBT又はMOSFET)を介して互いに電気的に接続されている。
複数の信号パッド12cは、第1主電極12aと同じ主表面に設けられている。各々の信号パッド12cは、各種の電流信号又は電圧信号が入出力される信号用の小電極であり、第1主電極12a及び第2主電極12bと比較して十分に小さい。複数の信号パッド12cには、一例ではあるが、IGBT構造へのゲート駆動信号が入力されるもの、第1主電極12aと同じ電圧を出力するもの、第1主電極12aに流れる電流に比例する微小電流を出力するもの、半導体素子12に設けられた温度センサ(図示省略)に接続されたものなどが含まれる。なお、信号パッド12cの数や具体的な機能は特に限定されず、半導体素子12は、少なくとも一つの信号パッド12cを有すればよい。
封止樹脂14は、絶縁性を有する樹脂材料で構成されている。封止樹脂14の具体的な材料は特に限定されず、パワー半導体素子向けの各種の封止材料を採用することができる。封止樹脂14は、金型(モールド)を用いたモールド成形によって成形されたものであり、概して板状の形状を有している。なお、封止樹脂14の形状についても特に限定されず、必要に応じて、封止樹脂14には一又は複数の突出部や切欠部等が設けられていてもよい。
図1−図5に示すように、半導体モジュール10は、二つの第1放熱板16と二つの第2放熱板18とを備える。各々の放熱板16、18は、封止樹脂14によって一体的に保持されているとともに、封止樹脂14の表面に露出している。各々の放熱板16、18は、例えば金属といった熱伝導率に優れた材料で構成することができる。一例ではあるが、本実施例の放熱板16、18は、半導体素子12に接続された導電経路も兼ねていることから、例えば銅といった導電性に優れた金属材料で構成されている。但し、放熱板16、18の一部(例えば封止樹脂14から露出する部分)は、例えばセラミックスといった絶縁性材料で形成されていてもよい。
それぞれの第1放熱板16は、一つの第2放熱板18とそれぞれ対を成しており、一つの半導体素子12を挟んで第2放熱板18に対向している。第1放熱板16は、半導体素子12の第1主電極12aにはんだ付けされており、当該第1主電極12aと電気的に接続されている。第1放熱板16は、半導体素子12と熱的にも接続されているので、半導体素子12で発生した熱は、第1放熱板16を通じて外部へ放出される。第2放熱板18は、半導体素子12の第2主電極12bにはんだ付けされており、当該第2主電極12bと電気的に接続されている。第2放熱板18は、半導体素子12と熱的にも接続されているので、半導体素子12で発生した熱は、第2放熱板18を通じて外部へ放出される。このように、半導体素子12の放熱は、第1放熱板16と第2放熱板18によって、半導体モジュール10の両面で行われる。このような構造は、両面冷却構造とも称され、通常、半導体モジュール10の両側に冷却器が配置される。なお、第1放熱板16と第1主電極12aとの間、及び、第2放熱板18と第2主電極12bとの間は、はんだ付けに限られず、他の接続態様によって電気的かつ熱的に接続されていてもよい。
図1−図3に示すように、半導体モジュール10は、複数の主端子40を備える。各々の主端子40は、例えば銅といった金属又はその他の導電性材料で形成されており、封止樹脂14の内部から外部に亘って延びている。封止樹脂14の内部において、各々の主端子40は、第1放熱板16又は第2放熱板18に接続されており、半導体素子12の第1主電極12a又は第2主電極12bと電気的に接続されている。各々の主端子40と第1放熱板16又は第2放熱板18との間は、例えばはんだ付けによって接続されていてもよいし、両者が一体に形成されることによって互いに接続されていてもよい。半導体モジュール10が備える主端子40の数、大きさ、形状といった具体的な構成については特に限定されない。
一例ではあるが、本実施例における複数の主端子40には、中間端子40aと正極端子40bと負極端子40cとが含まれる。中間端子40aは、一方の半導体素子12(図1で右側に位置するもの)に対する第1放熱板16と一体に形成されており、当該第1放熱板16へ電気的に接続されている。正極端子40bは、前記一方の半導体素子12に対する第2放熱板18にはんだ付けされており、当該第2放熱板18へ電気的に接続されている。負極端子40cは、他方の半導体素子12(図1で左側に位置するもの)に対する第1放熱板16と一体に形成されており、当該第1放熱板16へ電気的に接続されている。そして、前記一方の半導体素子12に対する第1放熱板16と、前記他方の半導体素子12に対する第2放熱板18は、はんだ付けによって互いに電気的に接続されている。以上の構成により、二つの半導体素子12は、正極端子40bと負極端子40cとの間で直列に接続されており、二つの半導体素子12の間に、中間端子40aが電気的に接続されている。このような回路構造により、半導体モジュール10は、例えばインバータやコンバータにおいて上下のアームを構成する回路ユニットとして用いることができる。
図1、図2、図4に示すように、半導体モジュール10は、複数の信号用端子20を備える。各々の信号用端子20は、例えば銅といった金属又はその他の導電性材料で形成されており、封止樹脂14の内部から外部に亘って延びている。各々の信号用端子20は、半導体素子12の対応する一つの信号パッド12cに電気的に接続されている。信号用端子20は、各種の電流信号又は電圧信号を伝送する信号用の端子であり、電力用の主端子40と比較して断面積が十分に小さい。信号用端子20と半導体素子12の信号パッド12cとの間は、はんだ付けによって接続されている。なお、他の実施形態として、信号用端子20と信号パッド12cは、互いに接触することによって接続されていてもよい。
図1−図4に示すように、半導体モジュール10は、位置決めガイド22を備える。位置決めガイド22は、絶縁性材料で構成されており、第1放熱板16に設けられている。一例ではあるが、位置決めガイド22は、封止樹脂14と同じ材料によって構成することができる。位置決めガイド22は、複数の信号用端子20を保持しているとともに、半導体素子12に当接している。これにより、詳しくは後述するが、半導体モジュール10を製造する工程において、複数の信号用端子20と半導体素子12との間の位置関係が、位置決めガイド22によって規定され、維持される。
従来の構造では、信号用端子20と信号パッド12cとの間がワイヤボンディングによって接続されており、ボンディングワイヤのためのスペースを確保するために、半導体素子12と第1放熱板16との間にスペーサ部材が設けられていた。これに対して、本実施例の半導体モジュール10では、ワイヤボンディングに代えて、信号用端子20と信号パッド12cとの間が、はんだ付けによって接続されている。これにより、半導体素子12と第1放熱板16との間のスペーサ部材が省略されている。このような構造を採用するためには、ワイヤボンディングによる接続と比較して、信号用端子20と半導体素子12との間の位置決めを正確に行う必要がある。この点に関して、本実施例の半導体モジュール10では、第1放熱板16に位置決めガイド22が設けられており、信号用端子20と半導体素子12との間の位置関係が、位置決めガイド22によって規定される。これにより、例えば封止樹脂14のモールド成形を実施するときでも、両者の位置関係が正しく維持されて、信号用端子20と信号パッド12cとの間の接続不良といった不具合の発生が抑制される。
本実施例の半導体モジュール10では、上述したスペーサ部材が省略されていることで、半導体素子12と第1放熱板16とが直接的に接続されており、これによって、半導体モジュール10の放熱性が向上されている。また、スペーサ部材を省略することで、半導体モジュール10に必要とされる部品点数及びそれに関わる製造工程も削減される。さらに、一対の放熱板16、18の間の距離が縮小されることで、その間に存在する封止樹脂14の体積も小さくなり、その熱収縮による応力も低減される。これにより、例えば封止樹脂14と放熱板16、18との間の剥離といった不具合が抑制される。また、ワイヤボンディングが必要とされないことから、それに必要とされていた部品及び設備が不要となり、例えば製造コストが低減されている。また、従来の構造では、モールド成形時におけるボンディングワイヤの移動や変形により、ボンディングワイヤ間の短絡等が問題となり得たが、このような問題も解決される。これにより、例えば製造歩留り(良品率)が向上する。
位置決めガイド22の具体的な構造は特に限定されず、様々に設計することができる。一例ではあるが、本実施例の位置決めガイド22は、複数に分割された構造を有しているが、他の実施形態として、位置決めガイド22は単体の構造を有してもよい。また、本実施例の位置決めガイド22は、半導体素子12の四隅に当接するように設けられており、これによって、第1放熱板16上における半導体素子12の位置が一意に規定される。なお、位置決めガイド22は、半導体素子12の四隅に当接する構造でなくても、半導体素子12の外周縁に四方から当接する構造であれば、半導体素子12の位置が一意に規定される。
加えて、本実施例の位置決めガイド22は、半導体素子12と第1放熱板16との間に介在する部分を有する。これにより、位置決めガイド22は、半導体素子12と第1放熱板16との間の距離(即ち、両者の間のはんだ接合層の厚み)も規定することができる。この場合、位置決めガイド22がさらに、隣接する二つの信号パッド12cの間で半導体素子12に接触する部分を有していると、当該二つの信号パッド12cの間でリフロー時におけるはんだのはみ出しを防止することができる。さらに、本実施例の位置決めガイド22は、第2放熱板18にも当接しており、半導体素子12と第2放熱板18との間の距離(即ち、両者の間のはんだ接合層の厚み)を規定し、かつ、第1放熱板16と第2放熱板18との間の距離も規定することができる。
次に、図7−図11を参照して、半導体モジュール10の製造方法について説明する。先ず、図7に示すように、リードフレーム30と複数の信号用端子20を用意する。このリードフレーム30には、二つの第1放熱板16と、複数の主端子40(40a、40b、40c)とが一体に形成されており、それらは後の工程で分割される。複数の信号用端子20についても、この段階では一体に接続されており、後の工程で分割される。なお、リードフレーム30と複数の信号用端子20は、互いに独立した部材である。
次に、図8に示すように、第1放熱板16上に位置決めガイド22を形成する。位置決めガイド22の形成は、モールド成形によって実施される。より詳しくは、リードフレーム30及び複数の信号用端子20が挿入されたモールド内に、溶融させた位置決めガイド22の材料を注入する。これにより、複数の信号用端子20を保持する位置決めガイド22が、第1放熱板16上に形成される。このようなモールド成形は、特にインサート成形とも称される。各々の信号用端子20は、位置決めガイド22を通過しており、その先端が露出している。
次に、図9に示すように、第1放熱板16上に半導体素子12を配置して、第1放熱板16と半導体素子12の第1主電極12aとの間、及び、複数の信号用端子20と半導体素子12の複数の信号パッド12cとの間をはんだ付けする。このとき、半導体素子12は、位置決めガイド22により、リードフレーム30及び複数の信号用端子20に対して位置決めされる。特に、本実施例の位置決めガイド22は、複数の信号用端子20を保持するとともに、半導体素子12に当接することから、複数の信号用端子20と半導体素子12の複数の信号パッド12cとの間の位置関係が正しく規定され、両者の間のはんだ付けが確実に実施される。位置決めガイド22の具体的な構造は特に限定されないが、本実施例のように、位置決めガイド22が半導体素子12の四隅に当接する構造であると、第1放熱板16上における半導体素子12の位置が一意に規定される。また、位置決めガイド22の少なくとも一部が半導体素子12と第1放熱板16との間に位置する構造であると、半導体素子12と第1放熱板16との間の距離(即ち、両者の間のはんだ接合層の厚み)も規定される。はんだ付けの具体的な方法は特に限定されないが、例えば、接合対象の間に配置したはんだ箔(又は、はんだペースト)を加熱溶融(リフロー)させるリフロー方式を採用することができる。
次に、図10に示すように、半導体素子12上に第2放熱板18を配置して、第2放熱板18と半導体素子12の第2主電極12bとの間をはんだ付けする。このとき、一方の第2放熱板18は、第1放熱板16ともはんだ付けされ、他方の第2放熱板18は、正極端子40bともはんだ付けされる。これらのはんだ付けについても、特に限定されないが、リフロー方式を採用することができる。なお、図10に示すはんだ付けは、図9に示したはんだ付けと同時に行われてもよい。特に、それらのリフローを同時に行うことによって、必要とされるリフローの回数を削減することができる。
次に、図11に示すように、封止樹脂14のモールド成形(詳しくは、インサート成形)を実施する。これにより、二つの半導体素子12が、封止樹脂14の内部に封止される。前述したように、それぞれの放熱板16、18は、封止樹脂14の表面に露出する必要があり、そのために、モールド成形後の封止樹脂14を切削又は研削する工程をさらに有してもよい。その後、リードフレーム30及び複数の信号用端子20の不要な部分を除去し、それぞれの端子を互いに独立させることによって、半導体モジュール10が完成する。なお、半導体モジュール10の製造方法は、上述した各工程の他に、必要に応じて他の各種の工程をさらに含むことができる。
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体モジュール
12:半導体素子
12a:第1主電極
12b:第2主電極
12c:信号パッド
12d:半導体基板
14:封止樹脂
16:第1放熱板
18:第2放熱板
20:信号用端子
22:位置決めガイド
30:リードフレーム
40:主端子
40a:主端子の一つである中間端子
40b:主端子の一つである正極端子
40c:主端子の一つである負極端子

Claims (1)

  1. 信号パッドを有する半導体素子と、
    前記半導体素子を封止する封止樹脂と、
    前記封止樹脂によって保持されているとともに、前記半導体素子を挟んで互いに対向する一対の放熱板と、
    前記信号パッドに電気的に接続されているとともに、前記封止樹脂の外部まで一体で延びる信号用端子と、
    前記一対の放熱板の一方に設けられており、前記信号用端子を保持するとともに前記半導体素子に当接する絶縁性の位置決めガイドと、を備え、
    前記信号用端子が、前記信号パッドに接触している、又は、はんだ付けされている、
    半導体モジュール。
JP2017061590A 2017-03-27 2017-03-27 半導体モジュール Active JP6834673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017061590A JP6834673B2 (ja) 2017-03-27 2017-03-27 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017061590A JP6834673B2 (ja) 2017-03-27 2017-03-27 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2018164050A JP2018164050A (ja) 2018-10-18
JP6834673B2 true JP6834673B2 (ja) 2021-02-24

Family

ID=63861173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017061590A Active JP6834673B2 (ja) 2017-03-27 2017-03-27 半導体モジュール

Country Status (1)

Country Link
JP (1) JP6834673B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024157458A1 (ja) * 2023-01-27 2024-08-02 日立Astemo株式会社 半導体装置、電力変換装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
JP2005150596A (ja) * 2003-11-19 2005-06-09 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2007059860A (ja) * 2004-11-30 2007-03-08 Toshiba Corp 半導体パッケージ及び半導体モジュール
JP4449724B2 (ja) * 2004-12-08 2010-04-14 株式会社デンソー 半導体モジュール
JP5201085B2 (ja) * 2009-06-10 2013-06-05 日産自動車株式会社 半導体装置
JP5054755B2 (ja) * 2009-12-28 2012-10-24 株式会社日立製作所 半導体装置
WO2013005474A1 (ja) * 2011-07-04 2013-01-10 本田技研工業株式会社 半導体装置
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JP2013084809A (ja) * 2011-10-11 2013-05-09 Sumitomo Electric Ind Ltd 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
WO2015045648A1 (ja) * 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール

Also Published As

Publication number Publication date
JP2018164050A (ja) 2018-10-18

Similar Documents

Publication Publication Date Title
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP6979864B2 (ja) パワー半導体装置及びその製造方法
US9306020B2 (en) Power module and method of manufacturing the power module
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6319137B2 (ja) 半導体装置及びその製造方法
US8710644B2 (en) Semiconductor unit having a power semiconductor and semiconductor apparatus using the same
CN110178304B (zh) 半导体装置
US9076782B2 (en) Semiconductor device and method of manufacturing same
JPWO2019064775A1 (ja) 半導体装置およびその製造方法
US20210272882A1 (en) Power module
CN111146160A (zh) 半导体模块和车辆
CN108573937B (zh) 半导体装置
US20220108940A1 (en) Semiconductor device
JP6834673B2 (ja) 半導体モジュール
US10950526B2 (en) Semiconductor device
JP2013171891A (ja) 半導体装置、半導体モジュール、及び半導体モジュールの製造方法
JP6276721B2 (ja) パワーモジュール
JP2015035437A (ja) 半導体装置及びその製造方法
CN111354709B (zh) 半导体装置及其制造方法
JP2005150419A (ja) 半導体装置
WO2024024067A1 (ja) 電力変換装置、電力変換装置の製造方法
JP2014033125A (ja) 半導体装置及び半導体装置の製造方法
JP4431193B2 (ja) 絶縁型大電力用半導体装置
JP2024106812A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190724

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210118

R151 Written notification of patent or utility model registration

Ref document number: 6834673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250