JP5201085B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5201085B2
JP5201085B2 JP2009138990A JP2009138990A JP5201085B2 JP 5201085 B2 JP5201085 B2 JP 5201085B2 JP 2009138990 A JP2009138990 A JP 2009138990A JP 2009138990 A JP2009138990 A JP 2009138990A JP 5201085 B2 JP5201085 B2 JP 5201085B2
Authority
JP
Japan
Prior art keywords
semiconductor element
opening
insulator
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009138990A
Other languages
English (en)
Other versions
JP2010287651A (ja
Inventor
大悟 上野
崇 広田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2009138990A priority Critical patent/JP5201085B2/ja
Publication of JP2010287651A publication Critical patent/JP2010287651A/ja
Application granted granted Critical
Publication of JP5201085B2 publication Critical patent/JP5201085B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子の対向する両主面に通電部材が接合されて封止された半導体装置に関する。
従来、この種の技術としては、例えば以下に示す文献に記載されたものが知られている（特許文献１参照）。互いに対向する第一および第二主表面を有する半導体素子と、第一主表面に接触し、貫通ビアを含む多層配線基板と、第二主表面に接触する導電性接合材とを備え、上記多層配線基板を用いて半導体素子と大電流用リードとの接続がなされた半導体装置における冷却構造の技術が記載されている。
特開２００７−１２６８５号公報
上記従来の半導体装置においては、半導体素子の第一主表面と大電流用リードとの間に、熱伝導率の悪い絶縁体を含む多層配線基板が配設されていた。このため、半導体素子の第一主表面側は、第二主表面側に比べて配設された絶縁体により熱抵抗が高くなり、放熱性が悪化するおそれがあった。
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、熱抵抗を低減して、放熱性を向上した半導体装置を提供することにある。
上記目的を達成するために、本発明は、第一の通電部材と第二の通電部材との間に介在する絶縁体に第一の開口部が形成され、第一の開口部は半導体素子の第一の主面に形成された第一の主面電極よりも大きくかつ半導体素子よりも小さく、この第一の開口部の内側で第一の主面電極と第一の通電部材とが第一の導電性接合体により電気的に接続されていることを特徴とする。
本発明によれば、絶縁体に形成された第一の開口部で半導体素子の第一の主面電極と第一の導電部材とが電気的に接続されているので、半導体装置の熱抵抗が低減されて放熱性を向上することができる。
本発明の実施例１に係る半導体装置の構成を示す断面図である。 半導体素子の第一の主面側から見た半導体素子の正面図である。 半導体素子の第二の主面側から見た半導体素子の正面図である。 第一のバスバー側から見た本発明の実施例１に係る配線部材の正面図である。 図４のＡ−Ａ線に沿った断面図である。 第二のバスバー側から見た配線部材の正面図である。 本発明の実施例１に係る半導体装置のはんだ付け前の様子を示す断面図である。 本発明の実施例２に係る半導体装置の構成を示す断面図である。 本発明の実施例２に係る半導体装置における配線部材の断面図である。 本発明の実施例２に係る半導体装置における配線部材の接合前の断面図である。 本発明の実施例３に係る半導体装置の構成を示す断面図である。 第一のバスバー側から見た本発明の実施例３に係る配線部材の正面図である。 本発明の実施例４に係る半導体装置の構成を示す断面図である。 第一のバスバー側から見た本発明の実施例４に係る配線部材の正面図である。
以下、図面を用いて本発明を実施するための実施例を説明する。
図１は本発明の実施例１に係る半導体装置の構成を示す断面図である。図１に示す実施例１の半導体装置は、例えばＩＧＢＴ等のパワー半導体素子で構成された半導体素子１１を備え、この半導体素子１１の一方の主面（第一の主面）がはんだ等からなる第一の接合体（導電性接合体）３１を介して第一のバスバー（通電部材）２１に接合され、かつ第一の主面に配設された第一の主面電極（図示せず）が第一のバスバー２１に配設された対応する電極（図示せず）に接続されている。また、半導体素子１１の他方の主面（第二の主面）がはんだ等からなる第二の接合体３２を介して第二のバスバー２２に接合され、かつ第二の主面に配設された第二の主面電極（図示せず）が第一のバスバー２２に配設された対応する電極（図示せず）に接続されている。第一のバスバー２１ならびに第二のバスバー２２は、大電流を通電するための導電部材として機能し、銅やアルミニウムもしくはこれらの金属を含む合金等で構成される。
第一のバスバー２１と第二のバスバー２２との間には、両バスバーに接合した配線部材４１が半導体素子１１の周囲に配設されている。配線部材４１は、絶縁体４２の内部に導体パターン２４が形成されて構成されている。絶縁体４２に被覆された導体パターン２４は、その一端がはんだ等の第三の接合体３３を介して半導体素子１１の第一の主面側に配設された信号系電極（図示せず）に電気的に接続される一方、他端がはんだ等の第四の接合体３４を介して信号端子２３に電気的に接続されている。信号端子２３は、半導体素子１１と装置外部とを電気的に接続する機能を有し、銅やアルミニウムもしくはこれらの金属を含む合金等で構成される。絶縁体４２は、樹脂成形により形成された樹脂成型品で構成されている。
上記構成要素は、樹脂５１により封止されて半導体装置として構成されている。樹脂５１は、トランスファーモールドやポッティングなどによって形成されるエポキシやシリコーンなどで構成される。
図２は第一の主面側から見た半導体素子１１の正面図である。図２において、半導体素子１１の第一の主面には、エミッタ電極等からなる第一の主面電極１２と、ゲート信号や半導体素子１１の温度センサ等の信号系電極１４が形成されている。信号系電極１４は、第三の接合体３３を介して図１に示す導体パターン２４に接続されている。
図３は第二の主面側から見た半導体素子１１の正面図である。図３において、半導体素子１１の第二の主面には、例えばコレクタ電極等からなる第二の主面電極１３が形成されている。
図４は第一のバスバー２１側から見た配線部材４１の正面図である。図４において、配線部材４１は、絶縁体４２の中に導体パターン２４を内包して構成され、半導体素子１１が位置する空間として第一の開口部４３が形成されている。
図５は図４のＡ−Ａ線に沿った断面図である。図５において、配線部材４１に形成された第一の開口部４３の面積は、半導体素子１１の第一の主面電極１２の面積よりも大きく、かつ半導体素子１１の外形面積よりも小さく形成されている。また、第一の開口部４３と、半導体素子１１の第二の主面側に形成された第三の開口部４５との間の配線部材４１には、半導体素子１１が配置収納される第二の開口部４４が形成されている。第一の開口部４３は、第二の開口部４４に半導体素子１１を配置した際に、図２に示すいずれの信号系電極１４も第一の開口部４３から露出しないように形成されている。
また、第一の開口部４３の深さ方向における絶縁体部４２ａの厚みＢは、第一の接合体３１の厚さと同等に設定され、絶縁体４２の全体の厚みＣは、半導体素子１１を第一のバスバー２１および第二のバスバー２２に接合した後の所望の両バスバー間距離と同等に設定形成されている。
図６は第二のバスバー２２側から見た配線部材４１の正面図である。図６において、絶縁体４２に一部が被覆される導体パターン２４のうち、露出部２４ａ，２４ｂは絶縁体４２から露出されている。また、第二の開口部４４の面積は、半導体素子１１の外形面積と同等に設定されている。さらに、第三の開口部４５の面積は、第二の開口部４４の面積よりも大きく設定されている。第二の開口部４４の中心位置と第三の開口部４５の中心位置とはほぼ一致している。
上記したように、この実施例１では、半導体素子１１は、第一の接合体３１を介して第一のバスバー２１に接合しているため、半導体素子１１で発生する熱損失を第一のバスバー２１に放熱することが可能となる。これにより、半導体素子１１の熱抵抗を低減することが可能となり、放熱性を向上させることができる。
また、以下に説明するように、半導体素子１１や第一の接合体３１、第二の接合体３２の位置決めを行いつつ、１回のはんだ付け工程で実装可能となるため、工程を簡易化することができる。
図７は半導体素子１１のはんだ付け工程前における図１に示す構成要件の断面図である。なお、図７は図１と天地逆（第一のバスバー２１が図面下方、第二のバスバー２２が図面上方）に記載されている。
第一のバスバー２１上に、配線部材４１を載置して、配線部材４１の第一、第二ならびに第三の各開口部４３，４４，４５のそれぞれに、第一の接合体３１、半導体素子１１、第二の接合体３２を載置する。このときの第一の接合体３１ならびに第二の接合体３２は、それぞれ別体部品であり、本実施例１ではシート状のはんだ材料で構成されている。
第一の接合体３１は、第一の開口部４３のサイズと同等以下である。第一の開口部４３の面積は半導体素子１１の第一の主面電極１２の面積よりも大きく、半導体素子１１の外形面積よりも小さいため、第一の接合体３１を第一の主面電極１２と接する箇所に位置決めすることができる。
また、第二の開口部４４の面積は半導体素子１１の外形面積と同等の大きさであり、第三の開口部４５の面積は第二の接合体３２の面積と同等以上である。その上、第二の開口部４４と第三の開口部４５の中心位置とはほぼ一致している。これにより、半導体素子１１の第二の主面電極１３の全体に、第二の接合体３４を接触させた状態で位置決めすることができる。
以上のように、配線部材４１を用いて、半導体素子１１、第一の接合体３１、第二の接合体３２の位置決めを一括して行うことができる。また、絶縁体４２の絶縁体部４２ａの厚さＢは、第一の接合体３１の仕上り厚さと同等であるため、はんだ付け後の第一の接合体３１の厚さを管理しやすくなる。
さらに、半導体素子１１は絶縁体４２の絶縁体部４２ａに接しているため、はんだ付け工程で接合体が溶融した時に半導体素子１１が傾いて接合体の厚さがばらつくことを低減することができる。
また、絶縁体４２の厚みＣを両バスバー間の間隔と同等としているため、はんだ付け時に絶縁体４２がスペーサとして機能し、第一のバスバー２１と第二のバスバー２２との関係をほぼ水平に保ちつつ、両バスバー間距離を管理することが可能となる。それに伴って、第二の接合体３２の厚さも均一に管理することができる。
図８は本発明の実施例２に係る半導体装置の構成を示す断面図である。この実施例２の特徴とするところは、先の実施例１に対して、配線部材４１を多層配線基板で構成したことにあり、他は先の実施例１と同様である。配線部材４１を構成する多層配線基板は、図９の断面図に示すように構成されている。図９において、多層配線基板は、４層の第一の絶縁基材４６１〜第四の絶縁基材４６４が積層されて形成されている。第一の絶縁基材４６１には、先の図５に示す第一の開口部４３と同様の第一の開口部４７１が形成され、第二の絶縁基材４６２ならびに第三の絶縁基材４６３には、先の図５に示す第二の開口部４４と同様の第二の開口部４７２と第三の開口部４７３とが形成され、第四の絶縁基材４６４には、先の図５に示す第三の開口部４５と同様の第四の開口部４７４が形成されている。
また、第一の絶縁基材４６１には第一の導体パターン４８１が形成され、第二の絶縁基材４６２には第二の導体パターン４８２が形成され、第三の絶縁基材４６３には第三の導体パターン４８３が形成され、第四の絶縁基材４６４には第四の導体パターン４８４が形成されている。第一の導体パターン４８１は、第二の絶縁基材４６２に形成された貫通ビア２５を介して第二の導体パターン４８２と電気的に接続され、第二の導体パターン４８２は、第三の絶縁基材４６３に形成された貫通ビア２５を介して第三の導体パターン４８３と電気的に接続され、第三の導体パターン４８３は、第三の絶縁基材４６３に形成された貫通ビア２５を介して第四の導体パターン４８４と電気的に接続されている。
また、第一の開口部４７１の深さ方向における絶縁体部４２１ａの厚みＢは、先の図５に示す絶縁体部４２ａの厚みＢと同様であり、多層配線基板の全体の厚みＣは、先の図５に示す絶縁体４２の全体の厚みＣと同様である。
次に、図１０に示す配線部材４１を構成する多層配線基板の断面図を参照して、多層配線基板の製造方法を説明する。
先ず、一層あたりの厚さが５０〜１００μｍ程度の各絶縁基材４６１〜４６４に、厚さ１０〜３０μｍ程度の導体パターン４８１〜４８４を対応して形成する。また、第二〜第四の絶縁基材４６２〜４６４に貫通ビア２５を設けて、その貫通ビア２５中に導電性ペーストを充填し、もしくは銅めっきを形成することで、各絶縁基材４６１〜４６４に形成された導体パターン４８１〜４８４間の接続を確保する。
続いて、各絶縁基材４６１〜４６４にそれぞれ第一の開口部４７１〜第四の開口部４７４を形成する。その後、各絶縁基材４６１〜４６４を熱圧着したり、もしくは接着剤で張り合わせることにより、多層配線基板である配線部材４１を形成する。
このように、本実施例２においては、先の実施例と同様の効果を得ることができることに加えて、精度良く厚みの管理がしやすい絶縁機材４６１〜４６４を用いて配線部材４１を形成することで、各部位の寸法精度を確保しやすくなる。それにより、半導体素子１１や第一の接合体３１、第二の接合体３２の位置決め精度を向上することができる。
また、第一の開口部４７１〜第四の開口部４７４は、各絶縁基材４６１〜４６４を張り合わせて一体化した後、プレス加工や切削加工により形成してもよい。その際に、各絶縁基材４６１〜４６４を張り合わせる前に、各絶縁基材４６１〜４６４に対応して各開口部４７１〜４７４を形成する予定領域にレジストを塗布しておくことにより、確実に各開口部４７１〜４７４を形成しやすくなる。
なお、上記実施例２では、配線部材４１は、４層の多層配線基板で構成しているが、多層配線基板の層数は４層に限ることはない。
図１１は本発明の実施例３に係る半導体装置の構成を示す断面図であり、図１２は第一のバスバー２１側から見た配線部材４１の正面図である。すなわち、図１１は図１２のＡ−Ａ線に沿った断面図である。
この実施例３の特徴とするところは、先の実施例１に対して、配線部材４１を構成する絶縁体４２内に導体パターン２６を形成したことにあり、他は先の実施例１と同様である。
導体パターン２６は、先に説明した導体パターン２４と同様に銅やアルミニウム、もしくはこれらの金属を含む合金などから構成され、熱伝導性の良好な金属で構成されている。導体パターン２６は、図１２に示すように半導体素子１１の外周に配置形成されて、第一のバスバー２１に接する面が絶縁体４２から露出され、半導体素子１１の信号系電極１４と接続される導体パターン２４とは、電気的に接続されていない。
このような構成において、半導体素子１１の外周に沿って絶縁体４２に配置形成された導体パターン２６は、第一のバスバー２１と第二のバスバー２２との間の熱伝導経路として機能する。したがって、半導体素子１１で発生した熱は導体パターン２６によって第一のバスバー２１側に放熱しやすくなり、半導体素子１１の熱抵抗を低減するが可能となる。
また、本実施例３の半導体素子１１をはんだ付けする際に、第一のバスバー２１と第二のバスバー２２との温度差を小さくすることができる。このため、第一の接合体３１と第二の接合体３２をほぼ同時に溶融及び凝固させることが可能となり、各接合体の厚さを管理制御しやすくなる。さらに、半導体素子１１の外周に沿って導体パターン２６を設けているため、配線部材４１の反りを低減することが可能である。
なお、本実施例３においては、導体パターン２６は第一のバスバー２１に接する面が絶縁体４２から露出しているが、第一のバスバー２１と第二のバスバー２２との間の所望の絶縁性が確保できれば、この限りではない。すなわち、導体パターン２６の第二のバスバー２２に接する面が絶縁体４２から露出してもよく、もしくはいずれのバスバー側にも絶縁体４２から導体パターン２６が露出していなくともよい。
図１３は本発明の実施例４に係る半導体装置の構成を示す断面図であり、図１４は第一のバスバー２１側から見た配線部材４１の正面図である。
この実施例４の特徴とするところは、先の実施例１に対して、配線部材４１を構成する絶縁体４２に高熱伝導性樹脂４７を形成したことにあり、他は先の実施例１と同様である。
高熱伝導性樹脂４７は、アルミナやシリカ等の無機材料フィラーを含有した樹脂で構成され、半導体素子１１の外周に沿って半導体素子１１の第一の主面に接して配置形成されている。高熱伝導性樹脂４７は、信号系電極１４と接続される導体パターン２４とは電気的に接続されていない。
このような構成においては、半導体素子１１と第一のバスバー２１との間に高熱伝導性樹脂４７が配置形成されているので、半導体素子１１で発生する熱損失を高熱伝導性樹脂４７を介して第一のバスバー２２へ放熱しやすくすることが可能となる。これにより、半導体素子１１の熱抵抗を低減することができる。
なお、高熱伝導性樹脂４７に代えて、アルミナ、窒化アルミニウム等の絶縁性のセラミックスで構成しても、同様の効果を得ることが可能である。
以上の各実施例１〜４において、第一〜第四の各接合体３１〜３４は、はんだに代えて、エポキシやウレタン等の樹脂に銀やカーボン等の導電性フィラーを含んだ導電性接着剤であってもかなわない。
なお、上記実施例１〜４は、適宜組み合わせて実施してもかまわない。
１１…半導体素子
１２，１３…主面電極
１４…信号系電極
２１，２２…バスバー
２３…信号端子
２４，２６，４８１〜４８４…導体パターン
２４ａ，２４ｂ…露出部
２５…貫通ビア
３１〜３４…接合体
４１…配線部材
４２…絶縁体
４２ａ，４２１ａ…絶縁体部
４３〜４５，４３２，４７１〜４７４…開口部
４７…高熱伝導性樹脂
５１…樹脂
４６１〜４６４…絶縁機材

Claims (7)

  1. 絶縁体を介して対向配置された第一の通電部材と第二の通電部材との間に半導体素子が配置された半導体装置において、
    前記絶縁体は、前記半導体素子の第一の主面に形成された第一の主面電極よりも大きく、かつ前記半導体素子よりも小さい第一の開口部が形成され、前記第一の開口部の内側で前記第一の主面電極と前記第一の通電部材とが第一の導電性接合体により電気的に接続され、前記第一の開口部の深さと前記第一の導電性接合体の厚さとは同一である
    ことを特徴とする半導体装置。
  2. 前記第一の通電部材と前記第二の通電部材との間の間隔と前記絶縁体の厚さとは同一であり、
    前記絶縁体は、開口寸法が前記半導体素子の外形寸法と同一の第二の開口部と、開口寸法が第二の導電性接合体の外形寸法と同一な第三の開口部とが形成され、前記第二の開口部の内側に前記半導体素子が配置され、前記第三の開口部の内側で前記半導体素子の第二の主面に形成された第二の主面電極と前記第二の通電部材とが前記第二の導電性接合体により電気的に接続されている
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第二の導電性接合体の外形寸法は前記半導体素子の外形寸法よりも大きく、前記第二の開口部と前記第三の開口部との中心は一致している
    ことを特徴とする請求項２に記載の半導体装置。
  4. 前記半導体素子の外周の前記絶縁体の内部に熱伝導体を設けた
    ことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記半導体素子の第一の主面と接する高熱伝導性樹脂を前記絶縁体の内部に設けた
    ことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記絶縁体は、前記半導体素子と前記半導体装置の外部とを電気的に接続する配線を含む多層配線基板で構成されている
    ことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記絶縁体は、樹脂成型品で構成されている
    ことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
JP2009138990A 2009-06-10 2009-06-10 半導体装置 Expired - Fee Related JP5201085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009138990A JP5201085B2 (ja) 2009-06-10 2009-06-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009138990A JP5201085B2 (ja) 2009-06-10 2009-06-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2010287651A JP2010287651A (ja) 2010-12-24
JP5201085B2 true JP5201085B2 (ja) 2013-06-05

Family

ID=43543157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009138990A Expired - Fee Related JP5201085B2 (ja) 2009-06-10 2009-06-10 半導体装置

Country Status (1)

Country Link
JP (1) JP5201085B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6500562B2 (ja) * 2015-03-31 2019-04-17 アイシン・エィ・ダブリュ株式会社 半導体モジュール
JP6834673B2 (ja) * 2017-03-27 2021-02-24 株式会社デンソー 半導体モジュール
WO2020189508A1 (ja) * 2019-03-19 2020-09-24 株式会社デンソー 半導体モジュールおよびこれに用いられる半導体装置
JP7088224B2 (ja) * 2019-03-19 2022-06-21 株式会社デンソー 半導体モジュールおよびこれに用いられる半導体装置
CN115699296A (zh) * 2020-06-05 2023-02-03 株式会社电装 半导体装置、半导体模组及半导体装置的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525832B2 (ja) * 1999-11-24 2004-05-10 株式会社デンソー 半導体装置
JP4228830B2 (ja) * 2003-08-06 2009-02-25 株式会社デンソー 半導体冷却ユニット
JP4649950B2 (ja) * 2004-10-27 2011-03-16 トヨタ自動車株式会社 冷却器付半導体装置
JP4555187B2 (ja) * 2005-08-01 2010-09-29 ニチコン株式会社 パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2010287651A (ja) 2010-12-24

Similar Documents

Publication Publication Date Title
JP5975180B2 (ja) 半導体モジュール
JP4438489B2 (ja) 半導体装置
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP2010129867A (ja) 電力用半導体装置
US10813209B2 (en) Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate
JP5201085B2 (ja) 半導体装置
JP5975856B2 (ja) 電力用半導体装置
JP6697944B2 (ja) 電力用半導体装置
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
JP2005167075A (ja) 半導体装置
JP2004128000A (ja) 金属板抵抗器およびその製造方法
JP6948855B2 (ja) パワー半導体装置及びそれを用いた電力変換装置
CN107924892B (zh) 电路载体、包括电路载体的功率电子结构
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
CN104867863A (zh) 电子模块的制造
JP2011187477A (ja) 金属ベース回路基板の製造方法及び金属ベース回路基板
JP2010199505A (ja) 電子回路装置
JP2015069982A (ja) パワーモジュール
JP5682511B2 (ja) 半導体モジュール
JP2013219227A (ja) 電子装置
JP2017204589A (ja) 放熱チップ及び放熱構造
JP6179003B2 (ja) 半導体装置
JP2009238804A (ja) 半導体装置
JP2947468B2 (ja) 複合電子回路装置
JP5132070B2 (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees