JP2014033125A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2014033125A
JP2014033125A JP2012173720A JP2012173720A JP2014033125A JP 2014033125 A JP2014033125 A JP 2014033125A JP 2012173720 A JP2012173720 A JP 2012173720A JP 2012173720 A JP2012173720 A JP 2012173720A JP 2014033125 A JP2014033125 A JP 2014033125A
Authority
JP
Japan
Prior art keywords
bus bar
semiconductor device
bar terminal
heat sink
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012173720A
Other languages
English (en)
Inventor
Hirotaka Ono
裕孝 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012173720A priority Critical patent/JP2014033125A/ja
Publication of JP2014033125A publication Critical patent/JP2014033125A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置と冷却器の間に確実に絶縁板を配置可能な半導体装置を提供すること。
【解決手段】本発明にかかる半導体装置1は、半導体素子1aと、半導体素子1aの表裏の面のうち少なくとも1つの面にろう付けで接合されて電気的に接続された排熱板8と、排熱板8とは別体で構成され、一方の面が半導体素子1aの排熱板8に圧接されて電気的に接続された電極板6とを有する。また、電極板6の一方の面には、あらかじめ絶縁板10が接合され、他方の面には排熱板8が接合されている。
【選択図】図1

Description

本発明は半導体装置及び半導体装置の製造方法に関し、特に高出力の半導体装置及び半導体装置の製造方法に関する。
高出力の半導体装置(以下パワーカードという)においては、半導体装置を効率的に排熱しながら、周囲と絶縁させる必要がある。特許文献1には、半導体素子と、半導体素子の両面に配置される一対の絶縁基板と、を有する半導体装置が記載されている。絶縁基板は、表裏に金属板を備え、表裏の金属板のうち、一方を主電極として半導体素子に圧接されている。また、半導体素子と、絶縁基板とは、樹脂により封止されている。
近年では、パワーカードを効率的に排熱させるため、冷却器を設けパワーカードを冷却器に接触させることにより、より効率よく排熱させる構成とされることがある。このようなパワーカードは、外部に設けられた冷却器と絶縁しながら、パワーカード内の半導体素子が通電した際に発生する熱を効率よく排熱することが必要である。
図12は、冷却器200の間に配置されたパワーカードとしての一般の半導体装置100を示す断面図である。半導体装置100は、半導体素子101aとスペーサ102とボンディングワイヤ103と制御端子104と入力バスバ端子105と出力バスバ端子106とヒートシンク107とヒートシンク108と樹脂111とを有する。また、半導体装置100は、絶縁板109と絶縁板110とを介して冷却器200に押し当てられている。
半導体素子101aは、表裏にエミッタとコレクタを有する。ヒートシンク107は半導体素子101aのコレクタに電気的に接続されるとともに、半導体素子101aが生じる熱を排熱する。ヒートシンク108は半導体素子101aのエミッタに接続され、半導体素子101aが生じる熱を排出する。
半導体素子101aは、制御端子104とボンディングワイヤ103を介して接続されている。半導体素子101aとスペーサ102とは、ヒートシンク107とヒートシンク108とにより挟持されている。
ヒートシンク107は入力バスバ端子105を備える。ヒートシンク108は出力バスバ端子106を備える。
半導体装置100の製造方法について説明する。図13は、コレクタ側リードフレームと、エミッタ側リードフレームとを示す図である。図13(a)は、コレクタ側リードフレーム112の平面図を、図13(b)は側面図を示す図である。
コレクタ側リードフレーム112は、入力バスバ端子105とヒートシンク107制御端子104となる制御用端子部114とを一体で成形したものである。領域115は、半導体装置100の製造工程において、半導体素子101aとしてのIGBT(Insulated Gate Bipolar Transistor)117(図14参照)を実装する位置を示す。領域116は半導体装置100の製造工程において、半導体素子101aとしてのダイオード118(図14参照)を実装する位置を示す。
図13(c)は、エミッタ側リードフレーム113の平面図を、図13(d)は側面図を示す図である。エミッタ側リードフレーム113は、出力バスバ端子106とヒートシンク108とを一体で成形したものである。
図14〜図16は、半導体装置100を製造する工程を説明するための図である。図14は半導体装置100に実装される部品を示す。半導体装置100には、コレクタ側リードフレーム112、IGBT117、ダイオード118、スペーサ102a、スペーサ102b、及びエミッタ側リードフレーム113が実装される。
IGBT117は、制御端子104と接続するための電極パッド117a〜117dを有する。ここでは半導体装置100に実装される部品を接続するためのはんだ箔は省略する。
まず、コレクタ側リードフレーム112にそれぞれの部品を固定する。図15(a)は、IGBT117とダイオード118とスペーサ102aとスペーサ102bとがコレクタ側リードフレーム112に固定された状態を示す図である。
コレクタ側リードフレーム112の領域115にIGBT117が固定され、IGBT117にスペーサ102aが固定される。コレクタ側リードフレーム112の領域116にダイオード118が固定され、ダイオード118にスペーサ102bが固定される。IGBT117の電極バッド117a〜117dは、それぞれボンディングワイヤ103a〜103dで制御用端子部114に接続されている。
次に、コレクタ側リードフレーム112にエミッタ側リードフレーム113を固定する。図15(b)は、図15(a)のコレクタ側リードフレーム112に、エミッタ側リードフレーム113を固定された状態を示す図である。エミッタ側リードフレーム113は、コレクタ側リードフレーム112に固定されたスペーサ102a及びスペーサ102bに固定される。
次に、コレクタ側リードフレーム112とエミッタ側リードフレーム113との間を樹脂で封止する。図16(a)は、コレクタ側リードフレーム112とエミッタ側リードフレーム113との間を樹脂で封止した状態を示す図である。ここでは、図15(b)を成形機の金型の所定の位置にセットし、インサイドモールドすることにより、樹脂封止する。
最後に、コレクタ側リードフレーム112の制御用端子部114の連結保持部分をタイバカットして切り離す。図16(b)は、制御用端子部114が切り離されて制御端子104が形成された状態を示す図である。
特開2010−232365号公報
半導体装置100の両側の側面に設けられたヒートシンク107とヒートシンク108とは、半導体装置100の電極を兼ねているため、高電圧に帯電している。このため、冷却器200に半導体装置100を挿入する際、冷却器200に対してヒートシンク107を覆う位置に絶縁板109配置し、冷却器200に対してヒートシンク108を覆う位置に絶縁板110を配置必要がある。
しかしながら、ヒートシンク107及び108に対して、絶縁板109及び110を位置決めする適切な方法がなかった。ヒートシンク107及び108に対して、絶縁板109及び110を位置決めするために、例えばヒートシンクと絶縁板とを接合するようにする方法がある。なお以下の記載においては、ヒートシンク107と108を区別する必要がない場合には、ヒートシンクと記載する。同様に、絶縁板109と絶縁板110とを区別する必要がない場合には、絶縁板と記載する。
ヒートシンクは一般に、電気伝導率と熱伝導率とがよく安価であるため、純銅又は銅合金のような銅材を用いることが多い。これに対し、絶縁板は、耐電圧性と熱伝導率がよい必要があるため、一般に、窒化珪素や窒化アルミ等の、厚さ0.3〜0.8mm程度のセラミックス製薄板が用いられる。
例えば樹脂系の接着剤を用いて接合すると、樹脂系の接着剤は熱伝導率が低いため、ヒートシンクと絶縁板との間に数μmの厚みで層状に存在するだけであっても、放熱性を阻害する。
熱伝導性を損なわずに接合する方法として、ろう付けする方法がある。しかし、鋼材で形成されたヒートシンクとセラミックス製薄板で形成された絶縁板とは線膨張係数が異なる。よって、適切なろう付けを行わない場合、半導体装置100が使用されると、ヒートシンクと絶縁板とが熱応力により接着面が剥離し、接合状態を維持できない。
ヒートシンクと絶縁板とを伝導性を損なうことなく、かつヒートシンクと絶縁板とが熱応力により剥離することを防ぐためには、ヒートシンクと絶縁板との接合層を極めて薄く(訳0.1μm程度)形成可能で、ヒートシンクと同等の熱伝導率を有し、かつ十分な接合強度を有する合金でろうづけを行う必要がある。
しかし、上述のようなろう付けをする場合、700〜1000℃超の温度での処理が必要となる。ろうづけに必要な処理温度が高いために、パワーカード完成後にヒートシンク107と絶縁板とをろう付けすることが不可能であるため、パワーカードの製造工程で、予めヒートシンクと絶縁板とを接合する必要がある。
ところが上述したように、銅の線膨張係数は17.23×10−6Kであり、セラミックスの線膨張係数は4〜8.23×10−6Kであり、銅材で形成されたヒートシンクの線膨張係数と、セラミックス製薄板で形成された絶縁板の線膨張係数とは異なる。よって、ヒートシンクと絶縁板とをろう付けにより接合するためにはんだを加熱すると、ヒートシンクの熱膨張による応力に負けて、絶縁板が割れてしまうという問題があった。
また、ヒートシンクに対して絶縁板を位置決めする方法として、例えばヒートシンク107及びヒートシンク108と冷却器200とに絶縁板を位置決めするための突起等を設ける方法がある。しかしながら、ヒートシンクの端部に位置決め用の突起があると、振動や熱膨張で、位置決め用の突起と絶縁板との相対的な位置関係が変化するおそれがある。これにより、位置決め用の突起と絶縁板との間に応力が発生するような場合、絶縁板が割れる恐れがある。絶縁板が割れると、ヒートシンクと冷却器との絶縁が維持できないという問題があった。
本発明は、このような問題点を解決するためになされたものであり、半導体装置と冷却器とがより容易に絶縁可能な半導体装置を提供することを目的とする。
本発明にかかる半導体装置は、半導体素子と、半導体素子の表裏の面のうち少なくとも1つの面に接合されて電気的に接続された排熱板と、排熱板と別体で構成され、半導体チップの排熱板に圧接されて電気的に接続された電極板と、を有するものである。
また、電極板は、一方の面は絶縁板が予め接合され、他方の面は排熱板と圧接されることが好ましい。さらに、電極板は、他の部品と一体で形成されることが好ましい。
さらにまた、半導体素子の表裏両面にそれぞれはんだ付けされる2つの排熱板と、排熱板にそれぞれ圧接される2つの電極板と、を有し、2つの電極板は、略平行に配置され、それぞれ外部の部品と接続するための端子部を有し、端子部は、電極板に平行な面に対して垂直方向からみて重なりあう位置であることが望ましい。
本発明により、半導体装置と冷却器の間がより容易に絶縁可能な半導体装置を提供することができる。
実施の形態1にかかる本実施の形態にかかる半導体装置及び冷却器の断面を示す図である。 実施の形態1にかかるコレクタ側リードフレームとエミッタ側リードフレームとを示す図である。 実施の形態1にかかる入力バスバ端子及び出力バスバ端子を示す図である。 実施の形態1にかかる半導体装置で樹脂層が封止する部品を示す図である。 実施の形態1にかかる半導体装置の製造工程を示す図である。 実施の形態1にかかる半導体装置の製造工程を示す図である。 実施の形態1にかかる入力バスバ端子5と半導体チップ19と出力バスバ端子6とを示す図である。 実施の形態1にかかる半導体チップ19が入力バスバ端子5及び6に挟持されて冷却器20に挿入される状態を示す図である。 実施の形態1にかかる半導体装置を示す図である。 実施の形態1にかかる入力バスバ端子31及び出力バスバ端子32が直接コンデンサに導通した半導体装置1cを示す図である。 実施の形態1にかかる半導体装置100を樹脂封止する際の金型構造の断面を示す図である。 一般の半導体装置と冷却器とを示す断面図である。 一般のコレクタ側リードフレームと、エミッタ側リードフレームとを示す図である。 一般の半導体装置を製造する工程を説明するための図である。 一般の半導体装置を製造する工程を説明するための図である。 一般の半導体装置を製造する工程を説明するための図である。
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。図1は、本実施の形態にかかる半導体装置及び冷却器の断面を示す図である。半導体装置1は、半導体素子1aと、スペーサ2と、ボンディングワイヤ3と、制御端子4と、電極板としての入力バスバ端子5及び6と、排熱板としてのヒートシンク7および8と、絶縁板9及び10と、半導体素子1を封止する樹脂11とを有する。半導体装置1は、冷却器20の間に配置される。また、以後の記載について、ろう付け等により接続された部位を接合と記載し、ろう付けされておらず隣り合う面が電気的に接続された部位を圧接と記載する。
半導体素子1aは、制御端子4とボンディングワイヤ3を介して接続されている。半導体素子1aは、表裏の面に電源端子を備える。半導体素子1aとスペーサ2とは、ヒートシンク7とヒートシンク8とにより挟持されている。
ヒートシンク7は、半導体素子1aの一方の面に接合され、半導体素子1aの端子と電気的に接続される。ヒートシンク8は、半導体素子1aの他方の面にスペーサ2を介して半導体素子1aの端子と電気的に接続される。ヒートシンク7及び8は、電気伝導率と熱伝導率がよく、安価な部材、例えば銅や銅合金等で形成される。
入力バスバ端子5は、一方の面がヒートシンク7に圧接されて電気的に接続され、他方の面に絶縁板9が接合されている。出力バスバ端子6は、一方の面がヒートシンク8に圧接されて電気的に接続され、他方の面に絶縁板10が接合されている。入力バスバ端子5及び出力バスバ端子6は、銅及び銅合金で形成されるか、又は、例えばアルミやアルミ合金等で形成される。
絶縁板9は予め入力バスバ端子5に接合される。絶縁板10は出力バスバ端子6に接合される。絶縁板9及び10は、高伝導特性のセラミックス板であって、入力バスバ端子5または出力バスバ端子6にろう付けして接合される。また、絶縁板9および10は、無機質のフィラー等で熱伝導率を改善した絶縁樹脂を熱圧着したものでもよい。
本実施の形態にかかる半導体装置1は、ヒートシンク7と入力バスバ端子5と、ヒートシンク8と出力バスバ端子6とを別体で形成している。
一般のヒートシンクが厚さ2〜5(mm)であるのに対して、バスバ端子は厚さ0.2〜1(mm)の金属板である。ヒートシンクとバスバ端子とが一体で形成されていた場合に、ヒートシンクに絶縁板をろう付けする場合、ろう付け時の加熱でヒートシンクと絶縁板の接合面に熱応力がかかり、絶縁板が破断してしまう。これに対し、ヒートシンクと別体で構成されたバスバ端子に絶縁板をろう付けする場合、バスバ端子を構成する金属板は板厚が薄いために変形して絶縁板にかかる熱応力を緩和する。よって、バスバ端子に絶縁板をろう付けした場合には、絶縁板の破断は発生しない。従って、入力バスバ端子5に対して絶縁板9を、入力バスバ端子6に対して絶縁板10を接合することができる。
入力バスバ端子5及び出力バスバ端子6は、絶縁板9または10により形成された絶縁層を備えるため、入力バスバ端子5及び6をヒートシンク7及び8に対して固定することにより、正しく絶縁板9及び10を配置し、半導体装置1と冷却器20とを絶縁することが可能となる。
次に、本実施の形態にかかる半導体装置1の製造方法について説明する。図2は、コレクタ側リードフレーム12とエミッタ側リードフレーム13とを示す図である。図中には従来技術との差異を明示するために点線で図13に示す一般のコレクタ側リードフレーム112と、エミッタ側リードフレーム113とを示す。図2(a)は、コレクタ側リードフレーム112の平面図を、図2(b)は側面図を示す図である。
コレクタ側リードフレーム12は、ヒートシンク7と、制御端子4となる制御用端子部14とを一体で成形したものである。領域15は、半導体装置1の製造工程において、半導体素子1aとしてのIGBT17(図3参照)を実装する位置を示す。領域116は半導体装置1の製造工程において、半導体素子1aとしてのダイオード18(図3参照)を実装する位置を示す。
制御用端子部14の板厚は、約0.2〜1.0(mm)である。本実施の形態においては、入力バスバ端子5をヒートシンク7及び制御用端子部14と一体で形成する必要がない。従って、ヒートシンク7の板厚は、一般のヒートシンク107の板厚と比べて、入力バスバ端子5の厚さ分薄く形成されている。これにより、本実施の形態においては、銅材の使用量を少なくすることができる。
また、本実施の形態にかかるコレクタ側リードフレーム12は、入力バスバ端子をヒートシンク7と一体で形成しなくてもよく、エミッタ側リードフレーム13は、ヒートシンク8と一体で形成しなくてもよい。よって、後述する半導体装置1の製造工程でにおいて、生産設備を小型化することが可能である。さらに、コレクタ側リードフレーム12及びエミッタ側リードフレーム13が小型化することにより、はんだ付け炉及び樹脂封止の成形機等の金型内での取り数が増加する。具体的には、1.5〜1.8倍に取り数が増加する。したがって、生産性が向上する。
さらに、コレクタ側リードフレーム12が、入力バスバ端子5、ヒートシンク7及び制御用端子部14を有するように成形する場合、場所により厚みの異なる異形材を利用する必要があった。異形材は、最大厚みを有する圧延材を追加工して、板厚の薄い部分である薄肉部を形成するので、板厚が均一な圧延材より高価になってしまう。また、異形材を形成する際に、厚い板厚と薄い板厚の比が大きくなると、薄肉部を作るための圧延回数が多くなり、板厚の精度が悪化する。一般的に、板厚の厚い部分と薄い部分との比は、2:1〜3:1が限界と言われる。
本実施の形態では、エミッタ側リードフレーム13は異形材を用いる必要がなくなるので、より安価に構成可能である。コレクタ側リードフレーム12は、別体で形成されている入力バスバ端子5と重ねて使用されるため、ヒートシンク7の部分をより薄く形成することが可能である。ヒートシンク7の板厚が薄くなるために、ヒートシンク7と制御用端子部14との板厚の比が小さくなる。よって、コレクタ側リードフレーム12を形成する際の圧延回数を少なくし、より安価に形成可能である。
さらに、ヒートシンク7の板厚と制御用端子部14の厚みを同じにし、入力バスバ端子5がヒートシンク7と重なる部分の板厚を厚くするようにして、入力バスバ端子5がヒートシンク7と重なる部分の厚みと、ヒートシンク7の厚みとで、ヒートシンク7に必要な厚みになるようにしてもよい。これにより、コレクタ側リードフレーム12をより安価な均一の板厚の部材により形成することができる。
図3は、入力バスバ端子5及び出力バスバ端子6を示す図である。図3(a)は、入力バスバ端子5の平面図を、図3(b)は側面図を示す図である。図3(c)は、出力バスバ端子6の平面図を、図3(d)は側面図を示す図である。
入力バスバ端子5及び出力バスバ端子6は板厚が0.2〜1.0(mm)である。ここで、入力バスバ端子5がヒートシンク7と重なる部分を放熱部5aとし、出力バスバ端子6がヒートシンク8と重なる部分を放熱部6aとする。
入力バスバ端子5と放熱部5aは均一の板厚で形成される。出力バスバ端子6と放熱部6aとは均一の板厚で形成される。
絶縁板9は、放熱部5aにあらかじめ接合されている。絶縁板10は放熱部6aに予め接合されている。絶縁板9及び10は、厚さ0.2〜1.0(mm)の窒化アルミ、窒化珪素及びアルミナ等のセラミックス薄板か、厚さ0.05〜0.5(mm)の熱伝導性樹脂シートである。セラミックス薄板である場合、ろう付けで放熱部5a及び6aに接合される。また、絶縁板がエポキシ樹脂等の樹脂にアルミナ、窒化アルミ、窒化珪素等の微細粉末を混練・配合した熱伝導性樹脂シートである場合には、熱圧着で放熱部5a及び6aに接合される。さらに、必要に応じて絶縁板9及び10に点線で示した金属層を形成するようにしてもよい。
図12に示すような、一般の半導体装置において、絶縁板を正確に配置する場合には、ヒートシンクと絶縁板とをはんだ付けにより接合するしかないが、はんだ付けの際の熱により、絶縁板にヒートシンクの熱応力がかかってしまうため、はんだ付けすることができなかった。本実施の形態にかかる入力バスバ端子5及び出力バスバ端子6は、ヒートシンク7及び8と一体で形成されていないため、絶縁板9及び10が、ヒートシンク7及び8が半導体素子1aと接合される際のはんだ付けの温度に耐える必要がない。よって、はんだ付け温度に耐えられない部材である、エポキシ樹脂等を使用でき、より容易に半導体装置1を製造することが可能となった。
図4は、半導体装置1で樹脂11が封止する部品を示す図である。半導体装置1には、半導体素子1a、コレクタ側リードフレーム12、IGBT17、ダイオード18、スペーサ2a、スペーサ2b、及びエミッタ側リードフレーム13が、互いの境界面をはんだ箔により接合され、樹脂11で樹脂封止される。IGBT17は、制御端子4と接続するための電極パッド17a〜17dを有する。
図5は、半導体装置1の製造工程を示す図である。まず、コレクタ側リードフレーム12にそれぞれの部品を固定する。図5(a)は、IGBT17とダイオード18とスペーサ2aとスペーサ2bとがコレクタ側リードフレーム12に固定された状態を示す図である。
コレクタ側リードフレーム12の領域15にIGBT17が固定され、IGBT17にスペーサ2aが固定される。コレクタ側リードフレーム12の領域16にダイオード18が固定され、ダイオード18にスペーサ2bが固定される。IGBT17の電極バッド17a〜17dは、それぞれボンディングワイヤ3a〜3dで制御用端子部14に接続される。
次に、コレクタ側リードフレーム12にエミッタ側リードフレーム13を固定する。図5(b)は、図5(a)のコレクタ側リードフレーム12に、エミッタ側リードフレーム13を固定された状態を示す図である。エミッタ側リードフレーム13は、コレクタ側リードフレーム12に固定されたスペーサ2a及びスペーサ2bに固定される。
次に、コレクタ側リードフレーム12とエミッタ側リードフレーム13との間を樹脂11で封止する。図6(a)は、コレクタ側リードフレーム12とエミッタ側リードフレーム13との間を樹脂で封止した状態を示す図である。ここでは、図5(b)を成形機の金型の所定の位置にセットし、インサイドモールドすることにより、樹脂封止する。
最後に、コレクタ側リードフレーム12の制御用端子部14の連結保持部分をタイバカットして切り離す。図6(b)は、制御用端子部14が切り離されて制御端子4が形成された半導体チップ19を示す図である。
次に、半導体チップ19のヒートシンク7を入力バスバ端子5に圧接し、ヒートシンク8を出力バスバ端子6に圧接する。図7は、入力バスバ端子5と半導体チップ19と出力バスバ端子6とを示す図である。
なお、入力バスバ端子5とヒートシンク7との境界面と、出力バスバ端子6とヒートシンク8との境界面と、にごく微小な隙間が生じ、電気伝導性や熱伝導性を低下させることがある。このような場合は、これらの境界面に銀、アルミ又は銅等の導電性の粒子が入った導電性ペースト材を塗布したり、金属粉やカーボン材等の電気伝導性のあるグリスを塗布するようにしてもよい。またさらに、境界面に絶縁性の放熱性のグリスを塗布しても、積層型冷却器毎加圧することにより、境界面はごく一部接触するため、入力バスバ端子5とヒートシンク7、出力バスバ端子6とヒートシンク8とは通電する。
図8は、半導体チップ19が入力バスバ端子5及び6に挟持されて冷却器20に挿入される状態を示す図である。図8に示すように絶縁板9及び10が入力バスバ端子5又は出力バスバ端子6に接合されているため、半導体チップ19と冷却器20とを確実に絶縁することが可能である。
なお、以上の説明では、半導体装置1は、両面冷却型の半導体装置1について説明したが、片面冷却型であってもよい。図9は、本実施の形態にかかる半導体装置1bを示す図である。半導体装置1bは、半導体素子1aと、ボンディングワイヤ3と、制御端子4と、電極板としてのバスバ端子21と、絶縁板10と、冷却器22とを有する。本実施の形態によれば、半導体装置1bが片面冷却型であっても、前述した両面冷却型の半導体装置1と同様に製造のメリットがある。
また、本実施の形態にかかる半導体装置1は、入出力のバスバ端子をリードフレームと別体で構成しているため、入出力バスバ端子の形状を変形することが可能である。例えば、他の部品と入出力バスバ端子とを一体化することができる。
図10は、入力バスバ端子31及び出力バスバ端子32が直接コンデンサに導通した半導体装置1cを示す図である。半導体装置1cは、入力バスバ端子31及び出力バスバ端子32を介してコンデンサ33と導通している。
一般に、半導体装置等の電子デバイスと周辺の電気的な機能部品との結合は、溶接又はねじ締結により行われる。しかし溶接やねじ締結による結合では、加工スペースが必要となるため、デバイスの小型化の障害になる。さらに、高価な溶接設備が必要であったり、ねじの締結が必要であったりして、デバイスの製造コストを増大させていた。
図10に示すような、入力バスバ端子31及び出力バスバ端子32が直接他の部品と一体化し、部品として統合される場合には、入力バスバ端子31及び出力バスバ端子32を他の部品と結合するための溶接やねじ締結の工程を減らすことができる。溶接やねじ締結の工程を減らすことにより、電子デバイスをより小型化し、低コストで製造することができる。さらに、直接コンデンサに導通できるため、インダクタンス等を抑制し、サージの発生や導通による損失が低減できる。
また、例えば、入力バスバ端子と出力バスバ端子とを互いに互いに重なるように構成することも可能である。電流が互いに逆方向に流れる状態で電流配線が平行になっていると、相互インダクタンスが小さくなり、素子全体のインダクタンスを低減することができる。これにより、電子デバイス内のスイッチング素子によるサージを抑制することが可能である。
従って、本実施の形態においては、半導体装置1の入力バスバ端子5の端子部分と出力バスバ端子6の端子部分とが、入力バスバ端子及び出力バスバ端子に平行な面に対する垂直方向から見て互いに重なるような、言い換えれば対面するような位置関係にあることが望ましい。
しかしながら、図12に示すような、一般の半導体装置100では、半導体装置100を樹脂111で封止する際に、入力バスバ端子105及び出力バスバ端子106を外部と電気的に接続するために、樹脂111から突出するように封止しなくてはならない。従って、入力バスバ端子105と出力バスバ端子106とは、上下の金型の境界面に挟まれる形となる。
図11(a)は、半導体装置100を樹脂封止する際の金型構造の断面を示す図である。半導体素子の入力バスバ端子105と出力バスバ端子106とが重なる位置にある場合に、上下の金型で挟んで半導体装置100を樹脂封止すると、入力バスバ端子105及び出力バスバ端子106の端子部分が接触した状態で封止されてしまう。よって、入力バスバ端子105及び出力バスバ端子106を一体型で形成する一般の半導体装置100では、入力バスバ端子105と出力バスバ端子106とを重なる位置にすることは不可能であって、結果、入力バスバ端子と出力バスバ端子とを平行な位置関係で製造することができなかった。
これに対し、本実施の形態にかかる半導体装置1では、入力バスバ端子5及び出力バスバ端子6は、樹脂封止される半導体チップ19と別体で構成され、半導体チップ19が樹脂封止された後に半導体チップ19に圧接される。従って、図11(b)に示すように、入力バスバ端子5と出力バスバ端子6とを重なる位置とすることが可能である。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
1、1b、1c 半導体装置
1a 半導体素子
2、2a、2b スペーサ
3、3a〜3d ボンディングワイヤ
4 制御端子
5 入力バスバ端子
5a 放熱部
6 出力バスバ端子
6a 放熱部
7、8 ヒートシンク
9、10 絶縁板
11 樹脂
12 コレクタ側リードフレーム
13 エミッタ側リードフレーム
14 制御用端子部
15、16 領域
17 IGBT
18 ダイオード
19 半導体チップ
20、22 冷却器
21 電極板
31 入力バスバ端子
32 出力バスバ端子
33 コンデンサ
100 半導体装置
101a 半導体素子
102、102a、102b スペーサ
103、103a〜103d ボンディングワイヤ
104 制御端子
105 入力バスバ端子
106 出力バスバ端子
107、108 ヒートシンク
109、110 絶縁板
111 樹脂層
112 コレクタ側リードフレーム
113 エミッタ側リードフレーム
114 制御用端子部
115、116 領域
117 IGBT
118 ダイオード
200 冷却器

Claims (4)

  1. 半導体素子と、
    前記半導体素子の表裏の面のうち少なくとも1つの面にろう付けで接合されて電気的に接続された排熱板と、
    前記排熱板と別体で構成され、前記半導体チップの排熱板に圧接されて電気的に接続された電極板と、を有する半導体装置。
  2. 前記電極板は、一方の面は絶縁板が予め接合され、他方の面は前記排熱板と圧接される請求項1記載の半導体装置。
  3. 前記電極板は、他の部品と一体で形成される、請求項1又は2記載の半導体装置。
  4. 前記半導体素子の表裏両面にそれぞれはんだ付けされる2つの前記排熱板と、 前記排熱板にそれぞれ圧接される2つの前記電極板と、を有し、
    2つの前記電極板は、略平行に配置され、それぞれ外部の部品と接続するための端子部を有し、
    前記端子部は、前記電極板に平行な面に対して垂直方向からみて重なりあう位置である、請求項1乃至3のうちいずれか1項記載の半導体装置。
JP2012173720A 2012-08-06 2012-08-06 半導体装置及び半導体装置の製造方法 Pending JP2014033125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012173720A JP2014033125A (ja) 2012-08-06 2012-08-06 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012173720A JP2014033125A (ja) 2012-08-06 2012-08-06 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014033125A true JP2014033125A (ja) 2014-02-20

Family

ID=50282710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012173720A Pending JP2014033125A (ja) 2012-08-06 2012-08-06 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014033125A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6336688B1 (ja) * 2017-02-13 2018-06-06 新電元工業株式会社 電子モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260585A (ja) * 1996-03-25 1997-10-03 Fuji Electric Co Ltd 平型半導体素子
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP2010110143A (ja) * 2008-10-31 2010-05-13 Hitachi Automotive Systems Ltd 電力変換装置および電動車両

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260585A (ja) * 1996-03-25 1997-10-03 Fuji Electric Co Ltd 平型半導体素子
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP2010110143A (ja) * 2008-10-31 2010-05-13 Hitachi Automotive Systems Ltd 電力変換装置および電動車両

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6336688B1 (ja) * 2017-02-13 2018-06-06 新電元工業株式会社 電子モジュール
WO2018146813A1 (ja) * 2017-02-13 2018-08-16 新電元工業株式会社 電子モジュール
US10770439B2 (en) 2017-02-13 2020-09-08 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Similar Documents

Publication Publication Date Title
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
JP6234630B2 (ja) パワーモジュール
JP4438489B2 (ja) 半導体装置
JP4635564B2 (ja) 半導体装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP2011114176A (ja) パワー半導体装置
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
WO2014034411A1 (ja) 電力用半導体装置
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
WO2019064775A1 (ja) 半導体装置およびその製造方法
JP2015076562A (ja) パワーモジュール
JP2017092185A (ja) 半導体装置及びその製造方法
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
JP2017174927A (ja) パワーモジュール及びその製造方法
WO2018151010A1 (ja) 半導体装置
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JP2017017109A (ja) 半導体装置
WO2014021077A1 (ja) 多層基板および多層基板を用いたパワーモジュール
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2013149762A (ja) 半導体モジュール
CN111354710A (zh) 半导体装置及其制造方法
JP4039258B2 (ja) 電力用半導体装置
JP5840102B2 (ja) 電力用半導体装置
CN111354709B (zh) 半导体装置及其制造方法
JP2019083292A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209