JP2016146479A - 半導体パッケージ構造 - Google Patents

半導体パッケージ構造 Download PDF

Info

Publication number
JP2016146479A
JP2016146479A JP2016017649A JP2016017649A JP2016146479A JP 2016146479 A JP2016146479 A JP 2016146479A JP 2016017649 A JP2016017649 A JP 2016017649A JP 2016017649 A JP2016017649 A JP 2016017649A JP 2016146479 A JP2016146479 A JP 2016146479A
Authority
JP
Japan
Prior art keywords
heat transfer
transfer member
package structure
wiring layer
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016017649A
Other languages
English (en)
Inventor
盧智宏
Chih-Hung Lu
林世峰
Shih-Fong Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ILI Techonology Corp
Original Assignee
ILI Techonology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ILI Techonology Corp filed Critical ILI Techonology Corp
Publication of JP2016146479A publication Critical patent/JP2016146479A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】放熱の効率が向上された半導体パッケージ構造を提供する。【解決手段】フレキシブル基板５１は、入力端５１１と出力端５１２を含む配線層５１３と、配線層５１３を両側から覆う第１の電気絶縁層５１４と第２の電気絶縁層５１５とを有する。半導体素子５２は、配線層５１３と電気的に連結されるよう配線層５１３に設置されている。プリント回路基板５４は、配線層５１３の入力端５１１に隣接して配置されていると共に、配線層５１３と電気的に連結されている配線部５４１を有する。第１の伝熱部材５４２は、配線部５４１と間隔を置いてプリント回路基板５４と接触するように設けられている。第２の伝熱部材５３は、第１の電気絶縁層５１４と第２の電気絶縁層５１５のいずれか一方と接触するように設けられている本体部５３１と、本体部５３１から延伸して第１の伝熱部材５４２と接触している第１の延伸部５３２とを有する。【選択図】図３

Description

本発明は半導体パッケージ構造に関し、特にはディスプレイパネルに用いられる半導体パッケージ構造に関する。
液晶ディスプレイの技術発展に伴い、要求されるリフレッシュレートが高まっている。例えば４Ｋ ＵＨＤディスプレイ（解像度３８４０×２１６０ピクセル）や３Ｄディスプレイでは、要求されるリフレッシュレートが、従来（通常６０Ｈｚ）よりも遥かに高い１２０Ｈｚとなっている。そして、リフレッシュレートが高くなれば、ディスプレイを駆動するためのドライバーＩＣ（駆動集積回路）の負荷も大きくなり、発熱量も増える。液晶ディスプレイの作動中に、ドライバーＩＣの発熱が効率的に発散されないと、ドライバーＩＣ上にホットスポットが発生し、熱によりＩＣが誤動作を起こす恐れがある。
図１は、ディスプレイパネル２とプリント回路基板３の間に両者とそれぞれ連結されるように配置されたディスプレイ用ドライバーＩＣ１２を含む従来の半導体パッケージ構造１が示されている（例えば特許文献１参照）。
図示のように、半導体パッケージ構造１は、フレキシブル基板１１と、フレキシブル基板１１にそれぞれ配置されているドライバーＩＣ１２およびアルミニウム製放熱部材１３と、放熱部材１３に配置されている補強部材１４とを備える。放熱部材１３は、ドライバーＩＣ１２と補強部材１４とに挟まれるように配置されている。フレキシブル基板１１は、互いに離間した入力端１１１と出力端１１２を有し、入力端１１１がプリント回路基板３に連結され、出力端１１２がディスプレイパネル２に連結されている。
ディスプレイパネル２は、バックライトユニット（図示せず）に近い側の面である背面２１と、その反対側の面であり偏光板（図示せず）に積層されている正面２２とを有し、正面２２側で画像を表示する。さらに、半導体パッケージ構造１、ディスプレイパネル２、バックライトユニットを組み込んで液晶ディスプレイモジュールを構成するためにフレームユニット４が用いられている。
この従来の半導体パッケージ構造１において、ドライバーＩＣ１２で発生する熱は、放熱部材１３を介してフレキシブル基板１１の両端（入力端１１１と出力端１１２）に伝わり放熱される。言い換えると、ドライバーＩＣ１２で発生する熱を効率的に放熱できる経路はフレキシブル基板１１の両端に限られている。さらに、小型化および軽量化を要求されるディスプレイモジュールの場合、半導体パッケージ構造１に接触するフレームユニット４も、アルミニウムではなく、より軽量化を図れる強化プラスチックで構成されることが多いが、プラスチックの熱伝導率はアルミニウムより更に劣る。具体的に言うと、フレームユニット４に用いられる強化プラスチックは、通常エポキシ樹脂を主に含む複合材料であり、エポキシ樹脂の熱伝導率は約０．１９Ｗ／ｍＫと、アルミニウムの２３７Ｗ／ｍＫに比べて遥かに低く、軽量化のために放熱効率が犠牲になっている。
台湾特許第Ｉ４４１２９８号公報
上述した従来の半導体パッケージ構造では、半導体パッケージ構造１を介した放熱がドライバーＩＣの発熱に追いつかず、半導体パッケージ構造１内のフレキシブル基板１１でホットスポットを生じてしまうという問題が起こり得る。
本発明は、上述した従来技術の問題点に鑑みてなされたものであり、その目的は、放熱の効率が向上された半導体パッケージ構造を提供することにある。
上記目的を達成する手段として、本発明は、以下の手段を提供する。即ち：
互いに離間した入力端および出力端を含む配線層と、前記配線層を厚み方向両側からそれぞれ覆うように設けられている第１の電気絶縁層および第２の電気絶縁層と、を有するフレキシブル基板と、
前記配線層と電気的に連結されるように前記配線層に設置されている半導体素子と、
前記フレキシブル基板の前記配線層の前記入力端に隣接して配置されていると共に、前記配線層と電気的に連結されている配線部を有するプリント回路基板と、
前記配線部と間隔を置いて前記プリント回路基板と接触するように設けられている第１の伝熱部材と、
前記第１の電気絶縁層と前記第２の電気絶縁層とのいずれか一方と接触するように設けられている本体部と、前記本体部から延伸して前記第１の伝熱部材と接触するように形成されている第１の延伸部とを有する第２の伝熱部材と、を備えることを特徴とする半導体パッケージ構造を提供する。
上記手段によれば、前記半導体素子が前記フレキシブル基板の前記配線層に設置され、前記配線層を覆うように前記第１の電気絶縁層および前記第２の電気絶縁層が設けられ、前記第２の伝熱部材が前記第１の電気絶縁層と前記第２の電気絶縁層とのいずれか一方と接触するように且つ前記第１の伝熱部材と接触するように設けられ、前記第１の伝熱部材は前記プリント回路基板と接触するように設けられているので、前記半導体素子が発する熱は、前記配線層、前記第１の電気絶縁層および前記第２の電気絶縁層のいずれか一方、前記第２の伝熱部材、前記第１の伝熱部材を介して前記プリント回路基板に伝達される。従って、放熱の効率が向上され、前記半導体素子の過熱を防止することができる。
従来の半導体パッケージ構造が示されている断面図。 本発明に係る半導体パッケージ構造の第１の実施形態を示す上面図。 図２のIII―III線における断面を示した断面図。 本発明に係る半導体パッケージ構造の第２の実施形態を示す上面図。 図４のＶ―Ｖ線における断面を示した断面図。 本発明に係る半導体パッケージ構造の第３の実施形態を示す上面図。 図６のVII―VII線における断面を示した断面図。
以下、図面を参照しながら本発明の具体的な実施形態を複数挙げて本発明を詳説する。
＜第１の実施形態、図２、図３＞
本発明に係る半導体パッケージ構造５の第１の実施形態が、図２（上面図）、図３（図２のIII-III線での断面図）に示されている。なお、本発明に係る半導体パッケージ構造５は、ディスプレイモジュールにおけるディスプレイパネル２と共に用いるのに適するよう構成されたものである。
半導体パッケージ構造５は、フレキシブル基板５１と、半導体素子５２と、プリント回路基板５４と、第１の伝熱部材５４２と、第２の伝熱部材５３とを備える。また、ディスプレイパネル２は、バックライトユニット（図示せず）に近い側の面である背面２１と、偏光板（図示せず）が積層されていて画像を表示する側の面である正面２２とを有するものである。
なお、本発明に係る半導体パッケージ５と共に用いられるディスプレイパネル２としては、液晶ディスプレイパネルでもよく、アクティブマトリクス型有機エレクトロルミネッセンス（ＡＭＯＬＥＤ）ディスプレイパネルでもよい。
フレキシブル基板５１は、互いに離間した入力端５１１および出力端５１２を含む配線層５１３と、配線層５１３を配線層５１３の厚み方向両側からそれぞれ覆うように設けられている第１の電気絶縁層５１４および第２の電気絶縁層５１５とを有する。
配線層５１３は更に、その第１の電気絶縁層５１４に覆われている側の面の一部分において、それぞれ入力端５１１と間隔を置いて設けられている上に第１の電気絶縁層５１４に覆われずに露出している２つの互いに離間した接続部５１６、５１６を含む。
配線層５１３は、電気伝導率および熱伝導率が共に良好な銅を材料として含むように構成されている。第２の電気絶縁層５１５は、配線層５１３を支持する支持層として働き、具体的にはポリイミドからなるフィルムを用いることができる。第１の電気絶縁層５１４は、配線層５１３を保護するソルダレジスト層として働き、具体的にはポリイミド樹脂を主に含む材料で構成することができる。
半導体素子５２は、本実施形態においてディスプレイパネル２を駆動するためのドライバーＩＣであり、フレキシブル基板５１の配線層５１３の入力端５１１および出力端５１２の間で配線層５１３と電気的に連結されるように配線層５１３に設置されている。また、半導体素子５２は、配線層５１３に連結される側の面である一面５２４と、一面５２４の反対面５２１と、一面５２４および反対面５２１とを繋ぐ外側面５２２とを有し、外側面５２２は樹脂層５５に覆われている。
半導体素子５２の一面５２４には、一面５２４からそれぞれ突起して配線層５１３の各接続部５１６にそれぞれ接触している２つの接続ブロック５２３、５２３が設けられており、各接続部５１６と各接続ブロック５２３との接触により半導体素子５２と配線層５１３とが電気的に連結される。なお、各接続ブロック５２３は金を材料として構成されており、各接続部５１６はスズで覆われている。各接続ブロック５２３は各接続部５１６に接合されており、この接合は例えば共晶接合（本実施形態の場合Au／Sn共晶接合）であってもよく、または異方性導電ペースト（anisotropic conductive paste、ＡＣＰ）を用いた接合でもよく、従来技術で用いられ得る種々の接合方法を適用することができる。
プリント回路基板５４は、フレキシブル基板５１の配線層５１３の入力端５１１に隣接して配置されていると共に、配線層５１３と電気的に連結されている配線部５４１を有する。なお、配線部５４１は材料として銅を含むように構成されている。
第１の伝熱部材５４２は、配線部５４１と間隔を置いてプリント回路基板５４と接触するようにプリント回路基板５４上に設置されている。また、第１の伝熱部材５４２は、材料として金属を含むように構成されており、該金属としては銅が好ましい。
本実施形態においては、配線部５４１と第１の伝熱部材５４２としてそれぞれ、銅メッキが施され、その銅メッキ層に更にニッケル金（Ｎｉ／Ａｕ）層がメッキされるように表面処理が施された金属パッドが用いられている。酸化しにくい特性を有する金を材料に用いることにより、配線部５４１と第１の伝熱部材５４２との表面酸化が防がれる。
第２の伝熱部材５３は、本体部５３１と、第１の延伸部５３２と、第２の延伸部５３３とを有する。本体部５３１は、第１の電気絶縁層５１４と第２の電気絶縁層５１５とのいずれか一方と接触するように設けられる部分で、本実施形態では図３に示されるように第２の電気絶縁層５１５と接触するように第２の電気絶縁層５１５に設置され、且つ半導体素子５２に位置対応するように配置されている。第１の延伸部５３２は、本体部５３１から配線層５１３の入力端５１１側に延伸してプリント回路基板５４の第１の伝熱部材５４２と接触するように形成されている。第２の延伸部５３３は、本体部５３１から配線層５１３の出力端５１２に向かって延伸するように形成されている。
また、第２の伝熱部材５３は、金属を含み熱伝導率がおよそ４０１Ｗ／ｍＫとなる材料により構成されており、該金属としては銅が好ましい。
更に、別例として、プリント回路基板５４の第１の伝熱部材５４２および第２の伝熱部材５３をそれぞれ、カーボン複合材料を含み熱伝導率がおよそ４００Ｗ／ｍＫとなる材料により構成することもできる。このような材料により構成することで、上記従来の半導体パッケージ構造１におけるアルミニウム製放熱部材１３（熱伝導率はおよそ２３７Ｗ／ｍＫ）よりも、遥かに良好な伝熱性を備えることができる。
稼動時には、プリント回路基板５４の配線部５４１から発信された電気信号が、フレキシブル基板５１の配線層５１３を介して、半導体素子５２に伝送される。半導体素子５２は、電気信号がジュール効果によって熱に変わることで発熱源となる。ここで、第２の伝熱部材５３の本体部５３１が、第２の電気絶縁層５１５と接触するように設けられている上に半導体素子５２に位置対応するように配置されているので、半導体素子５２で発生した熱は、第２の伝熱部材５３の本体部５３１そして第１の延伸部５３２を介して、プリント回路基板５４の第１の伝熱部材５４２に効率的に伝わる。これにより半導体素子５２の過熱を防止できる。また、プリント回路基板５４上にある銅配線により放熱の有効範囲が増すので、これによって半導体素子５２の過熱を防止する効果が更に高まる。
＜第２の実施形態、図４、図５＞
本発明に係る半導体パッケージ構造５の第２の実施形態が、図４（上面図）、図５（図４のＶ−Ｖ線での断面図）に示されている。概ね上記第１の実施形態と構成が同じであり、その違いを以下に説明する。
本実施形態においては、図５に示されているように、半導体素子５２の外側面５２２だけでなく、反対面５２１（配線層５１３に連結されない側の面）も、樹脂層５５に覆われている。
また、第１の伝熱部材５４２は、プリント回路基板５４において配線部５４１が設けられている面の反対面に設けられている。
第２の伝熱部材５３の本体部５３１は、第１の電気絶縁層５１４と接触するように配線層５１３の入力端５１１および半導体素子５２の間に設けられている。第１の延伸部５３２は、本体部５１３から、プリント回路基板５４の外側面（配線部５４１が設けられている面と第１の伝熱部材５４２が設けられている面とを繋ぐ面）に沿って延伸して第１の伝熱部材５４２と接触するように形成されている。第２の延伸部５３３は、本体部５３１から延伸して樹脂層５５を覆ってから更に配線層５１３の出力端５１２に向かって延伸するように形成されている。なお、第２の延伸部５３３は、樹脂層５５に接触している。
＜第３の実施形態、図６、図７＞
本発明に係る半導体パッケージ構造５の第３の実施形態が、図６（上面図）、図７（図６のVII―VII線での断面図）に示されている。概ね上記第２の実施形態と構成が同じであり、その違いを以下に説明する。
本実施形態においては、図７に示されているように、半導体素子５２の反対面５２１は樹脂層５５に覆われていない。また、第２の伝熱部材５３は本体部５３１と第１の延伸部５３２のみを有し、第２の延伸部５３３が省かれている。
上記総括すると、第２の伝熱部材５３の第１の延伸部５３２と第１の伝熱部材５４２が上述のように設けられていることにより、半導体素子５２が発する熱は、配線層５１３、第１の電気絶縁層５１４および第２の電気絶縁層５１５のいずれか一方、第２の伝熱部材５３、第１の伝熱部材５４２を介してプリント回路基板５４に伝達され放熱される。従って、放熱の効率が向上され、半導体素子５２の過熱を有効的に防止することができる。
以上、本発明の好ましい実施形態を説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
本発明に係る半導体パッケージ構造は、放熱の効率が向上されているので、例えば、ディスプレイパネルのドライバーＩＣを設置するものとして有用である。
２ ディスプレイパネル
２１ 背面
２２ 正面
５ 半導体パッケージ構造
５１ フレキシブル基板
５１１ 入力端
５１２ 出力端
５１３ 配線層
５１４ 第１の電気絶縁層
５１５ 第２の電気絶縁層
５１６ 接続端
５２ 半導体素子
５２１ 反対面
５２２ 外側面
５２３ 接続ブロック
５２４ 一面
５３ 第２の伝熱部材
５３１ 本体部
５３２ 第１の延伸部
５３３ 第２の延伸部
５４ プリント回路基板
５４１ 配線部
５４２ 第１の伝熱部材
５５ 樹脂層

Claims (11)

  1. 互いに離間した入力端および出力端を含む配線層と、前記配線層を厚み方向両側からそれぞれ覆うように設けられている第１の電気絶縁層および第２の電気絶縁層と、を有するフレキシブル基板と、
    前記配線層と電気的に連結されるように前記配線層に設置されている半導体素子と、
    前記フレキシブル基板の前記配線層の前記入力端に隣接して配置されていると共に、前記配線層と電気的に連結されている配線部を有するプリント回路基板と、
    前記配線部と間隔を置いて前記プリント回路基板と接触するように設けられている第１の伝熱部材と、
    前記第１の電気絶縁層と前記第２の電気絶縁層とのいずれか一方と接触するように設けられている本体部と、前記本体部から延伸して前記第１の伝熱部材と接触するように形成されている第１の延伸部とを有する第２の伝熱部材と、を備えることを特徴とする半導体パッケージ構造。
  2. 前記第１の伝熱部材および前記第２の伝熱部材がそれぞれ金属を含むように構成されている、請求項１に記載の半導体パッケージ構造。
  3. 前記金属が銅である、請求項２に記載の半導体パッケージ構造。
  4. 前記第１の伝熱部材および前記第２の伝熱部材がそれぞれカーボン複合材料を含むように構成されている、請求項１に記載の半導体パッケージ構造。
  5. 前記フレキシブル基板の前記配線層は、それぞれ前記入力端と間隔を置いて設けられている上に前記第１の電気絶縁層に覆われていない２つの互いに離間した接続部を更に含み、
    前記半導体素子は、前記半導体素子の一面からそれぞれ突起して前記フレキシブル基板の前記配線層の各前記接続部にそれぞれ接触している２つの接続ブロックを有する、請求項１〜４のいずれか一項に記載の半導体パッケージ構造。
  6. 前記第２の伝熱部材の前記本体部は、前記第２の電気絶縁層と接触するように且つ前記半導体素子に位置対応するように設けられてい
    る、請求項５に記載の半導体パッケージ構造。
  7. 前記半導体素子は、前記フレキシブル基板の前記配線層の前記入力端および前記出力端の間に配置されており、
    前記第２の伝熱部材は、前記本体部から前記出力端に向かって延伸するように形成されている第２の延伸部を更に有する、請求項５に記載の半導体パッケージ構造。
  8. 前記半導体素子は、前記一面の反対面と、前記一面と前記反対面とを繋ぐ外側面とを有し、前記外側面が樹脂層に覆われている、請求項５に記載の半導体パッケージ構造。
  9. 前記第２の伝熱部材の前記本体部は、前記第１の電気絶縁層と接触するように前記入力端および前記半導体素子の間に設けられている、請求項５に記載の半導体パッケージ構造。
  10. 前記半導体素子の前記反対面も前記樹脂層に覆われており、
    前記第２の伝熱部材は、前記本体部から延伸して前記樹脂層を覆うように形成されている第２の延伸部を更に有する、請求項８に記載の半導体パッケージ構造。
  11. 前記半導体素子は、前記フレキシブル基板の前記配線層の前記入力端および前記出力端の間に配置されており、
    前記第２の伝熱部材の前記第２の延伸部は、前記本体部から延伸して前記樹脂層を覆ってから更に前記出力端に向かって延伸するように形成されている、請求項１０に記載の半導体パッケージ構造。
JP2016017649A 2015-02-06 2016-02-02 半導体パッケージ構造 Pending JP2016146479A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104104082 2015-02-06
TW104104082A TW201630143A (zh) 2015-02-06 2015-02-06 具有散熱結構的軟性基板半導體封裝裝置

Publications (1)

Publication Number Publication Date
JP2016146479A true JP2016146479A (ja) 2016-08-12

Family

ID=56566145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016017649A Pending JP2016146479A (ja) 2015-02-06 2016-02-02 半導体パッケージ構造

Country Status (4)

Country Link
US (1) US20160233148A1 (ja)
JP (1) JP2016146479A (ja)
KR (1) KR101815252B1 (ja)
TW (1) TW201630143A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019103132A1 (ja) * 2017-11-27 2019-05-31 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102291865B1 (ko) * 2015-01-16 2021-08-20 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조 방법
CN209845575U (zh) * 2018-08-29 2019-12-24 惠科股份有限公司 一种显示面板和显示装置
CN113570975A (zh) * 2020-04-29 2021-10-29 深圳市柔宇科技有限公司 面板组件及电子设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260641A (ja) * 1997-03-17 1998-09-29 Nec Corp フラットパネル型表示装置用ドライバｉｃの実装構造
JP2000172191A (ja) * 1998-12-04 2000-06-23 Fujitsu Ltd 平面表示装置
JP2000231104A (ja) * 1999-02-10 2000-08-22 Advanced Display Inc 液晶表示装置
JP2007019078A (ja) * 2005-07-05 2007-01-25 Shindo Denshi Kogyo Kk フレキシブルプリント配線板、プリント回路板、およびフレキシブルプリント配線板の製造方法
JP2008028396A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd Ｃｏｆ型半導体パッケージ
JP2010251357A (ja) * 2009-04-10 2010-11-04 Panasonic Corp 半導体モジュール装置
JP2011100959A (ja) * 2009-10-05 2011-05-19 Sumitomo Electric Ind Ltd フレキシブル基板、フレキシブル基板モジュール及びそれらの製造方法
JP2011199090A (ja) * 2010-03-23 2011-10-06 Shindo Denshi Kogyo Kk フレキシブルプリント配線板の製造方法、半導体装置の製造方法、ディスプレイ装置の製造方法、フレキシブルプリント配線板、半導体装置及びディスプレイ装置
WO2012035894A1 (ja) * 2010-09-15 2012-03-22 シャープ株式会社 表示装置、液晶表示装置、および、テレビジョン受信機
JP2012164846A (ja) * 2011-02-08 2012-08-30 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及び表示装置
JP2013222030A (ja) * 2012-04-16 2013-10-28 Sharp Corp 表示装置及びテレビ受信装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161925A (ja) * 1993-12-09 1995-06-23 Mitsubishi Electric Corp パワーモジュール
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
KR101030990B1 (ko) * 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지 및 이를 구비하는 플라즈마 디스플레이 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260641A (ja) * 1997-03-17 1998-09-29 Nec Corp フラットパネル型表示装置用ドライバｉｃの実装構造
JP2000172191A (ja) * 1998-12-04 2000-06-23 Fujitsu Ltd 平面表示装置
JP2000231104A (ja) * 1999-02-10 2000-08-22 Advanced Display Inc 液晶表示装置
JP2007019078A (ja) * 2005-07-05 2007-01-25 Shindo Denshi Kogyo Kk フレキシブルプリント配線板、プリント回路板、およびフレキシブルプリント配線板の製造方法
JP2008028396A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd Ｃｏｆ型半導体パッケージ
JP2010251357A (ja) * 2009-04-10 2010-11-04 Panasonic Corp 半導体モジュール装置
JP2011100959A (ja) * 2009-10-05 2011-05-19 Sumitomo Electric Ind Ltd フレキシブル基板、フレキシブル基板モジュール及びそれらの製造方法
JP2011199090A (ja) * 2010-03-23 2011-10-06 Shindo Denshi Kogyo Kk フレキシブルプリント配線板の製造方法、半導体装置の製造方法、ディスプレイ装置の製造方法、フレキシブルプリント配線板、半導体装置及びディスプレイ装置
WO2012035894A1 (ja) * 2010-09-15 2012-03-22 シャープ株式会社 表示装置、液晶表示装置、および、テレビジョン受信機
JP2012164846A (ja) * 2011-02-08 2012-08-30 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及び表示装置
JP2013222030A (ja) * 2012-04-16 2013-10-28 Sharp Corp 表示装置及びテレビ受信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019103132A1 (ja) * 2017-11-27 2019-05-31 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
CN111418272A (zh) * 2017-11-27 2020-07-14 住友电工印刷电路株式会社 柔性印刷电路板和制造柔性印刷电路板的方法
JPWO2019103132A1 (ja) * 2017-11-27 2020-12-17 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
CN111418272B (zh) * 2017-11-27 2023-08-29 住友电工印刷电路株式会社 柔性印刷电路板和制造柔性印刷电路板的方法

Also Published As

Publication number Publication date
KR101815252B1 (ko) 2018-01-05
US20160233148A1 (en) 2016-08-11
TW201630143A (zh) 2016-08-16
KR20160097135A (ko) 2016-08-17

Similar Documents

Publication Publication Date Title
JP2016146479A (ja) 半導体パッケージ構造
JP2010080572A (ja) 電子装置
JP2009016626A (ja) 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
WO2012026418A1 (ja) 半導体装置
JP2011108924A (ja) 熱伝導基板及びその電子部品実装方法
JP2010129877A (ja) 電子部品モジュール
JP2008028163A (ja) パワーモジュール装置
JP5169800B2 (ja) 電子装置
JP2010225943A (ja) 半導体装置
WO2011024333A1 (ja) 基板接続構造および電子機器
JP4455074B2 (ja) 電気光学装置
JP2005109254A (ja) 集積回路搭載基板およびこれを備えた表示装置
JP6686467B2 (ja) 電子部品放熱構造
JP3207656U (ja) 大電力半導体とラジエーターとの組立構造
JP2010003718A (ja) 放熱基板とその製造方法及びこれを用いたモジュール
JP2009081180A (ja) 回路装置
WO2015098502A1 (ja) 電子機器
JP2009088571A (ja) フレキシブルプリント回路板およびその製造方法
JP4540630B2 (ja) 高熱伝導プリント配線板
JP2013065887A (ja) 電子装置
KR102071921B1 (ko) 높은 방열 성능을 갖는 방열 프레임
JP2012243973A (ja) 半導体装置
JP6060053B2 (ja) パワー半導体装置
JP2019165146A (ja) 半導体装置および電子機器
JP2005072104A (ja) パワーモジュールの放熱構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180130