JP2016146479A - 半導体パッケージ構造 - Google Patents
半導体パッケージ構造 Download PDFInfo
- Publication number
- JP2016146479A JP2016146479A JP2016017649A JP2016017649A JP2016146479A JP 2016146479 A JP2016146479 A JP 2016146479A JP 2016017649 A JP2016017649 A JP 2016017649A JP 2016017649 A JP2016017649 A JP 2016017649A JP 2016146479 A JP2016146479 A JP 2016146479A
- Authority
- JP
- Japan
- Prior art keywords
- heat transfer
- transfer member
- package structure
- wiring layer
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
互いに離間した入力端および出力端を含む配線層と、前記配線層を厚み方向両側からそれぞれ覆うように設けられている第1の電気絶縁層および第2の電気絶縁層と、を有するフレキシブル基板と、
前記配線層と電気的に連結されるように前記配線層に設置されている半導体素子と、
前記フレキシブル基板の前記配線層の前記入力端に隣接して配置されていると共に、前記配線層と電気的に連結されている配線部を有するプリント回路基板と、
前記配線部と間隔を置いて前記プリント回路基板と接触するように設けられている第1の伝熱部材と、
前記第1の電気絶縁層と前記第2の電気絶縁層とのいずれか一方と接触するように設けられている本体部と、前記本体部から延伸して前記第1の伝熱部材と接触するように形成されている第1の延伸部とを有する第2の伝熱部材と、を備えることを特徴とする半導体パッケージ構造を提供する。
本発明に係る半導体パッケージ構造5の第1の実施形態が、図2(上面図)、図3(図2のIII-III線での断面図)に示されている。なお、本発明に係る半導体パッケージ構造5は、ディスプレイモジュールにおけるディスプレイパネル2と共に用いるのに適するよう構成されたものである。
本発明に係る半導体パッケージ構造5の第2の実施形態が、図4(上面図)、図5(図4のV−V線での断面図)に示されている。概ね上記第1の実施形態と構成が同じであり、その違いを以下に説明する。
本発明に係る半導体パッケージ構造5の第3の実施形態が、図6(上面図)、図7(図6のVII―VII線での断面図)に示されている。概ね上記第2の実施形態と構成が同じであり、その違いを以下に説明する。
21 背面
22 正面
5 半導体パッケージ構造
51 フレキシブル基板
511 入力端
512 出力端
513 配線層
514 第1の電気絶縁層
515 第2の電気絶縁層
516 接続端
52 半導体素子
521 反対面
522 外側面
523 接続ブロック
524 一面
53 第2の伝熱部材
531 本体部
532 第1の延伸部
533 第2の延伸部
54 プリント回路基板
541 配線部
542 第1の伝熱部材
55 樹脂層
Claims (11)
- 互いに離間した入力端および出力端を含む配線層と、前記配線層を厚み方向両側からそれぞれ覆うように設けられている第1の電気絶縁層および第2の電気絶縁層と、を有するフレキシブル基板と、
前記配線層と電気的に連結されるように前記配線層に設置されている半導体素子と、
前記フレキシブル基板の前記配線層の前記入力端に隣接して配置されていると共に、前記配線層と電気的に連結されている配線部を有するプリント回路基板と、
前記配線部と間隔を置いて前記プリント回路基板と接触するように設けられている第1の伝熱部材と、
前記第1の電気絶縁層と前記第2の電気絶縁層とのいずれか一方と接触するように設けられている本体部と、前記本体部から延伸して前記第1の伝熱部材と接触するように形成されている第1の延伸部とを有する第2の伝熱部材と、を備えることを特徴とする半導体パッケージ構造。 - 前記第1の伝熱部材および前記第2の伝熱部材がそれぞれ金属を含むように構成されている、請求項1に記載の半導体パッケージ構造。
- 前記金属が銅である、請求項2に記載の半導体パッケージ構造。
- 前記第1の伝熱部材および前記第2の伝熱部材がそれぞれカーボン複合材料を含むように構成されている、請求項1に記載の半導体パッケージ構造。
- 前記フレキシブル基板の前記配線層は、それぞれ前記入力端と間隔を置いて設けられている上に前記第1の電気絶縁層に覆われていない2つの互いに離間した接続部を更に含み、
前記半導体素子は、前記半導体素子の一面からそれぞれ突起して前記フレキシブル基板の前記配線層の各前記接続部にそれぞれ接触している2つの接続ブロックを有する、請求項1〜4のいずれか一項に記載の半導体パッケージ構造。 - 前記第2の伝熱部材の前記本体部は、前記第2の電気絶縁層と接触するように且つ前記半導体素子に位置対応するように設けられてい
る、請求項5に記載の半導体パッケージ構造。 - 前記半導体素子は、前記フレキシブル基板の前記配線層の前記入力端および前記出力端の間に配置されており、
前記第2の伝熱部材は、前記本体部から前記出力端に向かって延伸するように形成されている第2の延伸部を更に有する、請求項5に記載の半導体パッケージ構造。 - 前記半導体素子は、前記一面の反対面と、前記一面と前記反対面とを繋ぐ外側面とを有し、前記外側面が樹脂層に覆われている、請求項5に記載の半導体パッケージ構造。
- 前記第2の伝熱部材の前記本体部は、前記第1の電気絶縁層と接触するように前記入力端および前記半導体素子の間に設けられている、請求項5に記載の半導体パッケージ構造。
- 前記半導体素子の前記反対面も前記樹脂層に覆われており、
前記第2の伝熱部材は、前記本体部から延伸して前記樹脂層を覆うように形成されている第2の延伸部を更に有する、請求項8に記載の半導体パッケージ構造。 - 前記半導体素子は、前記フレキシブル基板の前記配線層の前記入力端および前記出力端の間に配置されており、
前記第2の伝熱部材の前記第2の延伸部は、前記本体部から延伸して前記樹脂層を覆ってから更に前記出力端に向かって延伸するように形成されている、請求項10に記載の半導体パッケージ構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104104082 | 2015-02-06 | ||
TW104104082A TW201630143A (zh) | 2015-02-06 | 2015-02-06 | 具有散熱結構的軟性基板半導體封裝裝置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016146479A true JP2016146479A (ja) | 2016-08-12 |
Family
ID=56566145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016017649A Pending JP2016146479A (ja) | 2015-02-06 | 2016-02-02 | 半導体パッケージ構造 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20160233148A1 (ja) |
JP (1) | JP2016146479A (ja) |
KR (1) | KR101815252B1 (ja) |
TW (1) | TW201630143A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019103132A1 (ja) * | 2017-11-27 | 2019-05-31 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102291865B1 (ko) * | 2015-01-16 | 2021-08-20 | 삼성디스플레이 주식회사 | 가요성 표시 장치 및 그 제조 방법 |
CN209845575U (zh) * | 2018-08-29 | 2019-12-24 | 惠科股份有限公司 | 一种显示面板和显示装置 |
CN113570975A (zh) * | 2020-04-29 | 2021-10-29 | 深圳市柔宇科技有限公司 | 面板组件及电子设备 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10260641A (ja) * | 1997-03-17 | 1998-09-29 | Nec Corp | フラットパネル型表示装置用ドライバicの実装構造 |
JP2000172191A (ja) * | 1998-12-04 | 2000-06-23 | Fujitsu Ltd | 平面表示装置 |
JP2000231104A (ja) * | 1999-02-10 | 2000-08-22 | Advanced Display Inc | 液晶表示装置 |
JP2007019078A (ja) * | 2005-07-05 | 2007-01-25 | Shindo Denshi Kogyo Kk | フレキシブルプリント配線板、プリント回路板、およびフレキシブルプリント配線板の製造方法 |
JP2008028396A (ja) * | 2006-07-20 | 2008-02-07 | Samsung Electronics Co Ltd | Cof型半導体パッケージ |
JP2010251357A (ja) * | 2009-04-10 | 2010-11-04 | Panasonic Corp | 半導体モジュール装置 |
JP2011100959A (ja) * | 2009-10-05 | 2011-05-19 | Sumitomo Electric Ind Ltd | フレキシブル基板、フレキシブル基板モジュール及びそれらの製造方法 |
JP2011199090A (ja) * | 2010-03-23 | 2011-10-06 | Shindo Denshi Kogyo Kk | フレキシブルプリント配線板の製造方法、半導体装置の製造方法、ディスプレイ装置の製造方法、フレキシブルプリント配線板、半導体装置及びディスプレイ装置 |
WO2012035894A1 (ja) * | 2010-09-15 | 2012-03-22 | シャープ株式会社 | 表示装置、液晶表示装置、および、テレビジョン受信機 |
JP2012164846A (ja) * | 2011-02-08 | 2012-08-30 | Renesas Electronics Corp | 半導体装置、半導体装置の製造方法、及び表示装置 |
JP2013222030A (ja) * | 2012-04-16 | 2013-10-28 | Sharp Corp | 表示装置及びテレビ受信装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161925A (ja) * | 1993-12-09 | 1995-06-23 | Mitsubishi Electric Corp | パワーモジュール |
US5572405A (en) * | 1995-06-07 | 1996-11-05 | International Business Machines Corporation (Ibm) | Thermally enhanced ball grid array package |
US6020637A (en) * | 1997-05-07 | 2000-02-01 | Signetics Kp Co., Ltd. | Ball grid array semiconductor package |
US5903052A (en) * | 1998-05-12 | 1999-05-11 | Industrial Technology Research Institute | Structure for semiconductor package for improving the efficiency of spreading heat |
US6184580B1 (en) * | 1999-09-10 | 2001-02-06 | Siliconware Precision Industries Co., Ltd. | Ball grid array package with conductive leads |
US7259448B2 (en) * | 2001-05-07 | 2007-08-21 | Broadcom Corporation | Die-up ball grid array package with a heat spreader and method for making the same |
KR101030990B1 (ko) * | 2008-12-31 | 2011-04-22 | 삼성에스디아이 주식회사 | 반도체 패키지 및 이를 구비하는 플라즈마 디스플레이 장치 |
-
2015
- 2015-02-06 TW TW104104082A patent/TW201630143A/zh unknown
- 2015-09-09 US US14/849,345 patent/US20160233148A1/en not_active Abandoned
-
2016
- 2016-02-02 KR KR1020160012965A patent/KR101815252B1/ko active IP Right Grant
- 2016-02-02 JP JP2016017649A patent/JP2016146479A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10260641A (ja) * | 1997-03-17 | 1998-09-29 | Nec Corp | フラットパネル型表示装置用ドライバicの実装構造 |
JP2000172191A (ja) * | 1998-12-04 | 2000-06-23 | Fujitsu Ltd | 平面表示装置 |
JP2000231104A (ja) * | 1999-02-10 | 2000-08-22 | Advanced Display Inc | 液晶表示装置 |
JP2007019078A (ja) * | 2005-07-05 | 2007-01-25 | Shindo Denshi Kogyo Kk | フレキシブルプリント配線板、プリント回路板、およびフレキシブルプリント配線板の製造方法 |
JP2008028396A (ja) * | 2006-07-20 | 2008-02-07 | Samsung Electronics Co Ltd | Cof型半導体パッケージ |
JP2010251357A (ja) * | 2009-04-10 | 2010-11-04 | Panasonic Corp | 半導体モジュール装置 |
JP2011100959A (ja) * | 2009-10-05 | 2011-05-19 | Sumitomo Electric Ind Ltd | フレキシブル基板、フレキシブル基板モジュール及びそれらの製造方法 |
JP2011199090A (ja) * | 2010-03-23 | 2011-10-06 | Shindo Denshi Kogyo Kk | フレキシブルプリント配線板の製造方法、半導体装置の製造方法、ディスプレイ装置の製造方法、フレキシブルプリント配線板、半導体装置及びディスプレイ装置 |
WO2012035894A1 (ja) * | 2010-09-15 | 2012-03-22 | シャープ株式会社 | 表示装置、液晶表示装置、および、テレビジョン受信機 |
JP2012164846A (ja) * | 2011-02-08 | 2012-08-30 | Renesas Electronics Corp | 半導体装置、半導体装置の製造方法、及び表示装置 |
JP2013222030A (ja) * | 2012-04-16 | 2013-10-28 | Sharp Corp | 表示装置及びテレビ受信装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019103132A1 (ja) * | 2017-11-27 | 2019-05-31 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 |
CN111418272A (zh) * | 2017-11-27 | 2020-07-14 | 住友电工印刷电路株式会社 | 柔性印刷电路板和制造柔性印刷电路板的方法 |
JPWO2019103132A1 (ja) * | 2017-11-27 | 2020-12-17 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 |
CN111418272B (zh) * | 2017-11-27 | 2023-08-29 | 住友电工印刷电路株式会社 | 柔性印刷电路板和制造柔性印刷电路板的方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101815252B1 (ko) | 2018-01-05 |
US20160233148A1 (en) | 2016-08-11 |
TW201630143A (zh) | 2016-08-16 |
KR20160097135A (ko) | 2016-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016146479A (ja) | 半導体パッケージ構造 | |
JP2010080572A (ja) | 電子装置 | |
JP2009016626A (ja) | 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置,プラズマディスプレイパネル | |
WO2012026418A1 (ja) | 半導体装置 | |
JP2011108924A (ja) | 熱伝導基板及びその電子部品実装方法 | |
JP2010129877A (ja) | 電子部品モジュール | |
JP2008028163A (ja) | パワーモジュール装置 | |
JP5169800B2 (ja) | 電子装置 | |
JP2010225943A (ja) | 半導体装置 | |
WO2011024333A1 (ja) | 基板接続構造および電子機器 | |
JP4455074B2 (ja) | 電気光学装置 | |
JP2005109254A (ja) | 集積回路搭載基板およびこれを備えた表示装置 | |
JP6686467B2 (ja) | 電子部品放熱構造 | |
JP3207656U (ja) | 大電力半導体とラジエーターとの組立構造 | |
JP2010003718A (ja) | 放熱基板とその製造方法及びこれを用いたモジュール | |
JP2009081180A (ja) | 回路装置 | |
WO2015098502A1 (ja) | 電子機器 | |
JP2009088571A (ja) | フレキシブルプリント回路板およびその製造方法 | |
JP4540630B2 (ja) | 高熱伝導プリント配線板 | |
JP2013065887A (ja) | 電子装置 | |
KR102071921B1 (ko) | 높은 방열 성능을 갖는 방열 프레임 | |
JP2012243973A (ja) | 半導体装置 | |
JP6060053B2 (ja) | パワー半導体装置 | |
JP2019165146A (ja) | 半導体装置および電子機器 | |
JP2005072104A (ja) | パワーモジュールの放熱構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180130 |