WO2019103132A1 - フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 - Google Patents

フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 Download PDF

Info

Publication number
WO2019103132A1
WO2019103132A1 PCT/JP2018/043298 JP2018043298W WO2019103132A1 WO 2019103132 A1 WO2019103132 A1 WO 2019103132A1 JP 2018043298 W JP2018043298 W JP 2018043298W WO 2019103132 A1 WO2019103132 A1 WO 2019103132A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive pattern
wiring board
printed wiring
flexible printed
tin
Prior art date
Application number
PCT/JP2018/043298
Other languages
English (en)
French (fr)
Inventor
潤一 岡上
岡田　久夫
Original Assignee
住友電工プリントサーキット株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電工プリントサーキット株式会社 filed Critical 住友電工プリントサーキット株式会社
Priority to JP2019555387A priority Critical patent/JPWO2019103132A1/ja
Priority to CN201880075688.6A priority patent/CN111418272B/zh
Priority to US16/763,338 priority patent/US20200335429A1/en
Publication of WO2019103132A1 publication Critical patent/WO2019103132A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H01L2224/08502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Definitions

  • the present disclosure relates to a flexible printed wiring board and a method of manufacturing the flexible printed wiring board.
  • This application claims priority based on Japanese Patent Application No. 2017-226635 filed on Nov. 27, 2017, and incorporates all the contents described in the aforementioned Japanese application.
  • the display panel and the printed wiring board are connected by COF (Chip on Film) mounted with an IC chip for driving the display panel (see Japanese Patent Laid-Open No. 2016-207792) ).
  • COF Chip on Film
  • the COF is obtained by wet-etching a copper foil laminated on a polyimide film to form a wiring pattern, and flip-chip mounting an IC on the wiring pattern.
  • a COF mounted with a display panel driving IC connects between the display panel and a printed wiring board having a main circuit.
  • a configuration may be adopted in which the surface of the wiring pattern is coated with tin, and the IC chip is connected to the wiring pattern by a brazing material generated by eutectic reaction of this tin and the gold layer on the outer surface of the terminal of the IC chip.
  • the connection method by such eutectic reaction is called eutectic bonding and can be performed by thermocompression bonding at a relatively low temperature.
  • a flexible printed wiring board includes: a base film having an insulating property; a first conductive pattern which is laminated on the base film and which is coated with gold, nickel or an anticorrosion material; And a second conductive pattern covered by tin or solder.
  • a step of forming a conductive pattern on an insulating base film a step of covering a part of the conductive pattern with gold, nickel or a rust inhibitor After the covering step, covering the different portions of the conductive pattern with tin or solder.
  • FIG. 1 is a schematic plan view showing a flexible printed wiring board according to an embodiment of the present disclosure.
  • FIG. 2 is a schematic cross-sectional view of the flexible printed wiring board of FIG.
  • FIG. 3 is a schematic plan view of a tin coating layer.
  • FIG. 4 is a schematic cross-sectional view of a tin coating layer.
  • FIG. 5 is a schematic side view of a display device using the flexible printed wiring board of FIG.
  • FIG. 6 is a schematic plan view showing a flexible printed wiring board of an embodiment different from FIG. 1 of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view of the flexible printed wiring board of FIG.
  • COF for display panel
  • the display panel drive IC chip is mounted on the same surface as the terminal connected to the display panel and the terminal connected to the printed wiring board are arranged in the electronic device
  • COF is weak to bending compared to a general flexible printed wiring board, and easily broken.
  • the present disclosure has been made based on the above circumstances, and provides a flexible printed wiring board on which an IC chip can be mounted and which can be directly connected to terminals of other devices or circuits, and a method of manufacturing the flexible printed wiring board. To be a task.
  • the flexible printed wiring board according to one aspect of the present disclosure and the flexible printed wiring board obtained by the method for manufacturing a flexible printed wiring board according to another aspect of the present disclosure mount an IC chip, and terminals of other devices and wiring boards Can be connected directly to
  • a flexible printed wiring board includes: a base film having an insulating property; a first conductive pattern which is laminated on the base film and which is coated with gold, nickel or an anticorrosion material; And a second conductive pattern covered by tin or solder.
  • the said flexible printed wiring board Since the said 1st conductive pattern is coat
  • the second conductive pattern may include a land for mounting an IC chip.
  • the second conductive pattern includes the IC chip mounting land, the IC chip can be more reliably mounted by eutectic bonding.
  • the first conductive pattern may include a narrow pitch connection portion in which a plurality of terminals are formed side by side with an average width of 15 ⁇ m or less and an average interval of 15 ⁇ m or less.
  • the narrow pitch connection portion in the first conductive pattern, the first conductive pattern can be directly connected to a terminal having a relatively small wiring pitch.
  • the first conductive pattern may include a wide pitch connection portion in which a plurality of terminals are formed side by side with an average width of 20 ⁇ m or more and an average interval of 20 ⁇ m or more.
  • the flexible printed wiring board can be used to connect a display panel or the like to another printed wiring board or the like.
  • the second conductive pattern is coated with tin, and the coated tin layer is formed by an alloy of tin and a metal forming the second conductive pattern on the outer surface thereof.
  • Said one or more first regions on the outer surface of said coated tin layer having one or more second regions formed by unalloyed tin with one or more first regions
  • the total occupied area ratio may be 2% or more and 90% or less.
  • the total occupied area ratio of the first region or the plurality of first regions on the outer surface of the coated tin layer is 2% or more and 90% or less, when the IC chip is bonded to the terminal.
  • the amount of brazing material formed by the crystallization reaction can be made moderate, short circuit between adjacent circuits of the second conductive pattern can be prevented, and bonding with the terminal of the IC chip can be made more reliable.
  • the average thickness of the second region may be 0.05 ⁇ m or more and 0.4 ⁇ m or less.
  • the amount of the brazing material formed by the eutectic reaction at the time of bonding with the terminal of the IC chip is appropriate.
  • a step of forming a conductive pattern on an insulating base film a step of covering a part of the conductive pattern with gold, nickel or a rust inhibitor After the covering step, covering the different portions of the conductive pattern with tin or solder.
  • the method of manufacturing the flexible printed wiring board performs coating with tin or solder after coating with gold, nickel or rust preventive material, the coating layer with gold, nickel or rust preventive material and the coating layer with tin or solder are suitable Can be formed. For this reason, according to the method of manufacturing the flexible printed wiring board, it is possible to obtain a printed wiring board on which an IC chip can be mounted and which can be directly connected to another device or a terminal of the wiring board.
  • the coating with gold or nickel may be performed by electroless plating, and the coating with tin or solder may be performed by electroless plating.
  • the coating with gold or nickel is performed by electroless plating, and the coating with tin or solder is performed by electroless plating; Not to lose Further, by performing the coating with gold or nickel and the coating with tin or solder by electroless plating, it is possible to obtain a flexible printed wiring board capable of connecting the terminals of the IC chip easily and reliably.
  • the portion of the conductive pattern covered with tin or solder includes an IC chip mounting land, and the step of eutectic bonding terminals of the IC chip to the IC chip mounting land is further performed.
  • the portion of the conductive pattern covered with tin or solder includes the land for IC chip mounting, and the IC chip is further provided with the step of eutectically bonding the terminals of the IC chip to the land for IC chip mounting.
  • the eutectic bonding may be performed by thermocompression bonding at a temperature of 250 ° C. or more and 500 ° C. or less and a pressure of 2 MPaG or more and 50 MPa G or less.
  • thermocompression bonding by performing eutectic bonding by thermocompression bonding at a temperature of 250 ° C. or more and 500 ° C. or less and a pressure of 2 MPa G or more and 50 MPa G or less, deterioration of the flexible printed wiring board can be prevented and an IC for the IC chip mounting land The bonding strength of the terminals of the chip can be further enhanced.
  • antirust material is a material chemically bonded to an organic material forming a film on the surface of the material forming the first conductive pattern and a material forming the first conductive pattern to form a passive state. It is a concept that includes (including linked).
  • the flexible printed wiring board 1 of one Embodiment of this indication is shown in FIG.1 and FIG.2.
  • the flexible printed wiring board 1 comprises a base film 2 having insulation properties, a front surface conductive pattern 3 laminated on the front surface side of the base film 2, and a back surface conductive pattern 4 laminated on the back surface side of the base film 2. It further includes a surface protection layer 5 partially covering the surface conductive pattern 3 and a back surface protection layer 6 partially covering the back surface conductive pattern 4.
  • the surface conductive pattern 3 has a surface first conductive pattern 8 covered by the gold covering layer 7 and a second conductive pattern 10 covered by the tin covering layer 9.
  • the surface first conductive pattern 8 and the second conductive pattern 10 are present in the portion exposed from the surface protective layer 5.
  • the gold coating layer 7 or the tin coating layer 9 is laminated on the portion exposed from the surface protective layer 5.
  • the gold coating layer 7 and the tin coating layer 9 may not be laminated on the portion of the surface conductive pattern 3 to be coated on the surface protective layer 5.
  • the back surface conductive pattern 4 has the back surface first conductive pattern 12 covered by the gold coating layer 11, but does not have a conductive pattern covered by tin.
  • the back surface first conductive pattern 12 is present in a portion exposed from the back surface protective layer 6.
  • the front surface conductive pattern 3 and the back surface conductive pattern 4 are connected by a through hole 13 formed to penetrate the base film 2.
  • an IC chip 14 is mounted on the surface conductive pattern 3.
  • the base film 2 is formed of a material based on a synthetic resin, and has flexibility and flexibility.
  • the main component of the base film 2 include soft materials such as polyimide, liquid crystal polyester, polyethylene terephthalate, polyethylene naphthalate, and fluorine resin. Among these, polyimide excellent in insulation, flexibility, heat resistance and the like is preferable.
  • the base film 2 may be porous or may contain a filler, an additive and the like.
  • the lower limit of the average thickness of the base film 2 is preferably 5 ⁇ m, more preferably 12 ⁇ m.
  • the upper limit of the average thickness of the base film 2 is preferably 2 mm, more preferably 1.6 mm. If the average thickness of the base film 2 is less than the above lower limit, the strength of the base film 2 may be insufficient. Conversely, when the average thickness of the base film 2 exceeds the above upper limit, the flexibility of the flexible printed wiring board 1 may be insufficient.
  • the front surface conductive pattern 3 and the rear surface conductive pattern 4 can be formed by patterning the laminated conductor layer of the base film 2.
  • metals such as copper, silver, platinum, nickel, can be mentioned, for example.
  • copper which is relatively inexpensive and excellent in conductivity is preferable as the material of the front surface conductive pattern 3 and the rear surface conductive pattern 4.
  • the front surface conductive pattern 3 and the back surface conductive pattern 4 be formed to have a substantially constant thickness.
  • the lower limit of the average thickness of the front surface conductive pattern 3 and the rear surface conductive pattern 4 is preferably 2 ⁇ m, more preferably 5 ⁇ m.
  • the upper limit of the average thickness of the front surface conductive pattern 3 and the rear surface conductive pattern 4 is preferably 50 ⁇ m, and more preferably 40 ⁇ m. If the average thickness of the front surface conductive pattern 3 and the rear surface conductive pattern 4 is less than the above lower limit, the front surface conductive pattern 3 and the rear surface conductive pattern 4 may be broken. Conversely, when the average thickness of the front surface conductive pattern 3 and the rear surface conductive pattern 4 exceeds the above upper limit, the flexibility of the flexible printed wiring board 1 may be unnecessarily reduced.
  • the surface first conductive pattern 8 includes a narrow pitch connection portion 15 in which a plurality of terminals are arranged at a constant pitch (center distance).
  • the narrow pitch connection portion 15 is connected to, for example, a terminal of another device such as a display panel.
  • connection of the terminal to the narrow pitch connection part 15 uses, for example, surface mounting technology (Surface Mounting Technology) in processes such as solder reflow, heat curing of a conductive adhesive, and thermocompression bonding using an anisotropic conductive sheet. It can be carried out.
  • surface mounting technology Surface Mounting Technology
  • the lower limit of the average width of each terminal of the narrow pitch connection portion 15 is preferably 3 ⁇ m, more preferably 5 ⁇ m.
  • an upper limit of the average width of each terminal of narrow pitch connection part 15 15 micrometers is preferred and 10 micrometers is more preferred.
  • the electrical connection of the narrow pitch connection portion 15 to the other terminals may be uncertain.
  • the average width of each terminal of the narrow pitch connection portion 15 exceeds the above upper limit, there is a possibility that devices and circuits such as a display panel to which the flexible printed wiring board 1 can be connected may be limited.
  • the lower limit of the average distance between the terminals of the narrow pitch connection portion 15 is preferably 3 ⁇ m, more preferably 5 ⁇ m.
  • interval of the terminal of the narrow pitch connection part 15 15 micrometers is preferable and 10 micrometers is more preferable.
  • the average interval of the terminals of the narrow pitch connection portion 15 does not reach the above lower limit, there is a possibility that the terminals of the narrow pitch connection portion 15 may be short-circuited.
  • interval of the terminal of the narrow pitch connection part 15 exceeds the said upper limit, there exists a possibility that the apparatus which can connect the said flexible printed wiring board 1 may be limited.
  • the back surface first conductive pattern 12 includes a wide pitch connection portion 16 in which a plurality of linear or rectangular terminals are arranged at a constant pitch so as to be connected to terminals provided on another printed wiring board or the like.
  • connection of the terminals to the wide pitch connection portion 16 is, similarly to the narrow pitch connection portion 15, for example, surface mounting in a process of reflow of solder, thermosetting of a conductive adhesive, thermocompression bonding using an anisotropic conductive sheet, etc. It can be done using technology.
  • the lower limit of the average width of each terminal of the wide pitch connection portion 16 is preferably 20 ⁇ m, and more preferably 25 ⁇ m.
  • an upper limit of the average width of each terminal of the wide pitch connection part 16 1.0 mm is preferable and 0.4 mm is more preferable. If the average width of each terminal of the wide pitch connection portion 16 does not reach the above lower limit, the circuit connected to the wide pitch connection portion 16 may be unnecessarily expensive. On the contrary, when the average width of each terminal of the wide pitch connection part 16 exceeds the above-mentioned upper limit, there is a possibility that electronic equipment which uses the flexible printed wiring board 1 by extension and the flexible printed wiring board 1 concerned may become unnecessarily large.
  • interval of the terminal of the wide pitch connection part 16 20 micrometers is preferable and 25 micrometers is more preferable.
  • interval of the terminal of the wide pitch connection part 16 1.0 mm is preferable and 0.4 mm is more preferable.
  • the gold coating layer 7 covering the surface first conductive pattern 8 and the gold coating layer 11 covering the back surface first conductive pattern 12 protect the surface first conductive pattern 8 to reduce the electrical resistance of the outer surface.
  • the second conductive pattern 10 includes an IC chip mounting land 17 having a planar shape and an arrangement corresponding to the terminals of the IC chip 14.
  • the IC chip 14 is connected to the circuit of the flexible printed wiring board 1 by connecting the terminal of the IC chip 14 to the IC chip mounting land 17.
  • the tin coating layer 9 covering the second conductive pattern 10 causes a eutectic reaction with the gold layer on the outer surface of the terminal of the IC chip 14, so that the IC chip can be easily and reliably transferred to the land 17 for IC chip mounting of the second conductive pattern. Can be implemented.
  • the lower limit of the average thickness of the tin coating layer 9 is preferably 0.1 ⁇ m, and more preferably 0.2 ⁇ m.
  • an upper limit of the average thickness of the tin coating layer 9 1.0 micrometer is preferable and 0.5 micrometer is more preferable. If the average thickness of the tin coating layer 9 is less than the above lower limit, there is a possibility that the amount of tin which can be subjected to the eutectic reaction is insufficient and the IC chip 14 can not be firmly connected to the IC chip mounting land 17 There is.
  • the tin coating layer 9 may be fluidized during the eutectic reaction to cause a short circuit between the circuits of the second conductive pattern 10.
  • the average thickness of the tin coating layer 9 can be measured, for example, using a fluorescent X-ray analyzer.
  • the outer surface of the tin covering layer 9 is alloyed with one or more first regions 18 formed of an alloy of metal and tin forming the second conductive pattern 10. There may be formed one or more second regions 19 formed by no tin.
  • the outer surface of the tin covering layer 9 is formed with a sea-island structure in which a plurality of first regions 18 are scattered in the second region 19. Further, it is preferable that the plurality of first regions 18 be arranged at substantially equal density in the second region 19.
  • the first region 18 is formed, for example, by alloying tin contained in the tin covering layer 9 with a metal such as copper constituting the second conductive pattern 10 by heat treatment in the process of manufacturing the flexible printed wiring board 1.
  • the lower limit of the total occupied area ratio of the one or more first regions 18 on the outer surface of the tin coating layer 9 is preferably 2%, and more preferably 10%.
  • the upper limit of the total occupied area ratio of the one or more first regions 18 on the outer surface of the tin coating layer 9 is preferably 90%, more preferably 80%, and still more preferably 70%.
  • the total occupied area ratio of the one or more first regions 18 on the outer surface of the tin covering layer 9 exceeds the above upper limit, the amount of brazing material formed by the eutectic reaction becomes insufficient, and the terminals of the IC chip There is a risk that bonding with the
  • the total occupied area ratio of the first region 18 is, for example, obtained by imaging the outer surface of the tin coating layer 9 at a magnification of 5000 using an energy dispersive X-ray (EDX) analyzer.
  • EDX energy dispersive X-ray
  • the lower limit of the average thickness of the second regions 19 (the average value of the thicknesses of all the second regions 19 formed on the outer surface of the tin coating layer 9) is preferably 0.05 ⁇ m, and more preferably 0.10 ⁇ m.
  • the upper limit of the average thickness of the second region 19 is preferably 0.4 ⁇ m, and more preferably 0.3 ⁇ m.
  • the average thickness of the second region 19 exceeds the above upper limit, a short circuit occurs between the circuits of the second conductive pattern 10 by increasing the amount of brazing material formed at the time of bonding with the terminal of the IC chip. There is a fear.
  • the average thickness of the second region 19 can be measured, for example, using an electrolytic film thickness meter.
  • the surface protection layer 5 and the back surface protection layer 6 have openings for exposing the narrow pitch connection portion 15, the wide pitch connection portion 16 and the land 17 for IC chip mounting, and the gold coating layer of the surface conductive pattern 3 and the back surface conductive pattern 4 7, 11 and the portions not covered by the tin covering layer 9 are mainly protected.
  • the surface protective layer 5 and the back surface protective layer 6 for example, a cover lay, a solder resist or the like can be used.
  • the cover lay used as the surface protective layer 5 and the back surface protective layer 6 can be configured to have a protective film and an adhesive layer.
  • the protective film of the coverlay preferably has flexibility and insulation.
  • a polyimide an epoxy resin, a phenol resin, an acrylic resin, polyester, a thermoplastic polyimide, a polyethylene terephthalate, a fluorine resin, a liquid crystal polymer etc. are mentioned, for example.
  • polyimide is preferable from the viewpoint of heat resistance.
  • the protective film may contain other resins other than the main component, a weathering agent, an antistatic agent, and the like.
  • the lower limit of the average thickness of the protective film is not particularly limited, but 3 ⁇ m is preferable, and 10 ⁇ m is more preferable.
  • the upper limit of the average thickness of the protective film is not particularly limited, but is preferably 500 ⁇ m and more preferably 150 ⁇ m. In the case where the average thickness of the protective film is less than the above lower limit, there is a possibility that the film may be broken particularly in the manufacturing process. On the contrary, when the average thickness of a protective film exceeds the above-mentioned maximum, there is a possibility that the thickness of the flexible printed wiring board concerned may become large unnecessarily.
  • an adhesive agent which comprises the said adhesive bond layer What was excellent in the softness
  • an adhesive include various resin-based adhesives such as epoxy resin, polyimide, polyester, phenol resin, polyurethane, acrylic resin, melamine resin, and polyamideimide.
  • the lower limit of the average thickness of the adhesive layer is preferably 5 ⁇ m, more preferably 10 ⁇ m.
  • the upper limit of the average thickness of the adhesive layer is preferably 50 ⁇ m, more preferably 40 ⁇ m.
  • the solder resist used as the surface protective layer 5 and the back surface protective layer 6 may have, for example, a single layer structure such as a photosensitive solder resist or a thermosetting solder resist, but the base film and the resist layer You may utilize the dry film solder resist which has.
  • the main component of the solder resist examples include epoxy resin, polyimide, and silicone resin.
  • epoxy resin particularly epoxy acrylate resin is suitably used.
  • a base film of a dry film solder resist a polyimide etc. can be used, for example.
  • the lower limit of the average thickness on the front surface conductive pattern 3 and the rear surface conductive pattern 4 of the solder resist is preferably 3 ⁇ m, more preferably 5 ⁇ m.
  • the upper limit of the average thickness on the front surface conductive pattern 3 and the rear surface conductive pattern 4 of the solder resist is not particularly limited, but 100 ⁇ m is preferable, and 50 ⁇ m is more preferable. If the average thickness on the front surface conductive pattern 3 and the rear surface conductive pattern 4 of the solder resist is less than the above lower limit, the protection of the front surface conductive pattern 3 and the rear surface conductive pattern 4 may be insufficient. Conversely, when the average thickness on the front surface conductive pattern 3 and the rear surface conductive pattern 4 of the solder resist exceeds the above upper limit, the flexibility of the flexible printed circuit board may be insufficient.
  • the flexible printed wiring board 1 constitutes a part of a circuit forming at least a part, for example, one controlling a display panel connected to the narrow pitch connection portion 15 or the like.
  • the IC chip 14 has a terminal of which at least the outer surface is formed of gold, and this terminal is connected to the IC chip mounting land 17 of the second conductive pattern 10 by eutectic bonding.
  • the surface first conductive pattern 8 is covered with the gold covering layer 7 and the back surface first conductive pattern 12 is covered with the gold covering layer 11.
  • the conductivity of the outer surface of the conductive pattern 8 and the back surface first conductive pattern 12 is secured, and conductive connection can be easily and reliably performed to other devices and circuits.
  • the said 2nd conductive pattern 10 is coat
  • the flexible printed wiring board 1 has the first surface mounted with the display panel driving IC mounted as the IC chip 14 on the IC chip mounting land 17 of the second conductive pattern 10.
  • the main circuit of the electronic device forms the wide pitch connection portion 16 of the back surface first conductive pattern 12 while connecting the narrow pitch connection portion 15 of the conductive pattern 8 directly and easily directly to the terminal of the display panel DP as another device. It is possible to easily and reliably connect directly to the terminals of the main printed wiring board MPC.
  • the IC chip 14 is mounted in advance on the land 17 for IC chip mounting of the second conductive pattern 10.
  • tin is used as the second conductive pattern 10
  • connectivity with the formed copper can be lowered, the connection failure can be prevented by mounting the IC chip 14 on the IC chip mounting land 17 in advance.
  • the flexible printed wiring board 1 can be manufactured by the method for manufacturing a flexible printed wiring board according to an embodiment of the present disclosure.
  • the method of manufacturing the flexible printed wiring board includes the steps of forming a conductive pattern (surface conductive pattern 3 and back surface conductive pattern 4) on the insulating base film 2 (conductive pattern forming step), and a surface conductive pattern by electroless plating. 3 and a step of covering a part of the back surface conductive pattern 4 with gold (gold electroless plating step), and after this gold electroless plating step, different portions of the surface conductive pattern 3 and the back surface conductive pattern 4 are made of tin by electroless plating.
  • the surface protective layer 5 and the back surface protective layer 6 are laminated on the portions of the surface conductive pattern 3 and the back surface conductive pattern 4 which are not coated with gold or tin.
  • the surface conductive pattern 3 and the back surface conductive pattern 4 are formed on the front and back of the base film 2 by a known method such as a subtractive method or a semi-additive method.
  • a metal layer is laminated on the front and back surfaces of the base film 2 by, for example, adhesion of metal foil, vapor deposition of metal, sintering of metal fine particles, or metal plating, and desired surface conductivity of this metal layer
  • a surface conductive pattern 3 and a back surface conductive pattern 4 are formed by forming a resist pattern covering a portion corresponding to the pattern 3 and the back surface conductive pattern 4 and etching.
  • a thin seed layer is formed on the front and back surfaces of the base film 2 by, for example, vapor deposition of metal, sintering of metal fine particles, or electroless metal plating, and a desired surface conductive pattern is formed on the surface of this seed layer.
  • a resist pattern is formed in which the portions corresponding to 3 and the back surface conductive pattern 4 are opened, and the surface conductive pattern 3 and the back surface conductive pattern 4 are formed by electroplating using a seed layer exposed in the opening of the resist pattern as an adherend. .
  • the gold electroless plating step a step of forming a resist pattern covering a portion other than the portion to be covered with the gold coating layers 7 and 11 of the front surface conductive pattern 3 and the rear surface conductive pattern 4 and a flexible printed wiring board on which the resist pattern is formed And immersing the intermediate product in the electroless gold plating solution and removing the resist pattern.
  • tin electroless plating process In the tin electroless plating step, a step of forming a resist pattern covering a portion other than the portion to be covered with the tin covering layer 9 of the front surface conductive pattern 3 and the rear surface conductive pattern 4 and a flexible printed wiring board 1 having the resist pattern formed thereon.
  • the intermediate product may be immersed in an electroless tin plating solution, and the resist pattern may be peeled off.
  • the tin electroless plating step may further include a step of heat treating an intermediate product of the flexible printed wiring board 1 in order to suppress the formation of whiskers in the tin coating layer 9.
  • the heat treatment temperature in the heat treatment step can be, for example, 100 ° C. or more and 140 ° C. or less.
  • the heat treatment time of this heat treatment step can be, for example, 1 hour or more and 3 hours or less.
  • region 19 from the outer surface of the tin coating layer 9 reduces in the range of 0.1 micrometer or more and 0.4 micrometer or less. Therefore, in the step of immersing in the above-mentioned electroless tin plating solution, the immersion time is adjusted so as to form the tin covering layer 9 having a thickness in which this amount of reduction is taken into consideration in advance.
  • protective layer laminating step for example, a cover lay, a solder resist or the like is laminated by a known method.
  • thermocompression bonding As a minimum of temperature of thermocompression bonding, 250 ° C is preferred and 270 ° C is more preferred. On the other hand, as an upper limit of the temperature of the above-mentioned thermocompression bonding, 500 ° C is preferred and 470 ° C is more preferred. If the temperature of the thermocompression bonding does not reach the lower limit, the bonding strength of the terminals of the IC chip 14 to the IC chip mounting land 17 may be insufficient. Conversely, when the thermocompression bonding temperature exceeds the upper limit, the flexible printed wiring board 1 may be degraded by heat.
  • thermocompression bonding As a lower limit of the pressure of thermocompression bonding, 2 MPaG is preferable, and 5 MPaG is more preferable. On the other hand, as an upper limit of the pressure of thermocompression bonding, 50 MPaG is preferable and 30 MPaG is more preferable.
  • the pressure of the thermocompression bonding does not reach the lower limit, the bonding strength of the terminals of the IC chip 14 to the IC chip mounting land 17 may be insufficient. On the contrary, when the pressure of thermocompression bonding exceeds the above-mentioned upper limit, there is a possibility that the flexible printed wiring board 1 concerned may deteriorate.
  • thermocompression bonding As a lower limit of the time of thermocompression bonding, 0.2 second is preferable and 0.4 second is more preferable. On the other hand, as an upper limit of time of thermocompression bonding, 20 seconds are preferable and 10 seconds are more preferable. If the thermocompression bonding time does not reach the above lower limit, the bonding strength of the terminals of the IC chip 14 to the IC chip mounting land 17 may be insufficient. On the contrary, when the time of thermocompression bonding exceeds the above-mentioned upper limit, there is a possibility that production efficiency of the flexible printed wiring board 1 concerned may fall, and there is a possibility that the flexible printed wiring board 1 concerned may deteriorate by heat.
  • the flexible printed wiring board 1 According to the method of manufacturing the flexible printed wiring board 1, as described above, it is possible to manufacture the flexible printed wiring board 1 which can be conductively connected easily and reliably to other circuits or IC chips.
  • Second Embodiment 6 and 7 show a flexible printed wiring board 1a according to an embodiment different from FIG. 1 of the present disclosure.
  • the flexible printed wiring board 1a comprises a base film 2a having insulation properties, a surface conductive pattern 3a laminated on the surface side of the base film 2a, and a surface protection layer 5a partially covering the surface conductive pattern 3a. Further equipped.
  • base film 2 in flexible printed wiring board 1 of FIG. 6 As the configuration of base film 2a, surface conductive pattern 3a and surface protective layer 5a in flexible printed wiring board 1a of FIG. 6, base film 2 in flexible printed wiring board 1 of FIG. The configuration can be similar to that of the pattern 3 and the surface protective layer 5. Therefore, in the flexible printed wiring board 1a of FIG. 6, the same components as those of the flexible printed wiring board 1 of FIG.
  • the surface conductive pattern 3 a has a first conductive pattern 8 a covered by the gold covering layer 7 and a second conductive pattern 10 covered by the tin covering layer 9.
  • the first conductive pattern 8a and the second conductive pattern 10 are present in the portion exposed from the surface protective layer 5a.
  • the gold covering layer 7 or the tin covering layer 9 is laminated on the portion exposed from the surface protection layer 5a.
  • neither the gold coating layer 7 nor the tin coating layer 9 may be laminated on the portion of the surface conductive pattern 3a to be coated with the surface protective layer 5a.
  • the IC chip 14 and the electronic component 20 are mounted on the surface conductive pattern 3a.
  • the first conductive pattern 8 a includes a narrow pitch connection portion 15 in which a plurality of terminals are arranged at a constant pitch, and an electronic component mounting land 21 having a planar shape and arrangement corresponding to the terminals of the electronic component 20.
  • the narrow pitch connection part 15 is connected to the terminal of other apparatuses, such as a display panel, for example.
  • the flexible printed wiring board 1 a is a main circuit that controls another device such as a display panel connected to the narrow pitch connection portion 15 by connecting the terminal of the electronic component 20 to the electronic component mounting land 21.
  • the second conductive pattern 10 includes an IC chip mounting land 17 having a planar shape and an arrangement corresponding to the terminals of the IC chip 14.
  • the IC chip 14 is connected to the circuit of the flexible printed wiring board 1 a by connecting the terminal of the IC chip 14 to the IC chip mounting land 17.
  • the first conductive pattern may be coated with nickel or an anticorrosive material (coated with a nickel coating layer or an anticorrosive coating layer) instead of gold.
  • a rustproof coating layer can be formed by application of a commercially available rustproof material.
  • the second conductive pattern may be coated with solder (coated with a solder coating layer) instead of tin.
  • the second conductive pattern may be formed on both sides of the base film.
  • the second conductive pattern may have a wide pitch connection portion.
  • the IC chip is connected to the second conductive pattern by solder.
  • the flexible printed wiring board may be a single-sided wiring board not having the second conductive pattern, or may be a multilayer wiring board having a plurality of base films and a further conductive pattern laminated between the base films.
  • the flexible printed wiring board may not have an IC chip mounted on the IC chip mounting land.
  • a surface protective layer and a back surface protective layer are not essential.
  • the gold covering layer (or nickel covering layer) and the tin covering layer (or solder covering layer) may be formed by electrolytic plating (electroplating) or another method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本開示の一態様に係るフレキシブルプリント配線板は、絶縁性を有するベースフィルムと、上記ベースフィルムに積層され、金、ニッケル又は防錆材によって被覆される第１導電パターンと、上記ベースフィルムに積層され、錫又は半田によって被覆される第２導電パターンとを備える。

Description

フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
　本開示は、フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法に関する。
　本出願は、２０１７年１１月２７日出願の日本出願第２０１７－２２６６３５号に基づく優先権を主張し、上記日本出願に記載された全ての記載内容を援用するものである。
　ディスプレイパネルを備える電子機器では、一般に、ディスプレイパネルとプリント配線板との間をディスプレイパネルを駆動するＩＣチップを実装したＣＯＦ（Ｃｈｉｐ　ｏｎ　Ｆｉｌｍ）によって接続している（特開２０１６－２０７７９２号公報参照）。
　ＣＯＦは、ポリイミドフィルムに積層した銅箔をウエットエッチングして配線パターンを形成し、配線パターン上にＩＣをフリップチップ実装したものである。中でも、ディスプレイパネルを有する電子機器の中には、ディスプレイパネル駆動用ＩＣを実装したＣＯＦによって、ディスプレイパネルとメイン回路を有するプリント配線板との間を接続しているものがある。
　ＣＯＦにおいて、配線パターンの表面を錫で被覆し、この錫とＩＣチップの端子外面の金層との共晶反応によって生じるろう材によってＩＣチップを配線パターンに接続する構成が採用される場合がある。このような共晶反応による接続方法は共晶接合と呼ばれ、比較的低温の熱圧着によって行うことができる。
特開２０１６－２０７７９２号公報
　本開示の一態様に係るフレキシブルプリント配線板は、絶縁性を有するベースフィルムと、上記ベースフィルムに積層され、金、ニッケル又は防錆材によって被覆される第１導電パターンと、上記ベースフィルムに積層され、錫又は半田によって被覆される第２導電パターンとを備える。
　本開示の別の態様に係るフレキシブルプリント配線板の製造方法は、絶縁性を有するベースフィルムに導電パターンを形成する工程と、上記導電パターンの一部分を金、ニッケル又は防錆材で被覆する工程と、上記被覆する工程後に、上記導電パターンの異なる部分を錫又は半田で被覆する工程とを備える。
図１は、本開示の一実施形態のフレキシブルプリント配線板を示す模式的平面図である。 図２は、図１のフレキシブルプリント配線板の模式的断面図である。 図３は、錫被覆層の模式的平面図である。 図４は、錫被覆層の模式的断面図である。 図５は、図１のフレキシブルプリント配線板を用いた表示装置の模式的側面図である。 図６は、本開示の図１とは異なる実施形態のフレキシブルプリント配線板を示す模式的平面図である。 図７は、図６のフレキシブルプリント配線板の模式的断面図である。
［本開示が解決しようとする課題］
　ディスプレイパネル用ＣＯＦでは、ディスプレイパネル駆動用ＩＣチップが、ディスプレイパネルに接続される端子及びプリント配線板に接続される端子が配設される面と同じ面に実装されるため電子機器内での配置に制限がある。また、ＣＯＦは、一般的なフレキシブルプリント配線板に比して曲げに弱く、断線しやすい。
　本開示は、上述のような事情に基づいてなされたものであり、ＩＣチップを実装し、他の装置や回路等の端子に直接接続できるフレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法を提供することを課題とする。
［本開示の効果］
　本開示の一態様に係るフレキシブルプリント配線板及び本開示の別の態様に係るフレキシブルプリント配線板の製造方法によって得られるフレキシブルプリント配線板は、ＩＣチップを実装し、他の装置や配線板の端子に直接接続することができる。
［本開示の実施形態の説明］
　本開示の一態様に係るフレキシブルプリント配線板は、絶縁性を有するベースフィルムと、上記ベースフィルムに積層され、金、ニッケル又は防錆材によって被覆される第１導電パターンと、上記ベースフィルムに積層され、錫又は半田によって被覆される第２導電パターンとを備える。
　当該フレキシブルプリント配線板は、第１導電パターンが金、ニッケル又は防錆材によって被覆されているので、第１導電パターンの他の回路に対する導電接続性が低下しにくい。このため、当該フレキシブルプリント配線板は、他の装置や配線板の端子に確実に接続することができる。また、当該フレキシブルプリント配線板は、第２導電パターンが錫又は半田によって被覆されているので、共晶反応によってＩＣチップを第２導電パターン上に容易且つ確実に実装することができる。
　当該フレキシブルプリント配線板において、上記第２導電パターンがＩＣチップ実装用ランドを含んでもよい。このように、上記第２導電パターンがＩＣチップ実装用ランドを含むことによって、共晶接合によってＩＣチップをより確実に実装することができる。
　当該フレキシブルプリント配線板において、上記第１導電パターンは、複数の端子が平均幅１５μｍ以下且つ平均間隔１５μｍ以下に並んで形成される狭ピッチ接続部を含んでもよい。このように、上記第１導電パターンが狭ピッチ接続部を含むことによって、比較的配線ピッチが小さい端子に直接接続することができる。
　当該フレキシブルプリント配線板において、上記第１導電パターンは、複数の端子が平均幅２０μｍ以上且つ平均間隔２０μｍ以上に並んで形成される広ピッチ接続部を含んでもよい。このように、上記第１導電パターンが広ピッチ接続部を含むことによって、当該フレキシブルプリント配線板は、ディスプレイパネル等を他のプリント配線板等に接続するために使用することができる。
　当該フレキシブルプリント配線板において、上記第２導電パターンは錫によって被覆されており、上記被覆された錫の層はその外面において、上記第２導電パターンを形成する金属と錫との合金によって形成される１又は複数の第１の領域と合金化していない錫によって形成される１又は複数の第２の領域を有し、上記被覆された錫の層の外面における上記１又は複数の第１の領域の合計占有面積率が、２％以上９０％以下であってもよい。このように、上記被覆された錫の層の外面における上記１又は複数の第１の領域の合計占有面積率が、２％以上９０％以下であることによって、ＩＣチップの端子との接合時に共晶反応によって形成されるろう材の量を適度なものとし、第２導電パターンの隣接する回路間の短絡を防止すると共にＩＣチップの端子との接合をより確実にできる。
　当該フレキシブルプリント配線板において、上記第２の領域の平均厚さが、０．０５μｍ以上０．４μｍ以下であってもよい。このように、上記第２の領域の平均厚さが、０．０５μｍ以上０．４μｍ以下であることによって、ＩＣチップの端子との接合時に共晶反応によって形成されるろう材の量を適度なものとし、第２導電パターンの隣接する回路間の短絡を防止すると共にＩＣチップの端子との接合をより確実にできる。
　本開示の別の態様に係るフレキシブルプリント配線板の製造方法は、絶縁性を有するベースフィルムに導電パターンを形成する工程と、上記導電パターンの一部分を金、ニッケル又は防錆材で被覆する工程と、上記被覆する工程後に、上記導電パターンの異なる部分を錫又は半田で被覆する工程とを備える。
　当該フレキシブルプリント配線板の製造方法は、金、ニッケル又は防錆材での被覆後に錫又は半田による被覆を行うので、金、ニッケル又は防錆材による被覆層と錫又は半田による被覆層とを適切に形成することができる。このため、当該フレキシブルプリント配線板の製造方法は、ＩＣチップを実装し、他の装置や配線板の端子に直接接続することができるプリント配線板を得ることができる。
　当該フレキシブルプリント配線板の製造方法において、上記金又はニッケルでの被覆が無電解めっきにより行われ、上記錫又は半田での被覆が無電解めっきにより行われてもよい。このように、上記金又はニッケルでの被覆が無電解めっきにより行われ、上記錫又は半田での被覆が無電解めっきにより行われることによって、金又はニッケルによる被覆及び錫又は半田による被覆の接続性を損なわないようにできる。また、金又はニッケルでの被覆及び錫又は半田での被覆を無電解めっきによって行うことによって、ＩＣチップの端子を容易且つ確実に接続することができるフレキシブルプリント配線板を得ることができる。
　当該フレキシブルプリント配線板の製造方法は、上記導電パターンの錫又は半田によって被覆される部分がＩＣチップ実装用ランドを含み、上記ＩＣチップ実装用ランドにＩＣチップの端子を共晶接合する工程をさらに備えてもよい。このように、上記導電パターンの錫又は半田によって被覆される部分がＩＣチップ実装用ランドを含み、上記ＩＣチップ実装用ランドにＩＣチップの端子を共晶接合する工程をさらに備えることによって、ＩＣチップを共晶接合によってより確実に実装することができるフレキシブルプリント配線板を得ることができる。
　当該フレキシブルプリント配線板の製造方法において、上記共晶接合する工程は、温度が２５０℃以上５００℃以下で、圧力が２ＭＰａＧ以上５０ＭＰａＧ以下の熱圧着によって共晶接合を行ってもよい。このように、温度が２５０℃以上５００℃以下で、圧力が２ＭＰａＧ以上５０ＭＰａＧ以下の熱圧着によって共晶接合を行うことにより、当該フレキシブルプリント配線板の劣化を防止すると共にＩＣチップ実装用ランドに対するＩＣチップの端子の接合強度をより高めることができる。
　なお、「防錆材」とは、第１導電パターンを形成する材料の表面に被膜を形成する有機材料、及び第１導電パターンを形成する材料と化学的に結合して不動態を形成する材料（結合しているものを含む）を包含する概念である。
［本開示の実施形態の詳細］
　以下、本開示に係るフレキシブルプリント配線板の実施形態について図面を参照しつつ詳説する。
［第一実施形態］
　図１及び図２に、本開示の一実施形態のフレキシブルプリント配線板１を示す。当該フレキシブルプリント配線板１は、絶縁性を有するベースフィルム２と、このベースフィルム２の表面側に積層される表面導電パターン３と、ベースフィルム２の裏面側に積層される裏面導電パターン４と、表面導電パターン３を部分的に被覆する表面保護層５と、裏面導電パターン４を部分的に被覆する裏面保護層６とをさらに備える。
　表面導電パターン３は、金被覆層７によって被覆される表面第１導電パターン８と、錫被覆層９によって被覆される第２導電パターン１０とを有する。表面第１導電パターン８及び第２導電パターン１０は、表面保護層５から露出する部分に存在する。換言すると、表面導電パターン３は、表面保護層５から露出する部分に、金被覆層７又は錫被覆層９が積層される。一方、表面導電パターン３において表面保護層５に被覆される部分は、金被覆層７及び錫被覆層９がいずれも積層されていなくてもよい。
　裏面導電パターン４は、金被覆層１１によって被覆される裏面第１導電パターン１２を有するが、錫によって被覆される導電パターンは有していない。裏面第１導電パターン１２は、裏面保護層６から露出する部分に存在する。
　表面導電パターン３と裏面導電パターン４とは、ベースフィルム２を貫通するよう形成されるスルーホール１３によって接続されている。
　また、当該フレキシブルプリント配線板１は、表面導電パターン３上にＩＣチップ１４が実装されている。
＜ベースフィルム＞
　ベースフィルム２は、合成樹脂を主成分とする材料から形成され、可撓性及び柔軟性を有する。このベースフィルム２の主成分としては、例えばポリイミド、液晶ポリエステル、ポリエチレンテレフタレート、ポリエチレンナフタレート、フッ素樹脂等の軟質材が挙げられる。これらの中でも、絶縁性、柔軟性、耐熱性等に優れるポリイミドが好ましい。また、ベースフィルム２は、多孔化されたものでもよく、充填材、添加剤等を含んでもよい。
　特に限定されないが、ベースフィルム２の平均厚さの下限としては、５μｍが好ましく、１２μｍがより好ましい。一方、ベースフィルム２の平均厚さの上限としては、２ｍｍが好ましく、１．６ｍｍがより好ましい。ベースフィルム２の平均厚さが上記下限に満たない場合、ベースフィルム２の強度が不十分となるおそれがある。逆に、ベースフィルム２の平均厚さが上記上限を超える場合、当該フレキシブルプリント配線板１の可撓性が不十分となるおそれがある。
＜導電パターン＞
　表面導電パターン３及び裏面導電パターン４は、ベースフィルム２の積層される導電体の層をパターニングすることによって形成することができる。
　表面導電パターン３及び裏面導電パターン４を形成する導電体の材質としては、例えば銅、銀、白金、ニッケル等の金属を挙げることができる。中でも、表面導電パターン３及び裏面導電パターン４の材質としては、比較的安価で導電性に優れる銅が好ましい。
　表面導電パターン３及び裏面導電パターン４は、略一定の厚さで形成されることが好ましい。表面導電パターン３及び裏面導電パターン４の平均厚さの下限としては、２μｍが好ましく、５μｍがより好ましい。一方、表面導電パターン３及び裏面導電パターン４の平均厚さの上限としては、５０μｍが好ましく、４０μｍがより好ましい。表面導電パターン３及び裏面導電パターン４の平均厚さが上記下限に満たない場合、表面導電パターン３及び裏面導電パターン４が断線するおそれがある。逆に、表面導電パターン３及び裏面導電パターン４の平均厚さが上記上限を超える場合、当該フレキシブルプリント配線板１の可撓性が不必要に低下するおそれがある。
（第１導電パターン）
　表面第１導電パターン８は、複数の端子が一定のピッチ（中心間隔）で並んだ狭ピッチ接続部１５を含む。この狭ピッチ接続部１５は、例えばディスプレイパネル等の他の装置の端子に接続される。
　狭ピッチ接続部１５への端子の接続は、例えば半田のリフロー、導電性接着剤の熱硬化、異方導電性シートを用いた熱圧着等の工程の表面実装技術（Ｓｕｒｆａｃｅ　Ｍｏｕｎｔｉｎｇ　Ｔｅｃｈｎｏｌｏｇｉｙ）を用いて行うことができる。
　狭ピッチ接続部１５の各端子の平均幅の下限としては３μｍが好ましく、５μｍがより好ましい。一方、狭ピッチ接続部１５の各端子の平均幅の上限としては１５μｍが好ましく、１０μｍがより好ましい。狭ピッチ接続部１５の各端子の平均幅が上記下限に満たない場合、狭ピッチ接続部１５の他の端子への電気的接続が不確実となるおそれがある。逆に、狭ピッチ接続部１５の各端子の平均幅が上記上限を超える場合、当該フレキシブルプリント配線板１を接続可能できるディスプレイパネル等の装置や回路が限定されるおそれがある。
　狭ピッチ接続部１５の端子の平均間隔の下限としては３μｍが好ましく、５μｍがより好ましい。一方、狭ピッチ接続部１５の端子の平均間隔の上限としては１５μｍが好ましく、１０μｍがより好ましい。狭ピッチ接続部１５の端子の平均間隔が上記下限に満たない場合、狭ピッチ接続部１５の端子間が短絡するおそれがある。逆に、狭ピッチ接続部１５の端子の平均間隔が上記上限を超える場合、当該フレキシブルプリント配線板１を接続可能できる装置が限定されるおそれがある。
　裏面第１導電パターン１２は、他のプリント配線板等に設けられる端子に接続されるよう、複数の線状乃至長方形状の端子が一定のピッチで並んだ広ピッチ接続部１６を含む。
　広ピッチ接続部１６への端子の接続は、狭ピッチ接続部１５と同様に、例えば半田のリフロー、導電性接着剤の熱硬化、異方導電性シートを用いた熱圧着等の工程の表面実装技術を用いて行うことができる。
　広ピッチ接続部１６の各端子の平均幅の下限としては２０μｍが好ましく、２５μｍがより好ましい。一方、広ピッチ接続部１６の各端子の平均幅の上限としては１．０ｍｍが好ましく、０．４ｍｍがより好ましい。広ピッチ接続部１６の各端子の平均幅が上記下限に満たない場合、この広ピッチ接続部１６に接続される回路を不必要に高価にするおそれがある。逆に、広ピッチ接続部１６の各端子の平均幅が上記上限を超える場合、当該フレキシブルプリント配線板１ひいては当該フレキシブルプリント配線板１を使用する電子機器が不必要に大型化するおそれがある。
　広ピッチ接続部１６の端子の平均間隔の下限としては２０μｍが好ましく、２５μｍがより好ましい。一方、広ピッチ接続部１６の端子の平均間隔の上限としては１．０ｍｍが好ましく、０．４ｍｍがより好ましい。広ピッチ接続部１６の端子の平均間隔が上記下限に満たない場合、広ピッチ接続部１６の端子間が短絡するおそれがある。逆に、広ピッチ接続部１６の端子の平均間隔が上記上限を超える場合、当該フレキシブルプリント配線板１ひいては当該フレキシブルプリント配線板１を使用する電子機器が不必要に大型化するおそれがある。
　表面第１導電パターン８を被覆する金被覆層７及び裏面第１導電パターン１２を被覆する金被覆層１１は、表面第１導電パターン８を保護して外面の電気抵抗を低減する。この金被覆層７及び金被覆層１１の平均厚さの下限としては、０．０３μｍが好ましく、０．０９μｍがより好ましい。一方、金被覆層７及び金被覆層１１の平均厚さの上限としては、０．９μｍが好ましく、０．４μｍがより好ましい。金被覆層７及び金被覆層１１の平均厚さが上記下限に満たない場合、表面第１導電パターン８を十分に保護できないおそれがある。逆に、金被覆層７及び金被覆層１１の平均厚さが上記上限を超える場合、当該フレキシブルプリント配線板１が不必要に高価となるおそれがある。
（第２導電パターン）
　第２導電パターン１０は、ＩＣチップ１４の端子に対応する平面形状及び配置を有するＩＣチップ実装用ランド１７を含む。このＩＣチップ実装用ランド１７にＩＣチップ１４の端子が接続されることによって、ＩＣチップ１４が当該フレキシブルプリント配線板１の回路に接続される。
　第２導電パターン１０を被覆する錫被覆層９は、ＩＣチップ１４の端子外面の金層と共晶反応を生じることにより、ＩＣチップを第２導電パターンのＩＣチップ実装用ランド１７に容易且つ確実に実装することができる。
　この錫被覆層９の平均厚さの下限としては、０．１μｍが好ましく、０．２μｍがより好ましい。一方、錫被覆層９の平均厚さの上限としては、１．０μｍが好ましく、０．５μｍがより好ましい。錫被覆層９の平均厚さが上記下限に満たない場合、共晶反応に供することができる錫の量が不足してＩＣチップ実装用ランド１７にＩＣチップ１４を堅固に接続することができないおそれがある。逆に、錫被覆層９の平均厚さが上記上限を超える場合、共晶反応時に錫被覆層９が流動化して第２導電パターン１０の回路間の短絡を生じさせるおそれがある。なお、錫被覆層９の平均厚さは、例えば、蛍光Ｘ線分析装置を用いて測定できる。
　図３及び図４に示すように、錫被覆層９の外面には、第２導電パターン１０を形成する金属と錫との合金によって形成される１又は複数の第１領域１８と、合金化していない錫によって形成される１又は複数の第２領域１９とが形成され得る。本実施形態では、錫被覆層９の外面には、第２領域１９中に複数の第１領域１８が点在する海島構造が形成されている。また、複数の第１領域１８は、第２領域１９中に略等密度で配置されることが好ましい。第１領域１８は、例えば当該フレキシブルプリント配線板１の製造過程における熱処理によって錫被覆層９に含まれる錫が第２導電パターン１０を構成する銅等の金属と合金化することで形成される。
　錫被覆層９の外面における１又は複数の第１領域１８の合計占有面積率の下限としては、２％が好ましく、１０％がより好ましい。一方、錫被覆層９の外面における１又は複数の第１領域１８の合計占有面積率の上限としては、９０％が好ましく、８０％がより好ましく、７０％がさらに好ましい。錫被覆層９の外面における１又は複数の第１領域１８の合計占有面積率が上記下限に満たない場合、ＩＣチップの端子との接合時に共晶反応によって形成されるろう材の量が多くなることで第２導電パターン１０の隣接する回路間で短絡を生じるおそれがある。逆に、錫被覆層９の外面における１又は複数の第１領域１８の合計占有面積率が上記上限を超える場合、共晶反応によって形成されるろう材の量が不十分となり、ＩＣチップの端子との接合が不十分となるおそれがある。なお、第１領域１８の合計占有面積率は、例えば、錫被覆層９の外面について、エネルギー分散型Ｘ線（ＥＤＸ）分析装置を用いて倍率５０００倍で撮像して、この錫被覆層９の外面における複数の第１領域の合計占有面積率を測定できる。
　第２領域１９の平均厚さ（錫被覆層９の外面に形成される全ての第２領域１９の厚さの平均値）の下限としては、０．０５μｍが好ましく、０．１０μｍがより好ましい。一方、第２領域１９の平均厚さの上限としては、０．４μｍが好ましく、０．３μｍがより好ましい。第２領域１９の平均厚さが上記下限に満たない場合、共晶反応により形成されるろう材の量が不十分となり、ＩＣチップの端子との接合が不十分となるおそれがある。逆に、第２領域１９の平均厚さが上記上限を超える場合、ＩＣチップの端子との接合時に形成されるろう材の量が多くなることで第２導電パターン１０の回路間で短絡を生じるおそれがある。なお、第２領域１９の平均厚さは、例えば、電解式膜厚計を用いて測定できる。
（保護層）
　表面保護層５及び裏面保護層６は、狭ピッチ接続部１５、広ピッチ接続部１６及びＩＣチップ実装用ランド１７を露出させる開口を有し、表面導電パターン３及び裏面導電パターン４の金被覆層７、１１及び錫被覆層９に覆われていない部分を主に保護する。
　表面保護層５及び裏面保護層６としては、例えばカバーレイ、ソルダーレジスト等を用いることができる。
　表面保護層５及び裏面保護層６として用いられるカバーレイは、保護フィルムと接着剤層とを有する構成とすることができる。
　カバーレイの保護フィルムは、可撓性及び絶縁性を有することが好ましい。保護フィルムの主成分としては、例えばポリイミド、エポキシ樹脂、フェノール樹脂、アクリル樹脂、ポリエステル、熱可塑性ポリイミド、ポリエチレンテレフタレート、フッ素樹脂、液晶ポリマー等が挙げられる。特に、耐熱性の観点からポリイミドが好ましい。なお、この保護フィルムは、主成分以外の他の樹脂、耐候剤、帯電防止剤等を含有してもよい。
　保護フィルムの平均厚さの下限としては、特に限定されないが、３μｍが好ましく、１０μｍがより好ましい。また、保護フィルムの平均厚さの上限としては、特に限定されないが、５００μｍが好ましく、１５０μｍがより好ましい。保護フィルムの平均厚さが上記下限に満たない場合、特に製造過程で破断し易くなるおそれがある。逆に、保護フィルムの平均厚さが上記上限を超える場合、当該フレキシブルプリント配線板の厚さが不必要に大きくなるおそれがある。
　上記接着剤層を構成する接着剤としては、特に限定されるものではないが、柔軟性や耐熱性に優れたものが好ましい。このような接着剤としては、例えばエポキシ樹脂、ポリイミド、ポリエステル、フェノール樹脂、ポリウレタン、アクリル樹脂、メラミン樹脂、ポリアミドイミド等の各種の樹脂系接着剤が挙げられる。
　接着剤層の平均厚さの下限としては、５μｍが好ましく、１０μｍがより好ましい。一方、接着剤層の平均厚さの上限としては、５０μｍが好ましく、４０μｍがより好ましい。接着剤層の平均厚さが上記下限に満たない場合、表面保護層５及び裏面保護層６の接着強度が不十分となるおそれがある。逆に、接着剤層の平均厚さが上記上限を超える場合、当該フレキシブルプリント配線板が不必要に厚くなるおそれがある。
　表面保護層５及び裏面保護層６として用いられるソルダーレジストとしては、例えば感光性ソルダーレジスト、熱硬化性ソルダーレジストのような単層構造のものであってもよいが、ベースフィルムとレジスト層とを有するドライフィルムソルダーレジストを利用してもよい。
　ソルダーレジストの主成分（ドライフィルムソルダーレジストの場合はレジスト層の主成分）としては、例えばエポキシ樹脂、ポリイミド、シリコーン樹脂を挙げることができ、中でもエポキシ樹脂、特にエポキシアクリレート樹脂が好適に用いられる。また、ドライフィルムソルダーレジストのベースフィルムとしては、例えばポリイミド等を用いることができる。
　ソルダーレジストの表面導電パターン３及び裏面導電パターン４上での平均厚さの下限としては、３μｍが好ましく、５μｍがより好ましい。一方、ソルダーレジストの表面導電パターン３及び裏面導電パターン４上での平均厚さの上限としては、特に限定されないが、１００μｍが好ましく、５０μｍがより好ましい。ソルダーレジストの表面導電パターン３及び裏面導電パターン４上での平均厚さが上記下限に満たない場合、表面導電パターン３及び裏面導電パターン４の保護が不十分となるおそれがある。逆に、ソルダーレジストの表面導電パターン３及び裏面導電パターン４上での平均厚さが上記上限を超える場合、フレキシブルプリント回路板の可撓性が不十分となるおそれがある。
＜ＩＣチップ＞
　ＩＣチップ１４としては、当該フレキシブルプリント配線板１が少なくとも一部を形成する回路の一部を構成するものであり、例えば狭ピッチ接続部１５に接続されるディスプレイパネル等を制御するものなどが挙げられる。
　ＩＣチップ１４は、少なくとも外面が金で形成される端子を有し、この端子が第２導電パターン１０のＩＣチップ実装用ランド１７に、共晶接合によって接続される。
＜利点＞
　上述のように、当該フレキシブルプリント配線板１は、表面第１導電パターン８が金被覆層７によって被覆され、かつ裏面第１導電パターン１２が金被覆層１１によって被覆されているので、表面第１導電パターン８及び裏面第１導電パターン１２の外面の導電性が確保され、他の装置や回路に対して容易且つ確実に導電接続することができる。
　また、当該フレキシブルプリント配線板１は、第２導電パターン１０が錫被覆層９によって被覆されていることによって、ＩＣチップ１４の端子を共晶接合によって容易且つ確実に接続することができる。
　このため、当該フレキシブルプリント配線板１は、図５に例示するように、第２導電パターン１０のＩＣチップ実装用ランド１７にＩＣチップ１４としてディスプレイパネル駆動用ＩＣを実装した状態で、表面第１導電パターン８の狭ピッチ接続部１５を他の装置としてのディスプレイパネルＤＰの端子に容易且つ確実に直接接続すると共に、裏面第１導電パターン１２の広ピッチ接続部１６を電子機器のメイン回路が形成されたメインプリント配線板ＭＰＣの端子に容易且つ確実に直接接続することができる。
　また、当該フレキシブルプリント配線板１は、予めＩＣチップ１４が第２導電パターン１０のＩＣチップ実装用ランド１７に実装されている。第２導電パターン１０の錫被覆層９は、例えば狭ピッチ接続部１５や広ピッチ接続部１６への他の回路の端子等の接続の際に熱が加えられると錫が第２導電パターン１０を形成する銅と合金化して接続性が低下し得るが、予めＩＣチップ１４をＩＣチップ実装用ランド１７上に実装しておくことで、ＩＣチップ１４の接続不良を防止することができる。
［フレキシブルプリント配線板の製造方法］
　当該フレキシブルプリント配線板１は、本開示の一実施形態に係るフレキシブルプリント配線板の製造方法によって製造することができる。
　当該フレキシブルプリント配線板の製造方法は、絶縁性を有するベースフィルム２に導電パターン（表面導電パターン３及び裏面導電パターン４）を形成する工程（導電パターン形成工程）と、無電解めっきにより表面導電パターン３及び裏面導電パターン４の一部分を金で被覆する工程（金無電解めっき工程）と、この金無電解めっき工程後に、無電解めっきにより表面導電パターン３及び裏面導電パターン４の異なる部分を錫で被覆する工程（錫無電解めっき工程）と、錫無電解めっき工程後に、表面導電パターン３及び裏面導電パターン４の金又は錫で被覆されていない部分に表面保護層５及び裏面保護層６を積層する工程（保護層積層工程）と、錫で被覆された表面導電パターン３にＩＣチップ１４の端子を共晶接合する工程（共晶接合工程）とを備える。
（導電パターン形成工程）
　導電パターン形成工程は、例えばサブトラクティブ法、セミアディティブ法等の公知の方法によって、ベースフィルム２の表裏に表面導電パターン３及び裏面導電パターン４を形成する。
　典型的なサブトラクティブ法では、ベースフィルム２の表裏面に例えば金属箔の接着、金属の蒸着、金属微粒子の焼結、又は金属めっき等によって金属層を積層し、この金属層の所望の表面導電パターン３及び裏面導電パターン４に対応する部分を覆うレジストパターンを形成してエッチングすることで表面導電パターン３及び裏面導電パターン４を形成する。また、セミアディティブ法では、ベースフィルム２の表裏面に例えば金属の蒸着、金属微粒子の焼結、又は無電解金属めっき等によって薄いシード層を形成し、このシード層の表面に所望の表面導電パターン３及び裏面導電パターン４に対応する部分が開口するレジストパターンを形成し、レジストパターンの開口内に露出するシード層を被着体とする電気めっきにより表面導電パターン３及び裏面導電パターン４を形成する。
（金無電解めっき工程）
　金無電解めっき工程は、表面導電パターン３及び裏面導電パターン４の金被覆層７，１１で被覆すべき部分以外の部分を覆うレジストパターンを形成する工程と、レジストパターンを形成したフレキシブルプリント配線板の中間製品を無電解金めっき液に浸漬する工程と、レジストパターンを剥離する工程とを有することができる。
（錫無電解めっき工程）
　錫無電解めっき工程は、表面導電パターン３及び裏面導電パターン４の錫被覆層９で被覆すべき部分以外の部分を覆うレジストパターンを形成する工程と、レジストパターンを形成したフレキシブルプリント配線板１の中間製品を無電解錫めっき液に浸漬する工程と、レジストパターンを剥離する工程とを有することができる。また、錫無電解めっき工程は、錫被覆層９におけるウィスカの生成を抑制するためにフレキシブルプリント配線板１の中間製品を熱処理する工程をさらに有してもよい。
　熱処理工程の熱処理温度としては、例えば１００℃以上１４０℃以下とすることができる。また、この熱処理工程の熱処理時間としては、例えば１時間以上３時間以下とすることができる。なお、上記熱処理条件で熱処理を行った場合、錫被覆層９の外面からの１又は複数の第２領域１９の平均厚さが０．１μｍ以上０．４μｍ以下の範囲で減少する。そのため、上記無電解錫めっき液に浸漬する工程では、この減少量を予め加味した厚さの錫被覆層９を形成するよう浸漬時間を調節する。
（保護層積層工程）
　保護層積層工程では、公知の方法によって、例えばカバーレイ、ソルダーレジスト等を積層する。
（共晶接合工程）
　共晶接合工程では、第２導電パターン１０のＩＣチップ実装用ランド１７にＩＣチップ１４の端子を共晶接合によって接続する。この共晶接合は、熱圧着（Ｔｈｅｒｍａｌ　Ｃｏｍｐｒｅｓｓｉｏｎ　Ｂｏｎｄｉｎｇ）によって行うことができる。
　熱圧着の温度の下限としては、２５０℃が好ましく、２７０℃がより好ましい。一方、上記熱圧着の温度の上限としては、５００℃が好ましく、４７０℃がより好ましい。上記熱圧着の温度が上記下限に満たない場合、ＩＣチップ実装用ランド１７に対するＩＣチップ１４の端子の接合強度が不十分となるおそれがある。逆に、上記熱圧着温度が上記上限を超える場合、当該フレキシブルプリント配線板１が熱によって劣化するおそれがある。
　熱圧着の圧力の下限としては、２ＭＰａＧが好ましく、５ＭＰａＧがより好ましい。一方、熱圧着の圧力の上限としては、５０ＭＰａＧが好ましく、３０ＭＰａＧがより好ましい。熱圧着の圧力が上記下限に満たない場合、ＩＣチップ実装用ランド１７に対するＩＣチップ１４の端子の接合強度が不十分となるおそれがある。逆に、熱圧着の圧力が上記上限を超える場合、当該フレキシブルプリント配線板１が劣化するおそれがある。
　熱圧着の時間の下限としては、０．２秒が好ましく、０．４秒がより好ましい。一方、熱圧着の時間の上限としては、２０秒が好ましく、１０秒がより好ましい。熱圧着の時間が上記下限に満たない場合、ＩＣチップ実装用ランド１７に対するＩＣチップ１４の端子の接合強度が不十分となるおそれがある。逆に、熱圧着の時間が上記上限を超える場合、当該フレキシブルプリント配線板１の生産効率が低下するおそれや当該フレキシブルプリント配線板１が熱によって劣化するおそれがある。
　当該フレキシブルプリント配線板１の製造方法によれば、上述のように、他の回路やＩＣチップに対して容易且つ確実に導電接続することができるフレキシブルプリント配線板１を製造することができる。
［第二実施形態］
　図６及び図７に、本開示の図１とは異なる実施形態のフレキシブルプリント配線板１ａを示す。当該フレキシブルプリント配線板１ａは、絶縁性を有するベースフィルム２ａと、このベースフィルム２ａの表面側に積層される表面導電パターン３ａと、表面導電パターン３ａを部分的に被覆する表面保護層５ａとをさらに備える。
　図６のフレキシブルプリント配線板１ａおけるベースフィルム２ａ、表面導電パターン３ａ及び表面保護層５ａの構成としては、平面形状が異なる点を除いて図１のフレキシブルプリント配線板１におけるベースフィルム２、表面導電パターン３及び表面保護層５の構成と同様とすることができる。このため、図６のフレキシブルプリント配線板１ａについて、図１のフレキシブルプリント配線板１と同じ構成要素には同じ符号を付して重複する説明を省略する。
　表面導電パターン３ａは、金被覆層７によって被覆される第１導電パターン８ａと、錫被覆層９によって被覆される第２導電パターン１０とを有する。
　第１導電パターン８ａ及び第２導電パターン１０は、表面保護層５ａから露出する部分に存在する。換言すると、表面導電パターン３ａは、表面保護層５ａから露出する部分に、金被覆層７又は錫被覆層９が積層される。一方、表面導電パターン３ａの表面保護層５ａに被覆される部分は、金被覆層７及び錫被覆層９がいずれも積層されていなくてもよい。
　また、当該フレキシブルプリント配線板１ａは、表面導電パターン３ａ上にＩＣチップ１４及び電子部品２０が実装されている。
（第１導電パターン）
　第１導電パターン８ａは、複数の端子が一定のピッチで並んだ狭ピッチ接続部１５と、電子部品２０の端子に対応する平面形状及び配置を有する電子部品実装用ランド２１とを含む。
　狭ピッチ接続部１５は、例えばディスプレイパネル等の他の装置の端子に接続される。また、当該フレキシブルプリント配線板１ａは、電子部品実装用ランド２１に電子部品２０の端子が接続されることによって、狭ピッチ接続部１５に接続されるディスプレイパネル等の他の装置を制御するメイン回路を構成する。
（第２導電パターン）
　第２導電パターン１０は、ＩＣチップ１４の端子に対応する平面形状及び配置を有するＩＣチップ実装用ランド１７を含む。このＩＣチップ実装用ランド１７にＩＣチップ１４の端子が接続されることによって、ＩＣチップ１４が当該フレキシブルプリント配線板１ａの回路に接続される。
［その他の実施形態］
　今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記実施形態の構成に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
　当該フレキシブルプリント配線板において、第１導電パターンは、金に換えてニッケル又は防錆材で被覆（ニッケル被覆層又は防錆被覆層で被覆）されてもよい。なお、防錆被覆層は、市販の防錆材の塗布によって形成することができる。
　当該フレキシブルプリント配線板において、第２導電パターンは、錫に換えて半田で被覆（半田被覆層で被覆）されてもよい。
　当該フレキシブルプリント配線板において、第２導電パターンがベースフィルムの両面に形成されてもよい。また、第２導電パターンが広ピッチ接続部を有してもよい。この場合、ＩＣチップは、半田によって第２導電パターンに接続される。
　当該フレキシブルプリント配線板は、第２導電パターンを有しない片面配線板であってもよく、複数のベースフィルムとベースフィルム間に積層されるさらなる導電パターンとを有する多層配線板であってもよい。
　当該フレキシブルプリント配線板は、ＩＣチップ実装用ランドにＩＣチップが実装されていないものであってもよい。
　当該フレキシブルプリント配線板において、表面保護層及び裏面保護層は必須ではない。
　当該フレキシブルプリント配線板の製造方法において、金被覆層（又はニッケル被覆層）及び錫被覆層（又は半田被覆層）は、電解めっき（電気めっき）又は他の方法で形成されてもよい。
１，１ａ　フレキシブルプリント配線板　　２，２ａ　ベースフィルム
３，３ａ　表面導電パターン　　４　裏面導電パターン
５，５ａ　表面保護層　　６　裏面保護層　　７　金被覆層
８　表面第１導電パターン　　８ａ　第１導電パターン　　９　錫被覆層
１０　第２導電パターン　　１１　金被覆層　　１２　裏面第１導電パターン
１３　スルーホール　　１４　ＩＣチップ　　１５　狭ピッチ接続部
１６　広ピッチ接続部　　１７　ＩＣチップ実装用ランド
１８　第１領域　　１９　第２領域　　２０　電子部品
２１　電子部品実装用ランド　　ＤＰ　ディスプレイパネル
ＭＰＣ　メインプリント配線板

Claims (10)

  1. 　絶縁性を有するベースフィルムと、
    　上記ベースフィルムに積層され、金、ニッケル又は防錆材によって被覆される第１導電パターンと、
    　上記ベースフィルムに積層され、錫又は半田によって被覆される第２導電パターンと
    　を備えるフレキシブルプリント配線板。
  2. 　上記第２導電パターンがＩＣチップ実装用ランドを含む請求項１に記載のフレキシブルプリント配線板。
  3. 　上記第１導電パターンは、複数の端子が平均幅１５μｍ以下且つ平均間隔１５μｍ以下に並んで形成される狭ピッチ接続部を含む請求項１又は請求項２に記載のフレキシブルプリント配線板。
  4. 　上記第１導電パターンは、複数の端子が平均幅２０μｍ以上且つ平均間隔２０μｍ以上に並んで形成される広ピッチ接続部を含む請求項１、請求項２又は請求項３に記載のフレキシブルプリント配線板。
  5. 　上記第２導電パターンは錫によって被覆されており、
    　上記被覆された錫の層はその外面において、上記第２導電パターンを形成する金属と錫との合金によって形成される１又は複数の第１の領域と合金化していない錫によって形成される１又は複数の第２の領域を有し、
    　上記被覆された錫の層の外面における上記１又は複数の第１の領域の合計占有面積率が、２％以上９０％以下である請求項１から請求項４のいずれか１項に記載のフレキシブルプリント配線板。
  6. 　上記第２の領域の平均厚さが、０．０５μｍ以上０．４μｍ以下である請求項５に記載のフレキシブルプリント配線板。
  7. 　絶縁性を有するベースフィルムに導電パターンを形成する工程と、
    　上記導電パターンの一部分を金、ニッケル又は防錆材で被覆する工程と、
    　上記被覆する工程後に、上記導電パターンの異なる部分を錫又は半田で被覆する工程とを備えるフレキシブルプリント配線板の製造方法。
  8. 　上記金又はニッケルでの被覆が無電解めっきにより行われ、
    　上記錫又は半田での被覆が無電解めっきにより行われる請求項７に記載のフレキシブルプリント配線板の製造方法。
  9. 　上記導電パターンの錫又は半田によって被覆される部分がＩＣチップ実装用ランドを含み、
    　上記ＩＣチップ実装用ランドにＩＣチップの端子を共晶接合する工程をさらに備える請求項７又は請求項８に記載のフレキシブルプリント配線板の製造方法。
  10. 　上記共晶接合する工程は、温度が２５０℃以上５００℃以下で、圧力が２ＭＰａＧ以上５０ＭＰａＧ以下の熱圧着によって共晶接合を行う請求項９に記載のフレキシブルプリント配線板の製造方法。
PCT/JP2018/043298 2017-11-27 2018-11-23 フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 WO2019103132A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019555387A JPWO2019103132A1 (ja) 2017-11-27 2018-11-23 フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
CN201880075688.6A CN111418272B (zh) 2017-11-27 2018-11-23 柔性印刷电路板和制造柔性印刷电路板的方法
US16/763,338 US20200335429A1 (en) 2017-11-27 2018-11-23 Flexible printed circuit board and method of manufacturing flexible printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-226635 2017-11-27
JP2017226635 2017-11-27

Publications (1)

Publication Number Publication Date
WO2019103132A1 true WO2019103132A1 (ja) 2019-05-31

Family

ID=66631996

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/043298 WO2019103132A1 (ja) 2017-11-27 2018-11-23 フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法

Country Status (4)

Country Link
US (1) US20200335429A1 (ja)
JP (1) JPWO2019103132A1 (ja)
CN (1) CN111418272B (ja)
WO (1) WO2019103132A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114501774A (zh) * 2020-11-12 2022-05-13 Lg伊诺特有限公司 柔性印刷电路板、cof模块和包括cof模块的电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110012592B (zh) * 2019-04-15 2024-03-29 武汉华星光电技术有限公司 一种柔性电路板、显示面板及装置
US11698695B2 (en) * 2019-06-27 2023-07-11 Chengdu Boe Optoelectronics Technology Co., Ltd. Chip on flex, touch assembly, and display device
CN112909062B (zh) * 2021-02-03 2024-03-15 京东方科技集团股份有限公司 一种显示模组的制备方法
US11765838B2 (en) * 2021-08-20 2023-09-19 Apple Inc. Right angle sidewall and button interconnects for molded SiPs
CN113966098B (zh) * 2021-10-27 2023-09-05 西安微电子技术研究所 一种tmm微波介质板热风整平加工装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453427A (en) * 1986-09-25 1989-03-01 Toshiba Corp Bonding process
JP2003188486A (ja) * 2001-12-14 2003-07-04 Sharp Corp 配線基板及び半導体装置並びにそれらの製造方法
JP2005167238A (ja) * 2003-12-03 2005-06-23 Samsung Electronics Co Ltd テープ配線基板、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブル
JP2009267109A (ja) * 2008-04-25 2009-11-12 Mitsui Mining & Smelting Co Ltd フレキシブル配線基板、フレキシブル半導体装置および液晶表示装置
JP2011199090A (ja) * 2010-03-23 2011-10-06 Shindo Denshi Kogyo Kk フレキシブルプリント配線板の製造方法、半導体装置の製造方法、ディスプレイ装置の製造方法、フレキシブルプリント配線板、半導体装置及びディスプレイ装置
JP2016146479A (ja) * 2015-02-06 2016-08-12 奕力科技股▲ふん▼有限公司 半導体パッケージ構造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10302867A (ja) * 1997-04-28 1998-11-13 Harness Sogo Gijutsu Kenkyusho:Kk 嵌合型接続端子の製造方法
JP2004103706A (ja) * 2002-09-06 2004-04-02 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法
JP4228234B2 (ja) * 2004-07-08 2009-02-25 株式会社フジクラ フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
CN101401496B (zh) * 2006-03-14 2012-10-31 夏普株式会社 电路基板、电子电路装置和显示装置
JP2009188486A (ja) * 2008-02-04 2009-08-20 Seiko Epson Corp 表示装置及び表示方法
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
JP5281526B2 (ja) * 2009-09-17 2013-09-04 日立電線株式会社 プリント配線板およびその製造方法
US20120293470A1 (en) * 2010-02-23 2012-11-22 Hideki Nakata Image display device
KR20130041645A (ko) * 2011-10-17 2013-04-25 삼성전기주식회사 인쇄회로기판
WO2013108599A1 (ja) * 2012-01-17 2013-07-25 パナソニック株式会社 配線基板とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453427A (en) * 1986-09-25 1989-03-01 Toshiba Corp Bonding process
JP2003188486A (ja) * 2001-12-14 2003-07-04 Sharp Corp 配線基板及び半導体装置並びにそれらの製造方法
JP2005167238A (ja) * 2003-12-03 2005-06-23 Samsung Electronics Co Ltd テープ配線基板、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブル
JP2009267109A (ja) * 2008-04-25 2009-11-12 Mitsui Mining & Smelting Co Ltd フレキシブル配線基板、フレキシブル半導体装置および液晶表示装置
JP2011199090A (ja) * 2010-03-23 2011-10-06 Shindo Denshi Kogyo Kk フレキシブルプリント配線板の製造方法、半導体装置の製造方法、ディスプレイ装置の製造方法、フレキシブルプリント配線板、半導体装置及びディスプレイ装置
JP2016146479A (ja) * 2015-02-06 2016-08-12 奕力科技股▲ふん▼有限公司 半導体パッケージ構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114501774A (zh) * 2020-11-12 2022-05-13 Lg伊诺特有限公司 柔性印刷电路板、cof模块和包括cof模块的电子设备
CN114501774B (zh) * 2020-11-12 2023-08-04 Lg伊诺特有限公司 柔性印刷电路板、cof模块和包括cof模块的电子设备

Also Published As

Publication number Publication date
CN111418272A (zh) 2020-07-14
JPWO2019103132A1 (ja) 2020-12-17
US20200335429A1 (en) 2020-10-22
CN111418272B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
WO2019103132A1 (ja) フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
US20070169960A1 (en) Multilayer stacked wiring board
TWI665943B (zh) 多層撓性印刷配線板及其製造方法
US9711440B2 (en) Wiring board and method for manufacturing the same
JP4855186B2 (ja) 両面フレキシブルプリント配線板の製造方法
JP4452650B2 (ja) 配線基板およびその製造方法
JP2014053604A (ja) プリント回路基板
WO2013146931A1 (ja) 多層配線板
US10349533B1 (en) Multilayer circuit board and method of manufacturing the same
US8604346B2 (en) Flex-rigid wiring board and method for manufacturing the same
US8410376B2 (en) Printed wiring board and method for manufacturing the same
KR100568572B1 (ko) 전자 부품 장착용 필름 캐리어 테이프
CN111201842B (zh) 印刷电路板和制造印刷电路板的方法
KR101150036B1 (ko) 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법
JP2006253247A (ja) フレキシブルプリント配線板、およびその製造方法
JP2010153438A (ja) 部品内蔵基板の製造方法
JP2001267376A (ja) Ｆｐｃの製造方法及び表示装置
CN110521292B (zh) 印刷电路板及其制造方法
JP3726891B2 (ja) 電子部品実装用フィルムキャリアテープの実装構造および電子部品実装用フィルムキャリアテープの製造方法
KR100641781B1 (ko) 연성회로기판 제작 방법
US20230070624A1 (en) Wiring substrate
WO2019198652A1 (ja) 多層フレキシブルプリント配線板
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP2021072369A (ja) 半導体パッケージ及びその製造方法
JP2011159695A (ja) 半導体素子搭載用パッケージ基板及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18881794

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019555387

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18881794

Country of ref document: EP

Kind code of ref document: A1