JP2021072369A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2021072369A JP2021072369A JP2019198160A JP2019198160A JP2021072369A JP 2021072369 A JP2021072369 A JP 2021072369A JP 2019198160 A JP2019198160 A JP 2019198160A JP 2019198160 A JP2019198160 A JP 2019198160A JP 2021072369 A JP2021072369 A JP 2021072369A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- film
- circuit pattern
- semiconductor package
- copper film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 195
- 239000010949 copper Substances 0.000 claims abstract description 193
- 229910052802 copper Inorganic materials 0.000 claims abstract description 193
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 238000007747 plating Methods 0.000 claims abstract description 16
- 229910000679 solder Inorganic materials 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 149
- 239000010409 thin film Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 abstract description 27
- 239000011347 resin Substances 0.000 abstract description 27
- 239000000758 substrate Substances 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract 2
- 238000005476 soldering Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 25
- 229920001721 polyimide Polymers 0.000 description 15
- 239000000654 additive Substances 0.000 description 14
- 239000000126 substance Substances 0.000 description 11
- 230000000996 additive effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 206010040844 Skin exfoliation Diseases 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 238000005498 polishing Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Abstract
Description
前記サブトラクティブ法では、一般的には光感応性耐蝕材料が採用されてパターン転写を完成させ、且つ前記材料によりエッチング法で除去する必要がない領域が保護され、その後に酸性或いはアルカリ性のエッチング剤により保護されていない領域の銅層が除去される。但し、銅層が剥き出しのままエッチング法が行われると、サイドエッチングが発生しやすく、サブトラクティブ法は、微細な回路線の製造への応用が制限される。このため、軽量薄型小型化された製品には適用し難い。
しかしながら、エッチングを行う銅膜が電解銅であり、この電解銅表面が樹枝状表面を呈しており、この樹枝状の微細な凹凸が絶縁性の樹脂膜内に入り込んで形成されている。そのため、銅膜と絶縁性樹脂膜樹の密着強度が高くすることができる。現在、一般に生産されている回路基板や半導体パッケージは、このサブストラクティブ製法によって製造されている。
しかしかしながら、このアディティブ方法は、樹脂基材(電気絶縁性フィルム)の一面にシード層としての無電解メッキ層を形成し、この上に銅膜の回路パターンを形成する方法であるため、回路パターンを形成した銅膜と樹脂基材(電気絶縁性フィルム)との密着性が良くなく、剥離する虞があった。また、樹脂基材に反りが生じるという技術的課題があった。
しかしながら、この微細化した回路パターンを、サブストラクティブ法で形成する場合には、微細な回路パターンの形成やアスペクト比の大きい回路パターンが形成できないという技術的課題があった。
その結果、半導体パッケージに流れる許容電流量も大きくすることができる。
このように、電気絶縁性フィルム(樹脂基材)の片面に、開孔部を有する金属シートが接着されるため、電気絶縁性フィルム(樹脂基材)の反りを抑制できる。
図1に示すように、基本素材として、約25μmの厚みのポリイミドフィルム(電気絶縁性フィルム)の両面に1μm〜3μmの薄銅膜2を形成し、さらにその上に取り扱い性を容易にするためのダミーの銅膜3が20μm程度積層したものが用いられる。
前記薄銅膜2は電解銅からなり、ポリイミドフィルム1の表面と接する銅膜表面は微細な樹枝状を呈しているため、ポリイミドフィルム1と薄銅膜2の密着性は極めて高く、この薄銅膜2とポリイミド界面での剥離は困難である。このように、電気絶縁性フィルム1に電解銅からなる薄銅膜2が形成されていることが重要である。
尚、ポリイミドフィルム以外に、ガラスエポキシ樹脂フィルム、テフロン(登録商標)樹脂フィルム、ポリエステルフィルム、LCP(液晶ポリマー)フィルムを電気絶縁性フィルムとして用いることができる。
このエッチング処理は、一般的な方法を用いることができ、薄銅膜2上に所定レジスト膜を形成し、酸性液に浸漬することによって行うことができる。特に、薄銅膜2が約1μm〜3μmと薄いため、エッチング処理は容易に行うことができ、ラインアンドスペース(配線幅と、配線と配線の間隔)が10μm/10μm程度の加工が可能となる。
次に、ドライフィルムレジスト6への露光処理とその後に行う現像処理により、図6の回路パターン5のところのみのドライフィルムレジスト6が溶解し、回路パターン5が露出した構造となり、空隙部7が形成される。
この空隙部7の下地には銅メッキ電極としての薄膜銅2の回路パターン5が存在する。
メッキ銅膜はドライフィルムレジスト6のトップ面(上面)より数μm成長させ、厚みは20μm〜30μm程度となるように、薄銅膜2の回路パターン5を厚さ方向に成長させ、銅回路パターン8とする。
この際、レーザで開孔処理した開孔部4は開孔部4内部まで銅メッキが進み、開孔部4がなくなり、表面銅と裏面銅が金属的に繋がり電気的に結合した、ビア(Via)構造が形成される。尚、ドライフィルムレジスト6は、銅メッキ処理の際のレジストとしての役割を行う。
銅回路パターン8として、好ましくはラインアンドスペースが10/10μm、銅膜の厚みが10μm〜20μmとなり、アスペクト比で1〜2程度の銅回路パターン8となる。
因みに、従来のサブストラクティブ方法では、このアスペクト比が、0.5程度が限界である。また、従来のアディティブ方法では、最終銅膜除去の際に、回路パターン(銅回路パターン)の銅もエッチングされることから、アスペクト比は大きくても1未満が限界である。
この金属シート10を、ポリイミドフィルム1の片面側に接着することにより、半田実装の際に熱をかけても、半導体パッケージそのものが熱によって反ることがない構造となる。
即ち、電気絶縁性フィルム1の片面に、開孔部10aを有する金属シート10が接着され、開孔部10aを介して、銅回路パターン8に半田ボールが半田接合された、半導体パッケージとされる。
市販製品で、厚さ25μmのポリイミドフィルムの両面に電解銅膜3μm、さらにその上に保護ラミネートとして、銅箔15μmを有するFPC素材(フレキシブルプリント回路基板素材)を用意し、両面の保護用銅箔を剥離除去して、外周をSUS枠の板に接着固定した。
次に、電解銅膜3μmの薄膜銅部分にエッチングレジストを形成し、エッチング液にて銅膜をエッチングし、ラインアンドスペースが15/15μmの微細な回路パターンを形成した。
次に、露光処理とその後に行う現像処理により、回路パターン部のところのみのドライフィルムレジストが溶解し、ラインアンドスペースが15/15μmのドライフィルムレジストの形成し、回路パターンが露出した構造となり、空隙部を形成した。
このポリイミドフィルムを陰極として、電気メッキにより全面に銅メッキを行った。銅メッキはドライフィルムレジストの表面から数μm突出する程度に全面に行ったがが、メッキ厚みのばらつきがあり、一部パターンはメッキ厚み20μm以下のところもあった。
尚、銅部回路の厚みは、ほとんどが20μmであったが一部17〜20μmのところもあり、全体で17.5±1.5μmの銅厚の回路膜(銅回路パターン)の形成ができた。
次に、厚み0.2mmのSUSシートの外周部に、ピッチ0.3mm,開口径直径0.2mm、開孔数が3000穴を形成した。SUSシートを、接着剤で回路を形成したポリイミドフィルムに接着させた。
更に、前記SUSシートの開孔部の銅パッド(銅回路パターン)には、半田フラックスを塗布し、3000穴部分に直径0.175mmの半田ボールを配置してリフローで半田結合させた。
しかも、銅回路パターンのアスペクト比が、約1.3と、従来の製法に比べて大きいことから、高電流を継続的に流してもパッケージの発熱を抑制することができる。
また、アスペクト比を大きくしても、銅回路パターンの電気絶縁性フィルムへの密着性がよいことから、部品実装しても銅回路パターンの剥離を抑制することができる。
2 薄銅膜
3 銅膜
4 開孔部
5 回路パターン
6 ドライフィルムレジスト
7 空隙部
8 銅回路パターン
9 接着層
10 金属シート
10a 金属シートの開孔部
11 半田ボール
Claims (3)
- 電気絶縁性フィルムの両面に銅回路パターンが形成され、
前記銅回路パターンは電解銅膜上に銅メッキ処理により積層された銅膜であり、銅回路パターンを構成する銅膜のアスペクト比が少なくとも1であり、
かつ前記電気絶縁性フィルムの片面に、開孔部を有する金属シートが接着され、開孔部を介して、銅回路パターンに半田ボールが半田接合されていることを特徴とする半導体パッケージ。 - 電気絶縁性フィルムの両面に密着した電解銅膜からなる薄膜銅を、エッチングすることにより回路パターンを形成する工程と、
前記工程の後、銅メッキ処理を行い、薄銅膜のベースにして、薄い銅膜の上に銅膜を成長させる工程を含み、
前記銅膜のアスペクト比が少なくとも1になるように、前記銅膜を成長させ、銅回路パターンを形成したことを特徴とする半導体パッケージの製造方法。 - 電気絶縁性フィルムの片面に、開孔処理した金属シートを接着加工し、前記金属シートの開孔部を介して、銅回路パターンに半田ボールを半田接合したことを特徴とする請求項2記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019198160A JP7412735B2 (ja) | 2019-10-31 | 2019-10-31 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019198160A JP7412735B2 (ja) | 2019-10-31 | 2019-10-31 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021072369A true JP2021072369A (ja) | 2021-05-06 |
JP7412735B2 JP7412735B2 (ja) | 2024-01-15 |
Family
ID=75713457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019198160A Active JP7412735B2 (ja) | 2019-10-31 | 2019-10-31 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7412735B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269615A (ja) | 2005-03-23 | 2006-10-05 | Toyobo Co Ltd | プリント配線板 |
US20090136725A1 (en) | 2006-03-24 | 2009-05-28 | Hiroto Shimokawa | Process for producing copper wiring polyimide film, and copper wiring polyimide film |
JP2013080802A (ja) | 2011-10-03 | 2013-05-02 | Sumitomo Bakelite Co Ltd | 補強部材の製造方法 |
-
2019
- 2019-10-31 JP JP2019198160A patent/JP7412735B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP7412735B2 (ja) | 2024-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4794458B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP5456103B2 (ja) | 配線基板及び半導体装置の製造方法 | |
US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
WO2003067656A1 (fr) | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur | |
KR20100043547A (ko) | 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법 | |
JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
JP4376891B2 (ja) | 半導体モジュール | |
US20070281390A1 (en) | Manufacturing method of a package substrate | |
KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
JP2012074487A (ja) | 半導体パッケージの製造方法 | |
JP2011216519A (ja) | 配線基板の製造方法 | |
JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
JP2003045917A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP2018010931A (ja) | 配線基板及びその製造方法 | |
KR100641781B1 (ko) | 연성회로기판 제작 방법 | |
JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
JPH04221881A (ja) | プリント配線板の製造方法 | |
JP2005123493A (ja) | 配線基板及び素子実装基板 | |
JP2004022713A (ja) | 多層配線基板 | |
KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
JP3759755B2 (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 | |
JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
JP4003400B2 (ja) | 多層配線基板及びその製造方法 | |
JP2001007250A (ja) | パッケージ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230629 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7412735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |