CN101401496B - 电路基板、电子电路装置和显示装置 - Google Patents

电路基板、电子电路装置和显示装置 Download PDF

Info

Publication number
CN101401496B
CN101401496B CN2007800088063A CN200780008806A CN101401496B CN 101401496 B CN101401496 B CN 101401496B CN 2007800088063 A CN2007800088063 A CN 2007800088063A CN 200780008806 A CN200780008806 A CN 200780008806A CN 101401496 B CN101401496 B CN 101401496B
Authority
CN
China
Prior art keywords
distribution
raised pad
circuit substrate
interarea
splicing ear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800088063A
Other languages
English (en)
Other versions
CN101401496A (zh
Inventor
中滨裕喜
村冈盛司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101401496A publication Critical patent/CN101401496A/zh
Application granted granted Critical
Publication of CN101401496B publication Critical patent/CN101401496B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Abstract

本发明提供一种能够抑制边缘短路的发生，并且能够高密度地配置配线的电路基板、电子电路装置和显示装置。本发明的电路基板，包括具有安装半导体集成电路的第一主面和第二主面的基板，在所述第一主面上形成有具有隆起焊盘连接端子的第一配线，在所述第二主面上形成有第二配线，所述电路基板的特征在于：所述第二配线与安装半导体集成电路的区域重叠并相互独立地配置有多条，所述电路基板在与设置有隆起焊盘连接端子的区域重叠的第二主面内的区域中具备配线部。

Description

电路基板、电子电路装置和显示装置
技术领域
本发明涉及电路基板、电子电路装置和显示装置。更详细地来讲，涉及适合面朝下安装半导体集成电路的电路基板以及包括该电路基板的电子电路装置和显示装置。
背景技术
由于以移动电话为代表的电子设备的高功能化和小型化，基板上的部件安装越来越高密度化。这样，电路基板的配线形成也从单面形成向双面形成、多层形成这样的多层化发展，并且也要求配线的更高密度化。
此处，说明在两面尤其是背面高密度地形成有配线的电路基板上安装半导体集成电路(以下也称作“IC芯片”)的方法。
图13是表示现有的电路基板的第二主面(背面)侧的结构的平面模式图。其中，在图13中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘(bump)和IC芯片。图14是表示在图13所示的电路基板上安装IC芯片的工序中的现有电路基板的截面模式图，表示热压焊IC芯片前的状态。图14是图13的XY线的截面模式图。
如图13所示，现有的电路基板20g在安装IC芯片的区域(以下也称作“IC芯片安装区域”)中随意配置有多条第二配线31g。此外，如图14所示，在电路基板20g的表面形成有具有隆起焊盘连接端子32的第一配线30，在背面形成有第二配线31g。然后，在电路基板20g的表面按照隆起焊盘2与隆起焊盘连接端子32接触的方式安装IC芯片1。此时，在IC芯片1的上面加热和压焊。这样，IC芯片1被安装在电路基板20g上，并且，第一配线30与IC芯片1电连接。
但是，在这种现有的电路基板中，有时会发生IC芯片的端部与第一配线出现短路的边缘短路(edge short)，要求解决。特别是在FPC(Flexible Printed Circuit：柔性印制电路)基板等柔性基板中，发生边缘短路的情况更加明显，在这一点上存在改善的余地。
在这种状况中，作为有关IC芯片与配线的连接结构的发明，存在专利文献1～3所示的发明，其中在专利文献1中记载的发明中公开有一种形成用于防止IC与图案(配线)短路的抗蚀剂(resist)的技术。但是，如果采用该技术，由于在安装IC的区域的背面只能设置一条配线，因此无法高密度地设置配线。
此外，专利文献2和专利文献3中记载的发明并非是用于抑制边缘短路的技术，此外，专利文献3中记载的发明仅能在IC安装部的背面设置一条配线，而且，专利文献2中记载的发明也同样，由于在安装部分的背面未设置配线，因此无法高密度地设置配线。
于是，现有的电路基板在同时实现配线的高密度化和边缘短路的抑制方面，仍然存在改进的余地。
专利文献1：专利第3026205号说明书
专利文献2：日本专利特开2004-193277号公报
专利文献3：日本专利特开2004-303803号公报
发明内容
本发明是鉴于上述情况而产生，其目的在于提供一种能够抑制边缘短路的发生，并且能够高密度地配置配线的电路基板、电子电路装置和显示装置。
本发明的发明人们对能够抑制边缘短路的发生，且能够高密度配置配线的电路基板、电子电路装置和显示装置进行了各种研究后，着眼于电路基板的与安装IC芯片的面相反一侧的面中的配线的方式。并且发现在现有的电路基板中如以下所述会发生边缘短路。即，如图13所示，第二配线31g通常不是与所有的隆起焊盘2g重叠配置，在图13中，如以虚线包围的隆起焊盘那样，在背面存在未配置第二配线31g的隆起焊盘2g。因此，如图14所示，在IC芯片安装工序中，因第二配线31g的厚度(5～30μm左右)，结果导致在与未配置第二配线31g的隆起焊盘2g重叠的区域的压焊装置台51和覆盖层薄膜6之间出现间隙50。然后，如果在IC芯片热压焊时按压电路基板20g，则如图15所示，由于存在间隙50，因此未配置第二配线31g的隆起焊盘2g的周围的电路基板20a隆起。结果发现，IC芯片的端部52与第一配线30直接接触，或者通过各向异性导电膜(ACF：Anisotropic ConductiveFilm)中所包含的导电粒子而接触，于是发生边缘短路。
因此，本发明的发明人们进一步进行研究后发现，第二配线与安装半导体集成电路的区域重叠并相互独立地配置有多条，并且电路基板在与设置有隆起焊盘连接端子的区域重叠的第二主面内的区域中具备配线部，由此能够抑制边缘短路的发生，并且能够高密度地配置配线，从而想到能够很好地解决上述课题，最终完成本发明。
即，本发明是一种电路基板(以下也称作“本发明的第一电路基板”)，其包括具有安装半导体集成电路的第一主面和第二主面的基板，在上述第一主面上形成有具有隆起焊盘连接端子的第一配线，在上述第二主面上形成有第二配线，其中，上述第二配线与安装半导体集成电路的区域重叠并相互独立地配置有多条，上述电路基板在与设置有隆起焊盘连接端子的区域重叠的第二主面内的区域中具备配线部。
以下详细记述本发明的第一电路基板。
本发明的第一电路基板包括具有安装半导体集成电路的第一主面和第二主面的基板，在上述第一主面上形成有具有隆起焊盘连接端子的第一配线，在上述第二主面上形成有第二配线。这样，本发明的第一电路基板是安装IC芯片的两面基板或者多层基板。作为IC芯片的安装方法并没有特别限定，通常采用COF(Chip On Film：薄膜上芯片)方式进行裸芯安装。
本发明的第一电路基板也可以是形成有多层配线的多层基板，在此情况下，第一主面是第一层的表面，第二主面是第二层的表面(第一层与第二层的边界面)。因此，在此情况下，第一配线作为第一层配线起作用，第二配线作为第二层配线起作用。再者，第一层表示安装IC芯片的层，通常是最表面的层。随着远离第一层，依次规定各层为第二层、第三层。此外，在本发明的电路基板是多层基板的情况下，第三层以后各层的方式并无特别限定，适当地设定即可。
上述隆起焊盘连接端子是用于对第一配线与IC芯片的隆起焊盘进行电连接的端子。因此，隆起焊盘连接端子通常具有与IC芯片的隆起焊盘的配置方式大致相同的配置方式。从简化制造工艺的观点来看，优选隆起焊盘连接端子与第一配线一体形成。即，第一配线优选包括隆起焊盘连接端子而构成。再者，隆起焊盘是用于连接IC芯片与外部电路而设置在IC芯片上的突起状的电极。
上述第二配线与安装半导体集成电路的区域重叠并相互独立地配置有多条。多条第二配线在IC芯片安装区域中重叠设置是指，当从第一或者第二主面侧俯视电路基板时(以下也简称“俯视电路基板时”)，在IC芯片安装区域中存在多条第二配线。此外，多条第二配线相互独立配置是指，在IC芯片安装区域内多条第二配线按照并不相互电连接的方式配置。这样，在本发明的第一电路基板中，能够在电路基板上高密度地配置配线。多条第二配线间的间隔并无特别限定，但是，从在多条第二配线间抑制发生短路的观点来看，在IC芯片安装区域中优选为10μm以上，更加优选20μm以上。再者，如果多条第二配线间的间隔为10μm以下，则在采用湿蚀刻形成第二配线的情况下，存在有在第二配线间发生配线残留(蚀刻不充分，导致在配线间剩余配线材料的现象)的情况。结果在第二配线间发生短路。
而且，与IC芯片安装区域重叠配置的多条第二配线不需要是形成在第二主面上的所有的第二配线。因此，在第二主面上形成的所有第二配线中，按照所希望的设计，适当地与IC芯片安装区域重叠配置多条第二配线即可。此外，多条第二配线在IC芯片安装区域外，既可以相互连接，也可以不连接。
上述电路基板在与设置有隆起焊盘连接端子的区域重叠的第二主面内的区域中具备配线部。即，上述电路基板在安装有IC芯片时，在与配置隆起焊盘的区域重叠的第二主面内的区域中具备配线部。在IC芯片安装工序中，配线部具有掩埋在与隆起焊盘重叠的区域的电路基板与压焊装置台之间产生的间隙的功能。由此，在本发明的第一电路基板中，能够抑制边缘短路的发生。这样，上述配线部优选按照在俯视上述电路基板时覆盖多个上述隆起焊盘连接端子(与上述隆起焊盘连接端子的多个对应的区域)的方式形成。
此外，在与设置有隆起焊盘连接端子的区域的一部分重叠配置第二配线的情况下，对设置有隆起焊盘连接端子的区域的未配置第二配线的区域配置配线部即可，优选配线部与第二配线不重叠。此外，配线部既可以配置在与设置有隆起焊盘连接端子的区域重叠的第二主面内的所有区域中，也可以不配置。但是，从更加有效地抑制边缘短路的发生的观点来看，优选上述电路基板在与设置有隆起焊盘连接端子的区域重叠的第二主面内的实际上所有区域中具备配线部。即，优选上述电路基板在安装有IC芯片时在与配置隆起焊盘的区域重叠的第二主面内的实际上所有区域中具备配线部。因此，从这种观点来看，优选上述电路基板在俯视上述电路基板时按照覆盖上述全部隆起焊盘连接端子(与上述多个隆起焊盘连接端子对应的所有区域)的方式形成上述多个第二配线和上述配线部。此外，从同样的观点出发，也可以是以下方式：上述第二配线按照俯视上述电路基板时不与上述隆起焊盘连接端子(与上述多个隆起焊盘连接端子对应的区域)重叠的方式形成，上述配线部按照俯视上述电路基板时覆盖上述全部隆起焊盘连接端子(与上述多个隆起焊盘连接端子对应的所有区域)的方式形成。
作为本发明的第一电路基板的结构，只要这些结构要素作为必须而形成，则既可以包括也可以不包括其他结构要素，并没有特别限定。
如以上说明，在本发明的第一电路基板中，在安装半导体集成电路的区域中任意配置多个第二配线，并且，在配置有第二配线的区域以外的IC芯片安装工序中，按照覆盖各个隆起焊盘所按压部分的方式形成配线部，由此能够高密度地形成配线，并且能够使得IC芯片安装工序中作用在各个隆起焊盘上的压力的均衡性良好，结果能够抑制边缘短路的发生。这样，本发明的第一电路基板也可以是以下这种电路基板：其包括具有安装半导体集成电路的第一主面和第二主面的基板，上述电路基板在上述第一主面侧具有：在安装上述半导体集成电路的区域所形成的多个隆起焊盘连接端子、和分别与上述多个隆起焊盘连接端子连接的多个第一配线，并且在上述第二主面侧具有：按照俯视上述电路基板时(相互分离地)通过安装上述半导体集成电路的区域的方式形成的多个第二配线、和配线部，上述配线部按照俯视上述电路基板时覆盖上述多个隆起焊盘连接端子(与上述多个隆起焊盘连接端子对应的区域)的方式形成。
下面，对本发明的第一电路基板的优选方式进行详细的说明。
上述配线部的形状并无特别限定，但为了充分发挥本发明的效果，优选配线部的厚度与第二配线的厚度一致。这样，优选配线部具有与第二配线相同或者大致相同的厚度。此外，优选配线部采用与第二配线相同或者大致相同的材质构成，由此能够用同一工艺简便地形成具有相互一致厚度的配线部和第二配线。其中，在本说明书中，某部件具有与其他部件大致相同的厚度是指，在用与其他部件相同的工艺形成某部件的情况下，某部件以能够实现的程度具有相同厚度即可，此外，在某部件的厚度与其它部件的厚度之间，也可存在即使按照相同的工艺形成它们也会产生的程度的差。这样，配线部与第二配线的厚度的差，更为具体地来讲，优选为6μm以下，更加优选3μm以下。这样就能充分发挥本发明的作用效果。
作为上述配线部的方式，优选(1)与第二配线连接的方式，(2)与第二配线独立的伪配线的方式。其中，与第二配线独立的伪配线是指不与第二配线电连接的伪配线。此外，伪配线是指未与外部电路连接的电绝缘状态的配线。根据上述(1)的方式，能够更加有效地抑制边缘短路的发生。在上述(1)的方式中，连接第二配线与配线部的方法并无特别限定，优选第二配线与配线部一体形成的方式，这样就能容易地实现上述(1)的方式。
根据上述(2)的方式，能够抑制通过配线部在多条第二配线间发生短路。在上述(2)的方式中，从有效抑制边缘短路的发生的观点来看，优选配线部与第二配线的间隔在各个隆起焊盘连接端子间的间隔以下，此外，优选配线部与第二配线的间隔为安装有IC时的隆起焊盘的间隔以下。更为具体地来讲，在上述(2)的方式中，配线部与第二配线的间隔优选为50μm以下，更加优选30μm以下。再者，在本发明的第一电路基板中，也可以是一部分(几个)配线部与第二配线连接，其余的配线部不与任意一个第二配线连接的方式。
上述隆起焊盘连接端子的方式可根据安装的IC芯片的隆起焊盘而适当地进行设计，在本发明的第一电路基板中，优选上述隆起焊盘连接端子沿着安装半导体集成电路的区域的边界线配置成多列，上述电路基板具备通孔，并且最内周的隆起焊盘连接端子与第二配线通过通孔连接的方式(以下也称作“第一方式”)。这样，由于能够实现配线的更加高密度化，因此能够在本发明的电路基板上安装更加小型的IC芯片。其中，作为通孔的方式，只要能够连接第一主面上的隆起焊盘连接端子与第二主面上的第二配线即可，并没有特别限定，但是优选在设置在基板上的开口中填充有导电性物质的方式、在设置在基板上的开口的内壁面上形成有导电性物质的方式。作为开口的方式并无特别限定，可以列举圆柱、椭圆柱、长方体等。
在上述第一方式中，优选(a)隆起焊盘连接端子以错列状配置成两列以上的方式、(b)通孔配置在比最内周的隆起焊盘连接端子更靠内侧的方式。根据上述(a)的方式，由于隆起焊盘连接端子以错列状即相互错开的方式配置成两列以上，因此能够抑制在内侧的隆起焊盘连接端子与外侧的隆起焊盘连接端子之间发生短路等不良状况。此外，不仅能够抑制在内侧的隆起焊盘连接端子与外侧的隆起焊盘连接端子之间发生短路，同时能够更加高密度地配置隆起焊盘连接端子。根据上述(b)的方式，能够防止高密度配置的第一配线与通孔的短路，同时能够充分确保通孔的空间。
本发明还是一种电路基板(以下也称作“本发明的第二电路基板”)，其包括具有安装半导体集成电路的第一主面和第二主面的基板，在上述第一主面上形成有具有隆起焊盘连接端子的第一配线，在上述第二主面上形成有第二配线，其中，上述第二配线与安装半导体集成电路的区域重叠并相互独立地配置有多条，上述电路基板在第二主面侧的配置有隆起焊盘连接端子的区域中具备配线部，上述配线部按照各个隆起焊盘端子的间隔以下的间隔配置有多个。
下面，详细记述本发明的第二电路基板。其中，本发明的第二电路基板与本发明的第一电路基板仅配线部的方式不同，因此，对于重复的结构要素省略其说明。
在本发明的第二电路基板中，上述电路基板在第二主面侧的配置有隆起焊盘连接端子的区域中具备配线部。即，上述电路基板在安装有IC芯片时，在第二主面侧的配置有隆起焊盘的区域中具备配线部。于是，配线部通常沿着IC芯片安装区域的边界线配置。
在本发明的第二电路基板中，上述配线部按照各个隆起焊盘连接端子的间隔以下的间隔配置有多个。这样，由于基板通常具有一定的韧度，因此，在本发明的第二电路基板中，能够抑制边缘短路的发生。其中，在本说明书中，间隔是指相邻的两个物体间的最短距离，即存在于相邻的两个物体间的空间(间隙)的最短长度。此外，在安装具有由Au电镀等构成的形状为直线状的电镀隆起焊盘(所谓的直线电镀隆起焊盘)的IC芯片的情况下，由于隆起焊盘的精密间距化成为可能，因此，通常各个隆起焊盘连接端子的间隔比安装在电路基板上的IC芯片的各个隆起焊盘的间隔大。因此，从进一步抑制边缘短路的发生的观点来看，优选上述配线部在安装有IC芯片时以各个隆起焊盘的间隔以下的间隔配置有多个。另一方面，在安装具有柱头(stud)隆起焊盘的IC芯片的情况下，通常各个隆起焊盘连接端子的间隔比安装在电路基板上的IC芯片的各个隆起焊盘的间隔小。因此，在此情况下，如上所述，配线部按照各个隆起焊盘连接端子的间隔以下的间隔配置有多个，由此能够更加充分地抑制边缘短路的发生。再者，柱头隆起焊盘例如可以通过以下方法形成：放电熔融Au导线的前端，形成球状的Au，利用热和超声波将其焊接在IC焊盘(pad)上以后将导线切断。此外，柱头隆起焊盘也可通过调平(levelling)使隆起焊盘的高度一致。这样，上述配线部优选按照俯视上述电路基板时，在覆盖多个上述隆起焊盘连接端子(与上述隆起焊盘连接端子的多个对应的区域)的区域中按照各个隆起焊盘连接端子间的间隔以下的间隔配置。
作为上述配线部的方式虽然并无特别限定，但是，优选(A)配线部以点状配置的方式、(B)在配线部中设置有缝隙的方式。这样能够容易地实现本发明的第二电路基板。
上述各个配线部的间隔只要是各个隆起焊盘连接端子的间隔以下则没有特别限定。更为具体地来讲，各个配线部的间隔优选为50μm以下，更加优选30μm以下。这样，即使在本发明的第二电路基板上安装具有间距为100μm或者60μm这样微细的隆起焊盘的IC芯片的情况下，也能更加有效地抑制边缘短路的发生。其中，在本说明书中，间距是指相邻的两个物体的相对应的两点间的距离。
在本发明的第二电路基板中，各个配线部的间隔也可以与隆起焊盘连接端子的间隔大致相同。此外，配线部既可以配置在第二主面侧的配置有隆起焊盘连接端子的所有区域中，也可以不配置。即，上述配线部既可以按照俯视上述电路基板时与上述隆起焊盘连接端子的所有部分(与上述隆起焊盘连接端子的所有部分对应的区域)重叠的方式配置，也可以不配置。
作为本发明的第二电路基板的结构，只要这些结构要素作为必须而形成，则既可以包括也可以不包括其他的结构要素，没有特别限定。
如以上说明，在本发明的第二电路基板中，在安装半导体集成电路的区域中任意配置多个第二配线，并且在配置有第二配线的区域以外的IC芯片安装工序中，在覆盖各个隆起焊盘所按压部分的区域中，按照各个隆起焊盘间的间隔以下的间隔形成配线部，由此能够高密度地形成配线，并且能够使得IC芯片安装工序中作用在各个隆起焊盘上的压力的均衡性良好，结果能够抑制边缘短路的发生。这样，本发明的第二电路基板也可以是以下这种电路基板：其包括具有安装半导体集成电路的第一主面和第二主面的基板，上述电路基板在上述第一主面侧具有：在安装上述半导体集成电路的区域中所形成的多个隆起焊盘连接端子、和分别与上述多个隆起焊盘连接端子连接的多个第一配线，并且在上述第二主面侧具有：按照俯视上述电路基板时(相互分离地)通过安装上述半导体集成电路的区域的方式形成的多个第二配线、和多个配线部，上述多个配线部在俯视上述电路基板时覆盖上述多个隆起焊盘连接端子(与上述多个隆起焊盘连接端子对应的区域)的区域中，按照各个隆起焊盘连接端子间的间隔以下的间隔配置。
其中，对于在本发明的第一电路基板中详细阐述的其他方式，在本发明的第二电路基板中也可以适当地应用。但是，在本发明的第二电路基板中，从容易设计配线部的配置方式的观点来看，优选配线部的一部分(几个)不与第二配线连接的方式。更为具体地来讲，优选与第二配线邻接的配线部以外的配线部不与第二配线连接。
此外，本发明也可以是组合本发明的第一和第二电路基板的方式。
本发明还可以是以下这种基板(以下，也称作“本发明的第三电路基板”)：其包括具有安装半导体集成电路的第一主面和第二主面的基板，其中，在上述第一主面上形成有具有隆起焊盘连接端子的第一配线，在上述第二主面上形成有第二配线，上述第二配线与所有的隆起焊盘连接端子重叠配置有多条。
下面，详细记述本发明的第三电路基板。其中，本发明的第三电路基板与本发明的第一电路基板仅第二配线和配线部的方式不同，因此对于重复的结构要素省略其说明。
在本发明的第三电路基板中，上述第二配线与所有的隆起焊盘连接端子重叠配置有多条。即，上述第二配线在安装有IC时与所有的隆起焊盘重叠配置有多条。这样，即使不具有配线部，在本发明的第三电路基板中也能抑制边缘短路的发生。再者，多条第二配线与所有的隆起焊盘连接端子重叠配置是指俯视电路基板时与所有的隆起焊盘连接端子重叠存在多条第二配线。
作为本发明的第三电路基板的结构，只要这些结构要素作为必须而形成，则既可以包括也可以不包括其他的结构要素，没有特别限定。
如以上说明，在本发明的第三电路基板中，在安装半导体集成电路的区域中，在IC芯片安装工序中，按照与各个隆起焊盘所按压的部分重叠的方式配置多个第二配线，由此能够高密度地形成配线，并且能够使得IC芯片安装工序中作用在各个隆起焊盘上的压力的均衡性良好，结果能够抑制边缘短路的发生。这样，本发明的第三电路基板也可以是以下这种电路基板：其包括具有安装半导体集成电路的第一主面和第二主面的基板，上述电路基板在上述第一主面侧具有：在安装上述半导体集成电路的区域中所形成的多个隆起焊盘连接端子、和分别与上述多个隆起焊盘连接端子连接的多个第一配线，并且在上述第二主面侧具有按照俯视上述电路基板时(相互分离地)通过安装上述半导体集成电路的区域的方式形成的多个第二配线，上述多个隆起焊盘连接端子(与上述多个隆起焊盘连接端子对应的区域)在俯视上述电路基板时与上述多个第二配线中的任意一个重叠。
对于在本发明的第一电路基板中详细阐述的其他方式，在本发明的第三电路基板中也能够适当地应用。
本发明进一步是一种包括本发明的第一～第三中的任意一个电路基板和隆起焊盘连接在上述隆起焊盘连接端子上的半导体集成电路的电子电路装置(以下也称作“本发明的电子电路装置”)。这样，在电路基板中，因为能够抑制边缘短路的发生，实现配线的高密度化，因此能够减少电子电路装置不良状况的发生和实现小型化。
本发明也是包括本发明的电子电路装置而构成的显示装置。这样，由于能够减少电子电路装置不良状况的发生和实现小型化，因此能够减少显示装置不良状况的发生和实现小型化。
根据本发明的电路基板，不仅能够抑制边缘短路的发生，并且能够高密度地配置配线。此外，根据本发明的电子电路装置和显示装置，能够降低不良状况的发生和实现小型化。
附图说明
图1是表示实施方式1的电子电路装置的IC芯片安装区域及其附近的第二主面(背面)侧的结构的平面模式图。其中，在图1中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
图2是实施方式1的液晶显示装置的平面模式图。
图3是图1的PQ线的实施方式1的电子电路装置的截面模式图。
图4是表示实施方式1的电子电路装置中的IC芯片的端部附近的结构的截面模式图，表示使用ACF连接IC芯片与电路基板的情况。
图5是表示实施方式1的电子电路装置中的IC芯片的端部附近的结构的截面模式图，表示用Au-Sn共晶键合来连接IC芯片与电路基板的情况。
图6是表示实施方式2的电子电路装置的IC芯片安装区域及其附近的第二主面(背面)侧的结构的平面模式图。其中，在图6中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
图7是表示实施方式3的电子电路装置的IC芯片安装区域及其附近的第二主面(背面)侧的结构的平面模式图。其中，在图7中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
图8是表示实施方式4的电子电路装置的IC芯片安装区域及其附近的第二主面(背面)侧的结构的平面模式图。其中，在图8中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
图9是表示实施方式4的电子电路装置的IC芯片安装区域及其附近的第二主面(背面)侧的其它结构的平面模式图。其中，在图9中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
图10是表示在实施方式5的液晶显示装置中使用的IC芯片的底面结构的平面模式图。
图11是表示实施方式5的电子电路装置的IC芯片安装区域及其附近的结构的平面模式图，(a)表示第一主面(表面)侧，(b)表示第二主面(背面)。其中，在图11(a)中，虚线和点划线分别表示配置有隆起焊盘和IC芯片的区域，在图11(b)中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
图12是表示实施方式5的电子电路装置的IC芯片安装区域及其附近的第二主面(背面)侧的其它结构的平面模式图。其中，在图12中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
图13是表示现有的电路基板的第二主面(背面)侧的结构的平面模式图。其中，在图13中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
图14是表示在图13所示的电路基板上安装IC芯片的工序中的现有的电路基板的截面模式图，表示热压焊IC芯片前的状态。其中，图14表示图13的XY线的截面模式图。
图15是表示在图13所示的电路基板上安装IC芯片的工序中的现有的电路基板的截面模式图，表示热压焊IC芯片时的状态。其中，图15表示图14的隆起焊盘附近的放大截面模式图。
图16(a)～(d)是表示实施方式3的电子电路装置的IC芯片安装区域及其附近的一部分的第二主面(背面)侧的其它结构的平面模式图。其中，在图16中，虚线、点划线和两点划线分别表示配置在第一主面(表面)上的隆起焊盘、IC芯片和隆起焊盘连接端子。
符号说明
1、1f：半导体集成电路(IC芯片)
2、2f、2g：隆起焊盘
4：底膜(基板)
5：抗蚀剂
6：覆盖层薄膜
6a：绝缘膜
6b：粘贴剂层
7：电子电路装置
8：各向异性导电膜(ACF)
8a：导电粒子
8b：粘合剂
9a：内侧隆起焊盘
9b：外侧隆起焊盘
10：液晶显示面板
11：底层填料
12：Au-Sn共晶物
20a、20b、20c、20d、20e、20f、20g、20h：电路基板
21：芯片电子部件
22：驱动器
30、30f：第一配线(表面配线)
31a、31b、31c、31d、31e、31f、31g、31h：第二配线(背面配线)
32：隆起焊盘连接端子
32a：内侧隆起焊盘连接端子
32b：外侧隆起焊盘连接端子
40a、40b、40c、40ca、40cb、40cc、40cd、40f：配线部
41：通孔
50：间隙
51：压焊装置台
52：IC芯片的端部
100：液晶显示装置
D2：隆起焊盘间的间隔
Db：配线部与第二配线的间隔
Dc：各配线部间的间隔
Dt：隆起焊盘连接端之间的间隔
具体实施方式
下面，列举实施方式并参照附图，对本发明进行更详细的说明。但是本发明并非只局限于这些实施方式。此外，在以下的实施方式中，以液晶显示装置为例说明本发明。但是，本发明的显示装置不仅可以适用于液晶显示装置，也可以适用于其它各种显示装置，例如有机电致发光(EL)显示装置、无机EL显示装置、等离子体显示面板(PDP)、真空荧光显示(VFD)装置、电子纸等各种显示装置。此外，本发明的电路基板和电子电路装置不仅可以适用于显示装置，也可以适用于其它各种电子设备，例如便携式电话、PDA(Personal Digital Assistant：个人数字助理)、OA设备等。
(实施方式1)
对本发明的实施方式1的液晶显示装置进行说明。图2是本实施方式的液晶显示装置的平面模式图。
液晶显示装置100包括液晶显示面板10和与液晶显示面板10的端部连接的电子电路装置7。
液晶显示面板10包括形成有开关元件的元件基板、与元件基板相对配置的相对基板、和介于这两个基板间的液晶层。相对基板包括在基板上设置在显示区域的大致整个面上的共用电极和彩色滤色片层。液晶层由具有电光学特性的向列液晶材料构成。
元件基板包括：在基板上以相互并行延伸的方式设置的多条栅极配线、以沿着与这些栅极配线正交的方向相互并行延伸的方式设置的源极配线、在栅极配线和源极配线的各交叉部设置的TFT、和与各个TFT对应设置的像素电极。
此外，液晶显示面板10具有采用COG(Chip On Glass：玻璃上芯片)方式在基板上裸芯安装有的驱动器22。
作为驱动器22，可以列举栅极驱动器、源极驱动器等，栅极驱动器的作用在于，向栅极配线发送栅极信号，使得仅选择的栅极配线保持在高电位，其它的栅极配线保持在低电位。
另一方面，源极驱动器的作用在于，将接收到的图像数据转换成应该施加在液晶电容上的电压(信号电压)，并将该信号电压通过所选择的源极配线施加在像素电极上。
如上所述，液晶显示面板10按照以下方式构成：以各个像素电极构成一个像素，在各个像素中，通过栅极配线从栅极驱动器发送来栅极信号，TFT变成导通状态时，通过源极配线从源极驱动器发送来规定的源极信号，在像素电极中写入电荷，对在像素电极与共用电极之间构成的液晶电容上施加的电压进行控制，由此改变液晶层的液晶分子的取向状态，调整光的透过率，从而进行图像显示。
电子电路装置7包括电路基板20a、IC芯片1和芯片电子部件21。
IC芯片1采用COF(Chip On Film：膜上芯片)方式裸芯安装在电路基板20a上，具有突起状的作为焊接用隆起焊盘电极的隆起焊盘2。该IC芯片1在本实施方式中相当于液晶显示装置的控制器IC、电源IC等。IC芯片1的外部尺寸为例如纵5mm、横5mm、高400μm。
隆起焊盘2以在IC芯片1的底面的外周部，沿着IC芯片1的法线方向突出多个的方式设置，其表面实施过Au电镀，成为IC芯片1的输入输出端子。这样，隆起焊盘2是所谓的直线电镀隆起焊盘。隆起焊盘2的外部尺寸为例如纵60μm、横(间距方向)40μm、高15μm，各个隆起焊盘2的间隔和间距例如分别是20μm和60μm。
控制器IC生成使源极驱动器和栅极驱动器动作的控制信号，并控制标准电源电路的极性反转的时间。
电源IC将输入的交流电压根据源极驱动器、栅极驱动器、控制器IC等驱动对象，转换成最佳的电压。
芯片电子部件21是电阻和陶瓷电容器等的液晶显示面板10周边的电子部件。
图1是表示实施方式1的电子电路装置的IC芯片安装区域及其附近的第二主面(背面)侧的结构的平面模式图。其中，在图1中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。图3是图1的PQ线的实施方式1的电子电路装置的截面模式图。
电路基板20a包括：具有绝缘性的底膜(基板)4、第一配线30、第二配线31a、配线部40a、和以覆盖第二配线31a和配线部40a的方式配置的覆盖层薄膜6。
底膜4是主要由聚酰亚胺构成的可挠性薄膜。覆盖层薄膜6由聚酰亚胺薄膜等构成的绝缘膜6a和粘贴剂层6b构成。此外，底膜4也可以是玻璃环氧树脂、液晶聚合物等构成的薄膜。
第一配线30设置在安装有IC芯片1的底膜4的第一主面(表面)上，连接IC芯片1与输入信号用连接器(图中未示)、液晶显示面板10等。在用于安装IC芯片1的IC芯片安装区域设置有用于连接IC芯片1的隆起焊盘2与第一配线30的隆起焊盘连接端子32。此外，在底膜4的第一主面(表面)上以覆盖第一配线30的方式设置有由环氧树脂等构成的绝缘性抗蚀剂5。此外，隆起焊盘连接端子32通过对在IC芯片安装区域延伸的第一配线30的末端部实施Ni电镀处理、并进一步在Ni电镀上实施Au电镀处理而形成。
第二配线31a设置在与安装有IC芯片1的一面相反的底膜4的第二主面(背面)上。第二配线31a是为了防止第一配线30在底膜4的表面交叉，并且为了高密度地配置配线等目的，在背面迂回第一配线30的一部分而形成的配线。第二配线的尺寸为例如宽50μm、厚度17μm。
此外，多条第二配线31a如图1所示，在IC芯片安装区域具有30μm以上的间隔，且互不连接地与IC芯片安装区域重叠配置。即，多个第二配线31a按照俯视电路基板a时相互分离地通过IC芯片安装区域的方式配置。由此能够实现配线的高密度化。
如图13所示，配线部40a在IC芯片安装工序中具有掩埋在与隆起焊盘重叠的区域的电路基板和压焊装置台之间产生的间隙的功能，其形成在与设置有隆起焊盘2的区域重叠的电路基板20a的第二主面上的区域。即，配线部40a形成在电路基板20a的第二主面侧，并且配线部40a按照俯视电路基板20a时覆盖各个隆起焊盘2的方式配置。此外，配线部40a与第二配线31a通过一体形成而连接，配线部40a具有与第二配线部31a大致相同的宽度和厚度。
这样，由于在与隆起焊盘2重叠的所有区域中存在第二配线31a和配线部40a，因此在IC芯片安装工序中，不会在与隆起焊盘2重叠的区域中产生间隙。因此能够抑制IC芯片热压焊时的电路基板20a的隆起，作为其结果，能够抑制边缘短路的发生。如上所述，在本实施方式中，通过在与隆起焊盘2重叠的区域配置第二配线31a和配线部40a中的任意一个，能有效地抑制边缘短路的发生。换言之，在本实施方式中，当俯视电路基板20a时，按照与所有的隆起焊盘连接端子32重叠的方式形成有第二配线31a和配线部40a中的任意一个。
此外，由于有配线部40a，因此不必按照与隆起焊盘2强行重叠的方式来配置第二配线31a。因此，能够自由地配置第二配线31a，所以能够提高电路基板20a的设计自由度。
而且，在IC芯片安装工序中，如果在与隆起焊盘2重叠的区域存在间隙，则在IC芯片热压焊时，荷重未充分地作用在隆起焊盘2上，在隆起焊盘2与隆起焊盘连接端子32之间有可能发生连接不良。但是，在本实施方式的液晶显示装置中，由于在与隆起焊盘2重叠的所有区域配置有第二配线31a和配线部40a，因此能够有效地抑制不良连接的发生。
下面，举例对电路基板20a的制造方法进行说明。作为电路基板20a的制造方法可以列举减成法(subtractive process)、加成法(additiveprocess)等。
在采用减成法制作电路基板20a的情况下，首先，利用铸造法等制作铜/聚酰亚胺(底膜4)/铜的叠层基板。其中，所谓铸造法是一种例如在铜箔上涂布聚酰亚胺前躯体溶液后，使其干燥和固化而制作铜/聚酰亚胺的叠层基板的方法。
接着，利用光刻技术(Photo Engraving Process，以下也称作“PEP技术”)对所得到的铜/聚酰亚胺/铜的叠层基板的一个侧的面(表面)的铜层进行图案化。然后，按照在IC芯片安装区域配置隆起焊盘连接端子32的方式一体形成隆起焊盘连接端子32和第一配线30。
接着，利用PEP技术对铜/聚酰亚胺/铜的叠层基板的另一个侧的面(背面)的铜层进行图案化，形成具有上述配置方式的多条第二配线31a和配线部40a。
另一方面，在采用加成法制作电路基板20a的情况下，首先，在聚酰亚胺(底膜4)的表面和背面的形成配线的区域以外的区域形成抗蚀剂。
接着，将其浸泡在金属盐与还原剂的混合水溶液中，在聚酰亚胺上实施无电解电镀。由此，在形成配线的区域还原析出金属层。
接下来，实施通常的电解电镀，在金属层上进一步形成铜。接着，通过除去抗蚀剂，形成具有上述配置方式的隆起焊盘连接端子32、第一配线30、多条第二配线31a和配线部40a。
在以上所述方式形成的基板上，利用印刷法，除去有隆起焊盘连接端子32的IC芯片安装区域，以覆盖第一配线30的方式在叠层基板的表面涂布抗蚀剂5。此时，在第一配线30中未被抗蚀剂5覆盖的部分成为隆起焊盘连接端子32。接着，对隆起焊盘连接端子32的表面施以Ni电镀处理和Au电镀处理。
接着，将叠层有绝缘膜6a和粘贴剂层6b的覆盖层薄膜6以覆盖第二配线31a的方式粘贴在叠层基板的背面。
如以上所述方式，制造本发明的电路基板20a。
下面，对在电路基板20a上安装IC芯片1和芯片电子部件21而制造电子电路装置7的方法进行说明。
在本实施方式中，按照现有技术，利用ACF(Anisotropic ConductiveFilm：各向异性导电膜)8连接IC芯片1的隆起焊盘2与电路基板20a上的隆起焊盘连接端子32，然后进行芯片电子部件21的连接。
下面，对利用ACF8连接IC芯片1的隆起焊盘2与电路基板20a上的隆起焊盘连接端子32的方法进行说明。
图4是表示实施方式1的电子电路装置中的IC芯片端部附近的结构的截面模式图，表示利用ACF连接IC芯片与电路基板的情况。其中，对于说明中不需要的结构要素省略图示。
首先，以覆盖隆起焊盘连接端子32的方式在电路基板20a上粘贴ACF8。接着，在将隆起焊盘连接端子32与IC芯片1的隆起焊盘2进行位置对准后，用工具(图中未示)加热和加压(热压焊)IC芯片1，将隆起焊盘2与隆起焊盘连接端子32连接。ACF8是在由环氧树脂等构成的薄膜状的粘合剂8b中分散有在塑料珠电镀有Ni、Au等的导电粒子8a的部件。通过对该ACF8在180℃～210℃下进行加热和加压，导电粒子8a变成被挤压在IC芯片1的隆起焊盘2与隆起焊盘连接端子32之间的状态，隆起焊盘2与隆起焊盘连接端子32电连接。接着，与此同时，通过使粘合剂8b热固化，固定隆起焊盘2与隆起焊盘连接端子32的连接部分，IC芯片1被安装在电路基板20a上。
下面，对在安装有IC芯片1的电路基板20a上连接芯片电子部件21的方法进行说明。
首先，利用印刷法、分配法等，在设置电路基板20a上的芯片电子部件21搭载用的连接端子(图中未示)上涂布焊膏(包含焊粉、溶剂和焊剂的膏状混合物)。
接着，对电路基板20a与芯片电子部件21进行位置对准，搭载芯片电子部件21。
接着，将搭载有芯片电子部件21的电路基板20a投入大约230℃～260℃的回流炉中，使焊膏熔融(回流加热工序)。
其中，在回流加热工序中，介于IC芯片1与底膜4之间的ACF8中所包含的水分被加热变成水蒸气向外部喷出。根据本实施方式的电路基板20a，在IC芯片安装区域中存在配线部40a和第二配线31a均未配置的区域，透过该区域的底膜4和覆盖层薄膜6，水蒸气向外部发散。因此，本实施方式能够防止因回流加热工序中的水蒸气的喷出而引起的隆起焊盘2与隆起焊盘连接端子32之间的连接不良。
之后，冷却和固化焊膏，使芯片电子部件21与电路基板20a电连接。
如上所述，制造本实施方式的电子电路装置7。此外，利用例如ACF连接液晶显示面板10与电子电路装置7，由此制造本实施方式的液晶显示装置100。
其中，在本实施方式中，以利用ACF8连接隆起焊盘2与隆起焊盘连接端子32为例进行了说明。但是，隆起焊盘2与隆起焊盘连接端子32的连接方法并非局限于利用ACF8的连接方法，例如，也可利用Au-Sn共晶键合连接隆起焊盘2与隆起焊盘连接端子32。在使用基于该Au-Sn共晶键合的连接方法的情况下，对隆起焊盘连接端子32进行Sn电镀处理后，以大约400℃将隆起焊盘2热压焊连接在隆起焊盘连接端子32上。Sn电镀在约400℃下通过加热而熔融，如图5所示，在隆起焊盘连接端子32与隆起焊盘2之间形成Au-Sn共晶物12。由此，通过Au-Sn共晶物12连接隆起焊盘连接端子32与隆起焊盘2。然后，在IC芯片1与底膜4之间注入环氧树脂等具有绝缘性的底层填料11并使其固化即可。
此外，在本实施方式中，在电路基板20a的整个背面配置覆盖层薄膜6，但是覆盖层薄膜6也可与IC芯片安装区域重叠具有开口部。这样便能在回流加热工序中更加有效地向外部发散水蒸气。
此外，在本实施方式中，3条第二配线31a配置在IC芯片安装区域内。但是，多条第二配线31a也可在IC芯片安装区域内配置3条以上，由此能够实现配线的更加高密度化。更为具体地来讲，在本实施方式中，如果考虑IC芯片1和第二配线31a的尺寸，能够在安装有IC芯片1的区域内配置2～40条左右的第二配线31a。这样，不仅能够充分确保在各个第二配线31a之间不发生短路的程度的间隔，同时能够更加高密度地配置第二配线31a。
(实施方式2)
下面，对本发明的实施方式2的液晶显示装置进行说明。实施方式2的液晶显示装置仅第二配线和配线部的方式与实施方式1不同，因此，对于在实施方式1和实施方式2中重复的内容，省略其说明。
图6是表示实施方式2的电子电路装置的IC芯片安装区域及其附近的第二主面(背面)侧的结构的平面模式图。其中，在图6中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
在本实施方式的液晶显示装置(电路基板20b)中，第二配线31b与配线部40b互不连接。即，配线部31b是与第二配线31b电绝缘的伪配线。此外，配线部40b与第二配线31b的间隔Db设定为比各个隆起焊盘2间的间隔D2小。这样，由于不存在配线部40b和第二配线31b均未重叠配置的隆起焊盘，因此能够充分抑制边缘短路的发生。
此外，由于在与所有的隆起焊盘重叠的区域的至少一部分配置有第二配线31b和配线部40b，因此，与实施方式1同样，能够有效地抑制在隆起焊盘2与隆起焊盘连接端子32之间发生不良连接。
此外，由于在第二配线31b与配线部40b之间存在空间(间隙)，因此，能够有效地抑制通过配线部40b在第二配线31b间发生短路。
在本实施方式中，因在第二配线31b与配线部40b之间存在空间，因此存在配线部40b和第二配线31b仅配置在一部分的隆起焊盘。但是，由于底膜4通常具有一定程度的韧性(强度)，即具有抗压的保持形状的性能，因此对边缘短路和不良连接的抑制效果基本没有不良影响。
(实施方式3)
下面，对本发明的实施方式3的液晶显示装置进行说明。实施方式3的液晶显示装置仅第二配线和配线部的方式与实施方式1不同，因此，对于在实施方式1和实施方式3中重复的内容，省略其说明。
图7是表示实施方式3的电子电路装置的IC芯片安装区域及其附近的第二主面(背面)侧的结构的平面模式图。其中，在图7中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
本实施方式的液晶显示装置(电路基板20c)包括第二配线31c、具有缝隙的配线部40c。即，在各个配线部40c之间设置有缝隙。此外，各个配线部40c间的间隔Dc设定为比各个隆起焊盘2间的间隔D2小。即，多个配线部40c配置在俯视电路基板20c时覆盖各个隆起焊盘2的区域，并且各个配线部40c具有比间隔D2小的间隔。这样，因为存在配线部40c和第二配线31c均未重叠配置的隆起焊盘，因此能够充分地抑制边缘短路的发生。换言之，在本实施方式中，多个配线部40c配置在俯视电路基板20c时覆盖所有隆起焊盘连接端子32的区域，并且各个配线部40c具有比间隔D2小的间隔。
此外，在与所有的隆起焊盘2重叠的区域的至少一部分配置有第二配线31c和配线部40c。即，按照俯视电路基板20c时与所有的隆起焊盘2的至少一部分重叠的方式配置有第二配线31c和配线部40c的任意一个。因此，与实施方式1同样，能够有效地抑制在隆起焊盘2与隆起焊盘连接端子32之间发生不良连接。
此外，由于配线部40c具有多个缝隙而配置，因此能够有效地抑制通过配线部40c在第二配线31c之间发生短路。
而且，因为能够从各个第二配线31c和配线部40c之间、以及各个配线部40c之间的空间(间隙)(从背面)观察隆起焊盘与隆起焊盘连接端子的位置，所以能够容易地筛选由于IC芯片1的错位导致的不良品。
再者，在本实施方式中，因为在各个配线部40c之间存在空间，所以存在配线部40c和第二配线31c仅重叠配置于一部分的隆起焊盘。但是，由于底膜4通常具有一定程度的韧度(强度)，因此对边缘短路和不良连接的抑制效果基本没有不良影响。
此外，在本实施方式中，由于各个配线部40c按照比各个隆起焊盘2间的间隔D2小的间隔Dc配置，因此，根据隆起焊盘2的尺寸，存在各个配线部40c具有非常高精细的图案的情况。但是，如果利用在实施方式1中说明的加成法进行配线形成，则即便是具有微细图案的配线部40c也能很容易地形成。
此外，在本实施方式中，虽然是使各个配线部40c间的间隔Dc比各个隆起焊盘2间的间隔D2小，但是，在本实施方式中，配线部40c按照各个隆起焊盘连接端子32的间隔以下的间隔配置多个即可，也可以如图16(a)所示，各个配线部40ca间的间隔Dc与各个隆起焊盘连接端子32间的间隔Dt大致相同。
此外，在本实施方式中，也可以如图16(b)所示，是配线部40cb相对隆起焊盘2与隆起焊盘连接端子32的间距方向偏移配置的方式。
而且，在本实施方式中，只要配线部40c按照各个隆起焊盘连接端子32的间隔以下的间隔配置有多个，则也可以如图16(c)所示，多个配线部40cc中的一部分(几个)均不与隆起焊盘2和隆起焊盘连接端子32的任意一个重叠的方式，此外，也可如图16(d)所示，多个配线部40cd的全部(所有)均不与隆起焊盘2和隆起焊盘连接端子32的任意一个重叠的方式。采用这种方式，利用作为基板的底膜4的韧度(强度)也能够抑制边缘短路和连接不良。
(实施方式4)
下面，对本发明的实施方式4的液晶显示装置进行说明。实施方式4的液晶显示装置仅第二配线和配线部的方式与实施方式1不同，因此，对于在实施方式1和实施方式4中重复的内容，省略其说明。
图8是表示实施方式4的电子电路装置的IC芯片安装区域及其附近的第二主面(背面)侧的结构的平面模式图。其中，在图8中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
本实施方式的液晶显示装置(电路基板20d)不具有配线部，包括按照与所有的隆起焊盘2重叠的方式配置的多个第二配线31d。即，多个第二配线31d按照俯视电路基板20d时与所有的隆起焊盘2重叠的方式配置。进一步换言之，所有的隆起焊盘2在俯视电路基板20d时与多个第二配线31d中的任意一个重叠。由此能够抑制边缘短路的发生。再者，在电路基板20d中，以使3条第二配线31d与36个隆起焊盘全部重叠的方式，IC芯片安装区域的各个第二配线31d的宽度比IC芯片安装区域外的各个第二配线31的宽度粗。
此外，由于在与隆起焊盘2重叠的所有区域中配置有第二配线31d，所以与实施方式1同样，能够有效地抑制在隆起焊盘2和隆起焊盘连接端子32之间发生不良连接。
此外，在本实施方式中，第二配线31d配置在IC芯片安装区域的大部分。此外，第二配线31d通常包含通气性小的Cu等金属。因此，在能够有效地发散回流加热工序中的水蒸气这一点上，本实施方式的液晶显示装置与实施方式1、2和3相比，是不利的方式。
其中，在本实施方式中，如图9所示，也可以是粗细大致一定的多条第二配线31e按照与所有隆起焊盘2重叠的方式配置的电路基板20e。
(实施方式5)
下面，对本发明的实施方式5的液晶显示装置进行说明。其中，对于在实施方式1和实施方式5中重复的内容，省略其说明。
图10是表示实施方式5的液晶显示装置中使用的IC芯片底面的结构的平面模式图。此外，图11是表示实施方式5的电子电路装置的IC芯片安装区域及其附近的结构的平面模式图，(a)表示第一主面(表面)侧，(b)表示第二主面(背面)。其中，在图11(a)中，虚线和点划线分别表示配置有隆起焊盘和IC芯片的区域，在图11(b)中，虚线和点划线分别表示配置在第一主面(表面)上的隆起焊盘和IC芯片。
本实施方式的IC芯片1f如图10所示，具有沿着IC芯片1f的周边错列状配置成两列的隆起焊盘2f。即，隆起焊盘2f的内侧隆起焊盘9a与外侧隆起焊盘9b相互错开排列。由此能够实现IC芯片1f的小型化。
本实施方式的电路基板20f，如图11(a)所示，包括：分别配置在与内侧隆起焊盘9a和外侧隆起焊盘9b重叠的区域中的内侧隆起焊盘连接端子32a和外侧隆起焊盘连接端子32b、和在各个内侧隆起焊盘连接端子32a的内侧形成的通孔41。
外侧隆起焊盘连接端子32b与第一配线30f一体形成，在电路基板20f的表面与第一配线30f连接。另一方面，如图11(b)所示，内侧隆起焊盘连接端子32a通过通孔41与电路基板20f背面的第二配线31f连接。这样，本实施方式的电路基板20f不仅能够抑制在内侧隆起焊盘连接端子32a与外侧隆起焊盘连接端子32b之间发生短路等的不良状况，并且能够安装小型的IC芯片1f。
此外，电路基板20f包括与内侧隆起焊盘9a和外侧隆起焊盘9b重叠配置的第二配线31f和配线部40f。由此能够有效地抑制边缘短路的发生。
此外，由于第二配线31f和配线部40f配置在与隆起焊盘2f(内侧隆起焊盘9a和外侧隆起焊盘9b)重叠的所有区域中，因此，与实施方式1同样，能够有效地抑制在隆起焊盘2f和隆起焊盘连接端子32(内侧隆起焊盘连接端子32a和外侧隆起焊盘连接端子32b)之间发生连接不良。
下面，对本实施方式的液晶显示装置的制造方法进行说明。此外，本实施方式的液晶显示装置除了通孔形成工序以外，能够按照与实施方式1的液晶显示装置同样的制造方法制作。因此，下面仅对通孔的形成方法进行说明。
通孔41可以采用一般的通孔电镀技术形成。即，首先，在采用实施方式1中说明的方法制作的铜/聚酰亚胺/铜的叠层基板上通过激光、钻孔等开孔。
接着，将叠层基板浸泡在处理液中，在孔的内壁与叠层基板的整个铜面上电镀形成铜。此时，在叠层基板的整个铜箔面上也附上电镀，因此，铜箔的厚度变厚。
接着，利用PEP技术形成第一和第二配线图案。
按照上述方法能够制作具有通孔41的电路基板20f。
此外，在本实施方式的液晶显示装置中，配线部40f与第二配线31f并不连接，但是，配线部40f也可以与第二配线31f连接。此外，如图12所示，本实施方式的液晶显示装置也可以是不具有配线部，但包括按照与所有的隆起焊盘2f重叠的方式配置(形成)的第二配线31h的方式。
如上所述，在各个实施方式中，作为液晶显示装置，以使用TFT作为开关元件的有源矩阵型液晶显示装置为例进行了说明。但是，本发明的显示装置并非局限于TFT等三端子元件，也可以是使用MIM(Metal Insulator Metal：金属-绝缘体-金属)等双端子元件作为开关元件的有源矩阵型液晶显示装置。此外，本发明的显示装置不仅可以适用于有源驱动型的显示装置，也可以适用于无源(多路)驱动型的显示装置。再者，本发明的显示装置也能适用于透过型、发射型和透过反射两用型的任意一种类型的显示装置。
当然，各个实施方式也可以适当组合使用。
而且，本申请是基于2006年3月14日提出申请的日本国专利申请2006-69892号，主张基于巴黎公约或进入国的法规的优先权。该申请的全部内容被作为参考加入在本申请中。
此外，本申请说明书中的“以上”和“以下”包括该数值(临界值)。

Claims (9)

1.一种电路基板，其包括具有安装半导体集成电路的第一主面和第二主面的基板，在该第一主面上形成有具有隆起焊盘连接端子的第一配线，在该第二主面上形成有第二配线，其特征在于：
该第二配线与安装半导体集成电路的区域重叠并相互独立地设置有多条，
该电路基板在与设置有隆起焊盘连接端子的区域重叠的第二主面内的区域中具备配线部，
所述第二配线与所述配线部一体形成，由此，所述配线部与所述第二配线连接，
在所述电路基板中，多个所述第二配线和所述配线部按照在俯视所述电路基板时覆盖全部所述隆起焊盘连接端子的方式形成。
2.根据权利要求1所述的电路基板，其特征在于：
所述配线部的厚度与第二配线的厚度一致。
3.根据权利要求1所述的电路基板，其特征在于：
所述隆起焊盘连接端子沿着安装半导体集成电路的区域的边界线配置成多列，
所述电路基板具备通孔，并且最内周的隆起焊盘连接端子与第二配线通过通孔连接。
4.根据权利要求3所述的电路基板，其特征在于：
所述隆起焊盘连接端子错列状地配置成两列以上。
5.根据权利要求3所述的电路基板，其特征在于：
所述通孔配置在比最内周的隆起焊盘连接端子更靠内侧。
6.一种电路基板，其包括具有安装半导体集成电路的第一主面和第二主面的基板，在该第一主面上形成有具有隆起焊盘连接端子的第一配线，在该第二主面上形成有第二配线，其特征在于：
该第二配线与安装半导体集成电路的区域重叠并相互独立地设置有多条，
该电路基板在第二主面侧的配置有隆起焊盘连接端子的区域中具备多个配线部，
在各个配线部之间设置有缝隙，各个配线部的间隔被设定成小于各个隆起焊盘连接端子的间隔，
该多个配线部中的至少一个不与隆起焊盘连接端子重叠。
7.一种电路基板，其包括具有安装半导体集成电路的第一主面和第二主面的基板，在该第一主面上形成有具有隆起焊盘连接端子的第一配线，在该第二主面上形成有第二配线，其特征在于：
该第二配线与所有的隆起焊盘连接端子重叠配置有多条，
与该隆起焊盘连接端子重复的多条第二配线通过安装半导体集成电路的区域。
8.一种电子电路装置，其特征在于，包括：
权利要求1～7中任一项所述的电路基板、和隆起焊盘连接在所述隆起焊盘连接端子上的半导体集成电路。
9.一种显示装置，其特征在于：
包括权利要求8所述的电子电路装置而构成。
CN2007800088063A 2006-03-14 2007-03-14 电路基板、电子电路装置和显示装置 Expired - Fee Related CN101401496B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006069892 2006-03-14
JP069892/2006 2006-03-14
PCT/JP2007/055117 WO2007105763A1 (ja) 2006-03-14 2007-03-14 回路基板、電子回路装置及び表示装置

Publications (2)

Publication Number Publication Date
CN101401496A CN101401496A (zh) 2009-04-01
CN101401496B true CN101401496B (zh) 2012-10-31

Family

ID=38509579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800088063A Expired - Fee Related CN101401496B (zh) 2006-03-14 2007-03-14 电路基板、电子电路装置和显示装置

Country Status (5)

Country Link
US (1) US20090044967A1 (zh)
EP (1) EP2007180A4 (zh)
JP (1) JP4931908B2 (zh)
CN (1) CN101401496B (zh)
WO (1) WO2007105763A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600945B (zh) * 2016-03-30 2017-10-01 友達光電股份有限公司 一種顯示器模組以及一種顯示器模組製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798895B1 (ko) * 2006-12-21 2008-01-29 주식회사 실리콘웍스 방열패턴을 구비하는 반도체 집적회로
JP4973513B2 (ja) * 2008-01-15 2012-07-11 日立電線株式会社 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
JP4981744B2 (ja) 2008-05-09 2012-07-25 日東電工株式会社 配線回路基板およびその製造方法
CN102062960A (zh) * 2009-11-13 2011-05-18 群康科技(深圳)有限公司 液晶显示器面板
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
US20130292819A1 (en) * 2012-05-07 2013-11-07 Novatek Microelectronics Corp. Chip-on-film device
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR20150095988A (ko) * 2014-02-13 2015-08-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6044745B2 (ja) * 2014-09-03 2016-12-14 株式会社村田製作所 モジュール部品
KR102251231B1 (ko) 2014-09-16 2021-05-12 엘지디스플레이 주식회사 구동 칩 패키지 및 이를 포함하는 표시장치
JP6197980B1 (ja) * 2015-11-10 2017-09-20 株式会社村田製作所 多層基板、部品実装基板及び部品実装基板の製造方法
WO2019103132A1 (ja) * 2017-11-27 2019-05-31 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
JP7016147B2 (ja) * 2017-11-29 2022-02-04 深▲セン▼通鋭微電子技術有限公司 チップオンフィルム型半導体装置
KR20210064212A (ko) 2018-09-25 2021-06-02 히타치 긴조쿠 가부시키가이샤 플렉시블 프린트 배선판, 접합체, 압력 센서 및 질량 유량 제어 장치
WO2020111125A1 (ja) * 2018-11-28 2020-06-04 京セラ株式会社 電子素子実装用基板、および電子装置
KR20210065580A (ko) * 2019-11-27 2021-06-04 엘지디스플레이 주식회사 플렉서블 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1108024A (zh) * 1993-12-21 1995-09-06 国际商业机器公司 具副面i/o焊盘的印刷电路卡
CN1263690A (zh) * 1998-04-09 2000-08-16 精工爱普生株式会社 压接连接衬底、液晶装置及电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5761853A (en) * 1980-09-30 1982-04-14 Mitsubishi Motors Corp Oil pressure control device
JPS615804Y2 (zh) * 1980-09-30 1986-02-21
JPS59133212A (ja) 1983-01-21 1984-07-31 Nitto Chem Ind Co Ltd 残存モノマ−の少ないカチオン性ポリマ−の製造方法
JPH09321390A (ja) * 1996-05-31 1997-12-12 Olympus Optical Co Ltd 両面フレキシブル配線板
JP2959480B2 (ja) * 1996-08-12 1999-10-06 日本電気株式会社 半導体装置及びその製造方法
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
JP2000294895A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP2002093853A (ja) * 2000-09-07 2002-03-29 Internatl Business Mach Corp <Ibm> プリント配線板およびフリップチップ実装方法
JP2002252325A (ja) * 2001-02-23 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
EP1256982A1 (fr) * 2001-05-11 2002-11-13 Valtronic S.A. Module électronique et son procede d'assemblage
JP4113767B2 (ja) 2002-12-10 2008-07-09 シャープ株式会社 配線基板およびこれを有する電子回路素子、並びに表示装置
JP4066423B2 (ja) 2003-03-28 2008-03-26 シャープ株式会社 電子回路素子、表示装置及び電子回路素子の製造方法
JP2006069892A (ja) 2004-08-31 2006-03-16 Iwatomo Kk 化粧品
JP4843214B2 (ja) * 2004-11-16 2011-12-21 株式会社東芝 モジュール基板およびディスク装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1108024A (zh) * 1993-12-21 1995-09-06 国际商业机器公司 具副面i/o焊盘的印刷电路卡
CN1263690A (zh) * 1998-04-09 2000-08-16 精工爱普生株式会社 压接连接衬底、液晶装置及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600945B (zh) * 2016-03-30 2017-10-01 友達光電股份有限公司 一種顯示器模組以及一種顯示器模組製造方法

Also Published As

Publication number Publication date
EP2007180A1 (en) 2008-12-24
CN101401496A (zh) 2009-04-01
JPWO2007105763A1 (ja) 2009-07-30
US20090044967A1 (en) 2009-02-19
EP2007180A4 (en) 2011-03-23
JP4931908B2 (ja) 2012-05-16
WO2007105763A1 (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
CN101401496B (zh) 电路基板、电子电路装置和显示装置
CN1744375B (zh) 连接用基板、连接结构、连接方法和电子仪器
DE60029524T2 (de) Flexible Leiterplatte, elektro-optische Vorrichtung und elektronisches Gerät
KR100739851B1 (ko) 실장 기판 및 전자 기기
US7660129B2 (en) Printed circuit board, solder connection structure and method between printed circuit board and flexible printed circuit board
DE19632200C2 (de) Multichipmodul
KR940007578A (ko) 액정 표시 장치 및 반도체 소자의 실장 구조 및 반도체 소자의 실장 방법 및 전자 광학 및 전자인자 장치
CN101574022A (zh) 电子电路装置及其制造方法以及显示装置
US20060125995A1 (en) Liquid crystal display with compact IC chip configuration
EP1192841B1 (de) Intelligentes leistungsmodul
DE112004000007T5 (de) Mehrschicht-Leiterplatte mit Metallkern
US7791701B2 (en) Circuit film comprising a film substrate connected to the control board, wire board, and display panel
CN111328192A (zh) 加法制造玻璃基板pcb板及led显示器的方法
KR100671660B1 (ko) 연성 회로 기판 및 그것을 채용한 표시 장치
DE102005053974B3 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer elektronischen Schaltungsanordnung
JP2000219864A (ja) 導電接着剤、実装構造体、液晶装置、電子機器、並びに実装構造体、液晶装置、及び電子機器の製造方法
KR100483403B1 (ko) 표시장치용인쇄회로기판의패드패턴
CN101252105A (zh) 电路板结构、覆晶电路和驱动电路的布线结构
US11197377B2 (en) Flexible circuit board and method for producing same
US8077443B2 (en) Capacitor structure with raised resonance frequency
KR19990014011A (ko) 액정표시장치
JP4113723B2 (ja) 液晶表示装置
KR100578961B1 (ko) 테이프 캐리어 패키지를 갖는 플라즈마 디스플레이 장치
JPH0553269U (ja) 高周波シールド構造を有する多層配線基板
JP3515415B2 (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121031