JP4843214B2 - モジュール基板およびディスク装置 - Google Patents

モジュール基板およびディスク装置 Download PDF

Info

Publication number
JP4843214B2
JP4843214B2 JP2004331979A JP2004331979A JP4843214B2 JP 4843214 B2 JP4843214 B2 JP 4843214B2 JP 2004331979 A JP2004331979 A JP 2004331979A JP 2004331979 A JP2004331979 A JP 2004331979A JP 4843214 B2 JP4843214 B2 JP 4843214B2
Authority
JP
Japan
Prior art keywords
circuit pattern
active element
element component
printed wiring
mounting region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004331979A
Other languages
English (en)
Other versions
JP2006147652A (ja
Inventor
慎 青木
邦康 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004331979A priority Critical patent/JP4843214B2/ja
Priority to US11/273,953 priority patent/US7327040B2/en
Priority to CNA2005101253658A priority patent/CN1802071A/zh
Publication of JP2006147652A publication Critical patent/JP2006147652A/ja
Application granted granted Critical
Publication of JP4843214B2 publication Critical patent/JP4843214B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B25/00—Apparatus characterised by the shape of record carrier employed but not specific to the method of recording or reproducing, e.g. dictating apparatus; Combinations of such apparatus
    • G11B25/04—Apparatus characterised by the shape of record carrier employed but not specific to the method of recording or reproducing, e.g. dictating apparatus; Combinations of such apparatus using flat record carriers, e.g. disc, card
    • G11B25/043—Apparatus characterised by the shape of record carrier employed but not specific to the method of recording or reproducing, e.g. dictating apparatus; Combinations of such apparatus using flat record carriers, e.g. disc, card using rotating discs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4846—Constructional details of the electrical connection between arm and support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Moving Of Heads (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、モジュール基板およびディスク装置に関する。
プリント配線板の回路パターンにベアチップのような能動素子部品を実装したモジュール基板が知られている。このモジュール基板において、能動素子部品をプリント配線板の回路パターンに実装する際、プリント配線板の回路パターンに能動素子部品の電極をはんだなどで接続した後、プリント配線板と能動素子部品の間にアンダーフィル形成用樹脂溶液を注入し、硬化させることによりアンダーフィルを形成し、プリント配線板に対する能動素子部品の機械的な固定性等を高めることが行われている。
しかしながら、アンダーフィル形成用樹脂溶液を注入する際、その樹脂溶液がプリント配線板の能動素子部品の実装領域から周辺部品に流れて広がるため、次のような問題を生じる。例えば、エポキシ樹脂を主材料とするリジッド絶縁基材が組み込まれたプリント配線板を用いるモジュール基板では前記アンダーフィルの周辺部品への広がりにより能動素子部品の交換に支障をきたす。また、ポリイミドフィルムのようなフレキシブル絶縁基材が組み込まれたプリント配線板を用いるモジュール基板ではアンダーフィルが硬化性樹脂を主成分とする硬い性質を有するため、アンダーフィルが広がった箇所においてその柔軟性が低下する。さらに、アンダーフィルが広がる箇所で折り曲げると、アンダーフィルが剥がれてダストが発生し、ディスク装置の場合、メディアに悪影響を及ぼす。
このようなことから、従来、能動素子部品をアンダーフィルで固定した構造のモジュール基板では能動素子部品が実装されるプリント配線板の回路パターン部分の間隔を広げたり、流れ止め用のダムや溝を形成したりすることが行われている。しかしながら、部品実装の高密度化に伴って、アンダーフィルの流れを考慮した部品の配置、ダム／溝の形成は実質的に困難となる。
一方、特許文献１には例えば折畳式の携帯電話の繰り返し屈曲を受けるヒンジ部に配置され、回路パターンのような金属層を一対のフィルムで挟持した構造で、少なくとも一方のフィルムが耐摩擦性部材または耐摩耗部材（例えばフッ素樹脂）であり、携帯電話の多数回（例えば約１万回）の開閉動作でも切断を防ぐことが可能なフレキシブルプリント配線板が記載されている。
特開２００１−１０２７００
本発明は、アンダーフィルがプリント配線板の能動素子部品の実装領域から周辺部品に広がるのを防止することが可能なモジュール基板を提供することを目的とする。
また、本発明はベース部とこのベース部から延出し、ヘッドアクチュエータに接続された帯状フレキシブルプリント配線板とを有し、それらの部材間での折り曲げ性を改良したフレキシブルモジュール基板を備えたディスク装置を提供することを目的とする。
本発明によると、絶縁基材と、
この絶縁基材に設けられた回路パターンと、
前記回路パターンを含む前記絶縁基材上に前記回路パターンの実装領域を露出させて設けられた保護膜と、
前記回路パターンの実装領域上に実装された能動素子部品と、
少なくとも前記能動素子部品の実装領域の周辺近傍に位置する前記保護膜上に設けられたフッ素樹脂膜と、
前記能動素子部品と前記回路パターンの実装領域との間に充填されたアンダーフィルと
を備え、
前記アンダーフィルの周縁端部が前記実装領域側に位置する前記フッ素樹脂膜の端部に対して離間して位置することを特徴とするモジュール基板が提供される。
また本発明によると、ディスク状の記録媒体；
前記記録媒体を支持すると共に回転させる駆動部材；
前記記録媒体に対して情報処理を行うヘッド；
前記ヘッドを支持すると共にそのヘッドを前記記録媒体に対して移動させるヘッドアクチュエータ；および
フレキシブルプリント配線板を有するベース部と、このベース部のフレキシブルプリント配線板から折り曲げて延出され、前記ヘッドアクチュエータに接続された帯状フレキシブルプリント配線板とを含むフレキシブルモジュール基板；
を具備し、
前記フレキシブルモジュール基板の前記ベース部は、
絶縁基材と、この絶縁基材に設けられた回路パターンと、前記回路パターンを含む前記絶縁基材上に前記回路パターンの実装領域を露出させて設けられた保護膜と、前記回路パターンの実装領域上に実装された能動素子部品と、少なくとも前記能動素子部品の実装領域の周辺近傍に位置する前記保護膜上に設けられたフッ素樹脂膜と、前記能動素子部品と前記回路パターンの実装領域との間に充填されたアンダーフィルとを備え、前記アンダーフィルの周縁端部が前記実装領域側に位置する前記フッ素樹脂膜の端部に対して離間して位置することを特徴とするディスク装置が提供される。
本発明によれば、必要以外の部分にアンダーフィルが広がらないため、従来の流れ防止用のダムや溝が不要になって部品間隔を狭くでき、能動素子部品の高密度実装が可能なモジュール基板を提供できる。
本発明によれば、ベース部とこのベース部から延出し、ヘッドアクチュエータに接続された帯状フレキシブルプリント配線板とを有し、それらの部材間での折り曲げ性を改良したフレキシブルモジュール基板を備えた信頼性の高いディスク装置を提供できる。
以下、本発明に係るモジュール基板およびディスク装置を図面を参照して詳細に説明する。
（第１実施形態）
図１は、この第１実施形態に係るリジッド絶縁基材を有するプリント配線板を備えたモジュール基板を示す断面図である。
例えばガラスエポキシ樹脂からなるリジッド絶縁基材１は、表裏面に回路パターン２，３がそれぞれ形成されている。スルーホール４（後述する）は、リジッド絶縁基材１を貫通して形成され、そのスルーホール４の両端開口部周辺の絶縁基材１の表裏にはランド５，６（後述する）が形成されている。保護膜であるソルダーレジスト膜７，８は、前記回路パターン２，３を含むリジッド絶縁基材１の表裏面に形成されている。表面側のソルダーレジスト膜７は、能動素子および受動素子の部品が実装される回路パターン２の箇所およびランド５の箇所で開口されている。裏面側のソルダーレジスト膜８は、ランド６の箇所で開口されている。このようなリジッド絶縁基材１、回路パターン２，３、ランド５，６を有するスルーホール４およびソルダーレジスト７，８によりリジッドプリント配線板（以下、ＲＰＣと称す）９を構成している。
フッ素樹脂膜１０は、少なくとも能動素子部品の実装領域の周辺近傍に位置する前記ソルダーレジスト膜７部分に被覆されている。
能動素子部品（例えばベアチップ）１１の電極１２は、前記ＲＰＣ９の表面側のソルダーレジスト膜７の開口（実装領域）から露出した回路パターン２にはんだ材１３を介して接続されている。アンダーフィル１３は、前記実装領域において絶縁基材１とベアチップ１１の間に介在され、ベアチップ１１を絶縁基材１に対して機械的に固定している。受動素子部品（例えばチップ抵抗体）１４，１５は前記ＲＰＣ９の表面側のソルダーレジスト膜７の開口（実装領域）から露出した回路パターン２にそれぞれ接続されている。
前記能動素子部品としては、ベアチップに限らず、例えばボールグリッドアレイ（ＢＧＡ）、プラスチックボールグリッドアレイ（ＰＢＧＡ）、プラスチック微細ピッチボールグリッドアレイ（ＰＦＢＧＡ）、スタックプラスチック微細ピッチボールグリッドアレイ（Stacked ＰＦＢＧＡ）、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）等を用いることができる。
前記受動素子部品としては、チップ抵抗体に限らず、例えばチップコンデンサを用いることができる。
前記フッ素樹脂としては、例えばポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体（ＦＥＰ）、テトラフルオロエチレン・エチレン共重合体（ＥＴＦＥ）、ポリビニリデンフルオライド（ＰＶＤＦ）およびポリクロロトリフルオロエチレン（ＰＣＴＦＥ）等を用いることができる。
前記フッ素樹脂膜は、５〜５０μｍの厚さを有することが好ましい。
前記アンダーフィルは、例えばフィラーが充填されたエポキシ樹脂から作られる。
次に、前述した図１に示すモジュール基板の製造方法を図２を参照して説明する。
まず、図２の（Ａ）に示すように例えばガラスエポキシ樹脂からなるリジッド絶縁基材１の表裏面に銅箔２１，２２を張り付けた、いわゆる両面銅張り板を用意する。つづいて、図２の（Ｂ）に示すようにこの両面銅張り板にドリル等により穴２３を穿設する。ひきつづき、電気めっき（例えば電気銅めっき）を施すことにより図２の（Ｃ）に示すように銅箔２１，２２上に電気銅めっき膜２４，２５を形成すると共に、穴２３の箇所にスルーホール２６を形成する。
次いで、図２の（Ｄ）に示すようにリジッド絶縁基板１表裏面の銅箔２１，２２、電気銅めっき膜２４，２５を図示しないレジストパターンをマスクとして選択的にエッチング除去することによりリジッド絶縁基板１表裏面に回路パターン２，３を形成する。つづいて、図２の（Ｅ）に示すように前記回路パターン２，３を含むリジッド絶縁基材１の表裏面にソルダーレジスト膜７，８を能動素子および受動素子の部品が実装される回路パターン２の箇所およびランド５の箇所で開口されるように形成することによりリジッドプリント配線板（ＲＰＣ）９を作製する。ひきつづき、図２の（Ｆ）に示すように少なくとも能動素子部品の実装領域の周辺近傍に位置するソルダーレジスト膜７部分にフッ素樹脂膜１０を形成する。このフッ素樹脂膜１０は、所望のパターンのフィルム状フッ素樹脂を前記ソルダーレジスト膜７上に接着剤で貼り合わせる方法、または前記ソルダーレジスト膜７上にフッ素樹脂溶液を印刷技術で塗付し、焼き付ける方法を採用することができる。
この後、前述した図１に示すように前記ＲＰＣ９の表面側のソルダーレジスト膜７の開口（実装領域）から露出した回路パターン２に能動素子部品（例えばベアチップ）１１の電極１２をはんだ材１３を介して接続する。この実装領域において前記回路パターン２を含む絶縁基材１とベアチップ１１の間にアンダーフィル形成用樹脂溶液（例えばフィラーを含むエポキシ樹脂溶液）を例えばディスペンスノズルから滴下し、乾燥、硬化することにより絶縁基材１にベアチップ１１を機械的に固定するためのアンダーフィル１４を形成する。また、前記ＲＰＣ９の表面側のソルダーレジスト膜７の開口（実装領域）から露出した回路パターン２に受動素子部品（例えばチップ抵抗体）１５，１６をそれぞれ実装する。このような工程によりＲＰＣ９にベアチップ１１、チップ抵抗体１５，１６等が実装されたモジュール基板を製造する。
以上、第１実施形態によれば少なくとも能動素子部品の実装領域の周辺近傍に位置するプリント配線板９のソルダーレジスト膜７に濡れ難い高い撥水性を有するフッ素樹脂膜１０を被覆することによって、実装領域において能動素子部品（例えばベアチップ）１１の電極１２を回路パターン２にはんだ材１３を介して接続し、アンダーフィル１３で絶縁基材１にベアチップ１１を機械的に固定する際、前記アンダーフィル１３がプリント配線板９のベアチップ１１の実装領域から周辺部品に広がるのを防止できる。その結果、従来の流れ防止用のダムや溝が不要になり、部品間隔を狭くことができるため、ベアチップ１１等が高密度実装されたモジュール基板を提供できる。
また、リジッド絶縁基材１を有するプリント配線板９に能動素子部品１１を実装したモジュール基板において、能動素子部品１１の不良により新しい能動素子部品に交換する場合、前記アンダーフィル１３がプリント配線板の能動素子部品１１の実装領域から周辺部品に広がるのを防止できるため、周辺部品を損傷することなく能動素子部品を容易に交換することが可能になる。
なお、第１実施形態では両面に回路パターンが形成されたリジッドプリント配線板を用いたが、これに限定されない。例えば、片面に回路パターンが形成されたリジッドプリント配線板、内部に内層回路パターンを有するリジッド多層プリント配線板を用いてもよい。
（第２実施形態）
図３は、この第２実施形態に係るフレキシブル絶縁基材を有するフレキシブルプリント配線板を備えたモジュール基板を示す断面図である。
例えばポリイミドからなるフレキシブル絶縁基材３１は、開口部３２が部分的に形成されている。このフレキシブル絶縁基材３１は、表面に例えばＣｒ／ＣｕとＣｕの層構造を有する回路パターン３３が形成され、裏面（後述する少なくとも能動素子部品と対向する箇所）に例えばＳＵＳからなる裏打ち板３４が形成されている。前記回路パターン３３は、その露出面が例えばＮｉ薄膜３５で覆われている。保護膜である例えばポリイミドからなるカバーレイ３６は、前記回路パターン３３を含むフレキシブル絶縁基材３１上に形成されている。このカバーレイ３６は、能動素子部品が実装される回路パターン３３部分で開口されている。例えばＮｉ／Ａｕ薄膜３７は、前記開口から露出した回路パターン３３のＮｉ薄膜３５上に形成されている。このようなフレキシブル絶縁基材３１、回路パターン３３、Ｎｉ薄膜３５、Ｎｉ／Ａｕ薄膜３７、裏打ち板３４およびカバーレイ３６によりフレキシブルプリント配線板（以下、ＦＰＣと称す）３８を構成している。
フッ素樹脂膜３９は、少なくとも能動素子部品の実装領域の周辺近傍に位置する前記カバーレイ３６部分に被覆されている。
能動素子部品（例えばベアチップ）４０の電極（図示せず）は、前記ＦＰＣ３８のカバーレイ３６の開口（実装領域）から露出した回路パターン３３のＮｉ／Ａｕ薄膜３７にはんだ材４１を介して接続されている。アンダーフィル４２は、前記実装領域において前記カバーレイ３６とベアチップ４０の間に介在され、ベアチップ４０をカバーレイ３６に対して機械的に固定している。
前記能動素子部品としては、前記第１実施形態で説明したようにベアチップに限らず、例えばボールグリッドアレイ（ＢＧＡ）、プラスチックボールグリッドアレイ（ＰＢＧＡ）、プラスチック微細ピッチボールグリッドアレイ（ＰＦＢＧＡ）、スタックプラスチック微細ピッチボールグリッドアレイ（Stacked ＰＦＢＧＡ）、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）等を用いることができる。
前記フッ素樹脂としては、前記第１実施形態で説明したのと同様なものを用いることができる。このフッ素樹脂膜は、５〜５０μｍの厚さを有することが好ましい。
前記アンダーフィルは、例えばフィラーが充填されたエポキシ樹脂から作られる。
次に、前述した図３に示すモジュール基板の製造方法を図４、図５を参照して説明する。
まず、図４の（Ａ）に示すように例えばＳＵＳ製薄板５１に感光性ポリイミド膜５２を形成する。つづいて、図４の（Ｂ）に示すように前記感光性ポリイミド膜５２をホトリソグラフィーによりパターニングして開口部３２が部分的に形成されたフレキシブル絶縁基材３１を形成する。
次いで、図４の（Ｃ）に示すように前記開口部３２を含むフレキシブル絶縁基材３１の表面に例えばスパッタ法によりＣｒ／Ｃｕのめっき用下地層５３を形成する。つづいて、図４の（Ｄ）に示すように前記下地層５３表面にレジスト膜の被覆、ホトリソグラフィーにより回路パターン形成部が露出しためっきレジストパターン５４を形成した後、ＳＵＳ製薄板５１および下地層５３を共通電極とした例えば電気銅めっきを施すことによりＣｕパターン５５を形成する。その後、図４の（Ｅ）に示すようにめっきレジストパターン５４を除去した。
次いで、図４の（Ｆ）に示すようにＣｕパターン５５をマスクとして下地層５３を選択的にエッチング除去してＣｒ／ＣｕとＣｕの層構造を有する回路パターン３３を形成する。つづいて、無電解Ｎｉめっきを施すことにより図４の（Ｇ）に示すように回路パターン３３の露出表面にＮｉ薄膜３５を形成した後、開口部３２を除くフレキシブル絶縁基材３１上に例えばポリイミドからなるカバーレイ３６を形成する。
次いで、図５の（Ｈ）に示すように所定の回路パターン３３において、その表面を覆うカバーレイ３６部分を選択的に除去して同回路パターン３３上のＮｉ薄膜３５を露出させた後、無電解Ｎｉめっき、無電解Ａｕめっきを施すことにより図５の（Ｉ）に示すように露出したＮｉ薄膜３５上にＮｉ／Ａｕ薄膜３７を形成する。つづいて、図５の（Ｊ）に示すように表面のカバーレイ３６全面にレジスト膜５６を覆い、かつＳＵＳ製薄板５１裏面にレジスト膜の被覆、ホトリソグラフィーによりレジストパターン５７を形成した後、このレジストパターン５７をマスクとしてＳＵＳ製薄板５１を選択的にエッチング除去して裏打ち板３４を形成する。この後、レジスト膜５６およびレジストパターン５７を除去することにより図５の（Ｋ）に示すフレキシブルプリント配線板（ＦＰＣ）３８を作製する。ひきつづき、図５の（Ｌ）に示すように能動素子部品の実装領域の周辺近傍に位置する前記カバーレイ３６部分にフッ素樹脂膜３９を形成する。このフッ素樹脂膜３９は、所望のパターンのフィルム状フッ素樹脂を前記カバーレイ３６上に接着剤で貼り合わせる方法、または前記カバーレイ３６上にフッ素樹脂溶液を印刷技術で塗付し、焼き付ける方法を採用することができる。
次いで、図５の（Ｍ）に示すように前記ＦＰＣ３８のカバーレイ３６の開口（実装領域）から露出した回路パターン３３上のＮｉ／Ａｕ薄膜３７に能動素子部品（例えばベアチップ）４０の電極（図示せず）をはんだ材４１を介して接続した後、この実装領域においてカバーレイ３６とベアチップ４０の間にアンダーフィル形成用樹脂溶液（例えばフィラーを含むエポキシ樹脂溶液）５８を例えばディスペンスノズル５９から滴下し、乾燥、硬化することにより、前述した図３に示すようにカバーレイ３６にベアチップ４０を機械的に固定するためのアンダーフィル４２を形成し、ＦＰＣ３８にベアチップ４０等が実装されたフレキシブルモジュール基板を製造する。
以上、第２実施形態によれば少なくとも能動素子部品の実装領域の周辺近傍に位置するプリント配線板３８のカバーレイ３６に濡れ難い高い撥水性を有するフッ素樹脂膜３９を被覆することによって、実装領域において能動素子部品（例えばベアチップ）４０の電極を回路パターン３３のＮｉ／Ａｕ薄膜３７にはんだ材４１を介して接続し、アンダーフィル４２でカバーレイ３６にベアチップ４０を機械的に固定する際、前記アンダーフィル４２がプリント配線板３８のベアチップ４０の実装領域から周辺部品に広がるのを防止できる。その結果、従来の流れ防止用のダムや溝が不要になり、部品間隔を狭くことができるため、ベアチップ４０等を高密度実装することが可能なモジュール基板を提供できる。
また、フレキシブルプリント配線板３８に能動素子部品（例えばベアチップ）４０を実装したモジュール基板において、硬化性樹脂を主成分とする硬い性質を有するアンダーフィル４２がベアチップ４０の実装領域から周辺のカバーレイ３８に広がるのを防止できるため、ベアチップ４０の実装箇所近傍で折り曲げる際に、そのアンダーフィルの延出箇所で剥がれを生じてダストが発生し、ディスク装置の場合、メディアに悪影響を及ぼすのを回避できる。
さらに、フレキシブル絶縁基材３１の裏面に裏打ち板３４を少なくともベアチップ４０に対向するように取り付けることによって、そのベアチップ４０が実装されるフレキシブル絶縁基材３１部分の柔軟性を抑えて、前記ベアチップ４０をフレキシブルプリント配線板３８に良好に固定することが可能になる。
なお、第２実施形態でのフレキシブルプリント配線板の作製において銅張りポリイミドフィルムを出発素材として用いてもよい。
（第３実施形態）
図６は、この第３実施形態に係るディスク装置としてのハードディスクドライブ（以下ＨＤＤと称する）を示す斜視図、図７は図６のフレキシブルモジュール基板を示す斜視図である。
図６に示すように、ＨＤＤは、上面の開口した矩形箱状のケース６１と、複数のねじによりケースにねじ止めされてケースの上端開口を閉塞する図示しないトップカバーと、を有している。
ケース６１内には、記録媒体としての２枚の磁気ディスク６２ａ、６２ｂ、これらの磁気ディスクを支持および回転させる駆動部材としてのスピンドルモータ６３、磁気ディスクに対して情報の記録、再生を行なう複数の磁気ヘッド、これらの磁気ヘッドを磁気ディスク６２ａ、６２ｂに対して移動自在に支持したヘッドアクチュエータ６４、ヘッドアクチュエータ６４を回動および位置決めするボイスコイルモータ（以下ＶＣＭと称する）６５、磁気ヘッドが磁気ディスクの最外周に移動した際、磁気ヘッドを磁気ディスクから離間した位置に保持するランプロード機構６６、およびプリアンプ、ベアチップ等の電子部品が実装されたフレキシブルモジュール基板６７が収納されている。
また、ケース６１の外面には、フレキシブルモジュール基板６７を介してスピンドルモータ６３、ＶＣＭ６５、および磁気ヘッドの動作を制御する図示しないプリント配線板がねじ止めされ、ケース６１の底壁と対向して位置している。
２枚の磁気ディスク６２ａ、６２ｂは、スピンドルモータ６３の図示しないハブに互いに同軸的に嵌合されているとともにクランプばね６８によりクランプされ、ハブの軸方向に所定の間隔をおいて積層されている。そして、磁気ディスク６２ａ、６２ｂは、スピンドルモータ６３により所定の速度で回転駆動される。
ヘッドアクチュエータ６４は、ケース６１の底壁上に固定された軸受組立体６９を備えている。また、ヘッドアクチュエータ６４は、軸受組立体６９の図示しないハブに取り付けられた複数本、例えば４本のアーム７０と、それぞれのアーム７０から延出したサスペンション（図示せず）の延出端に支持された磁気ヘッド７１、および３つのスペーサリング（図示せず）を備えている。
一方、ヘッドアクチュエータ６４の各磁気ヘッド７１は、それぞれ中継フレキシブルプリント回路基板（図示せず）を介してＦＭユニット６７の後述するメインフレキシブルプリント配線板に電気的に接続されている。
図６および図７に示すようにフレキシブルモジュール基板６７は、ほぼ矩形状に折り曲げられたフレキシブルプリント配線板を有するベース部７２と、このベース部７２のフレキシブルプリント配線板から折り曲げて延出され、前記ヘッドアクチュエータ６４と接続された帯状フレキシブルプリント配線板７３とを有し、共通のフレキシブルプリント配線板により一体的に形成されている。
前記ベース部７２は、前述した第２実施形態の図３に示すフレキシブルモジュール基板とほぼ同様な構造を有する。すなわち、フレキシブルプリント配線板７４は、開口部が部分的に形成された例えばポリイミドからなるフレキシブル絶縁基材と、このフレキシブル絶縁基材の表面に形成された例えばＣｒ／ＣｕとＣｕの層構造を有する回路パターンと、フレキシブル絶縁基材の裏面（後述する少なくとも能動素子部品と対向する箇所）に形成され、例えばＳＵＳからなる裏打ち板と、前記回路パターンの露出面を覆う例えばＮｉ薄膜と、前記開口部を除く前記フレキシブル絶縁基材上に形成された保護膜である例えばポリイミドからなるカバーレイと、能動素子部品が実装される回路パターン部分の前記カバーレイの開口箇所に形成されたＮｉ／Ａｕ薄膜とを有する。フッ素樹脂膜は、この実装領域周辺のカバーレイ表面に形成され、能動素子部品（例えばヘッドアンプ）７５はこの実装領域においてカバーレイから露出した回路パターンに接続され、アンダーフィルでカバーレイに機械的に固定されている。さらに、コネクタ７６、チップ抵抗７７、チップコンデンサ７８は前記フレキシブルプリント配線板７４に実装されている。なお、ヘッドアンプ７５等が実装されたフレキシブルプリント配線板７４と反対側に面にそのヘッドアンプ７５およびコネクタ７７と対向するように例えばＳＵＳから作られる裏打ち板が設けられている。前記ベース部７２は、ケース６１の底壁上に固定されている。ベース部７２から延出した帯状フレキシブルプリント配線板７３の延出端部は接続端部７９を構成している。この接続端部７９は、ヘッドアクチュエータ６４の基端部側に取り付けられている。
このように構成されたＨＤＤによれば、フレキシブルプリント配線板７４のカバーレイ（保護膜）から露出した回路パターンに能動素子部品（例えばヘッドアンプ）７５が実装され、かつアンダーフィルでそのヘッドアンプ７５をカバーレイに機械的に固定した構造を有するフレキシブルモジュール基板６７のベース部７２において、フッ素樹脂膜を実装領域周辺のカバーレイ表面に被覆し、アンダーフィルの周辺への広がりを防ぐことによって、ヘッドアンプ７５等の実装密度を向上できる。
また、前記ベース部７２において硬化性樹脂を主成分とする硬い性質を有するアンダーフィルが周辺（ベース部７２からヘッドアクチュエータ６４に接続される帯状フレキシブルプリント配線板７３を折り曲げる箇所）に広がるのを防ぐことによって、その折り曲げ箇所にアンダーフィルが存在することに伴う剥がれ、これに伴うダストの発生を招くことなく前記ベース部７２から帯状フレキシブルプリント配線板７３を円滑に折り曲げることができる。
したがって、高密度実装が可能で高信頼性のベース部７２を有するフレキシブルモジュール基板６７を備えたＨＤＤを実現できる。
本発明の第１実施形態に係るモジュール基板を示す断面図。 第１実施形態に係るモジュール基板の製造工程を示す断面図。 本発明の第２実施形態に係るモジュール基板を示す断面図。 第２実施形態に係るモジュール基板の製造工程を示す断面図。 第２実施形態に係るモジュール基板の製造工程を示す断面図。 本発明の第３実施形態に係るディスク装置としてのハードディスクドライブ（以下ＨＤＤと称する）を示す斜視図。 図６のフレキシブルモジュール基板を示す斜視図。
符号の説明
１…リジッド絶縁基材、２、３，３３…回路パターン、７、８…ソルダーレジスト膜（保護膜）、９…リジッドプリント配線板、１０、３９…フッ素樹脂膜、１１，４０…ベアチップ（能動素子部品）、１４、４２…アンダーフィル、３１…フレキシブル絶縁基材、３４…裏打ち板、３６…カバーレイ、３８…フレキシブルプリント配線板、６１…ケース、６２ａ，６２ｂ…磁気ディスク、６３…スピンドルモータ（駆動部材）、６４…ヘッドアクチュエータ、６７…フレキシブルモジュール基板、７１…磁気ヘッド、７２…ベース部、７３…帯状フレキシブルプリント配線板、７４…フレキシブルプリント配線板、７５…ヘッドアンプ（能動素子部品）。

Claims (6)

  1. 絶縁基材と、
    この絶縁基材に設けられた回路パターンと、
    前記回路パターンを含む前記絶縁基材上に前記回路パターンの実装領域を露出させて設けられた保護膜と、
    前記回路パターンの実装領域上に実装された能動素子部品と、
    少なくとも前記能動素子部品の実装領域の周辺近傍に位置する前記保護膜上に設けられたフッ素樹脂膜と、
    前記能動素子部品と前記回路パターンの実装領域との間に充填されたアンダーフィルと
    を備え、
    前記アンダーフィルの周縁端部が前記実装領域側に位置する前記フッ素樹脂膜の端部に対して離間して位置することを特徴とするモジュール基板。
  2. 前記絶縁基材は、熱硬化性樹脂を主成分とするリジッド絶縁基材であることを特徴とする請求項１記載のモジュール基板。
  3. 前記絶縁基材は、フレキシブル絶縁基材であることを特徴とする請求項１記載のモジュール基板。
  4. 前記絶縁基材の回路パターンと反対側の面には、前記能動素子部品と対向するように裏打ち板がさらに設けられていることを特徴とする請求項３記載のモジュール基板。
  5. ディスク状の記録媒体；
    前記記録媒体を支持すると共に回転させる駆動部材；
    前記記録媒体に対して情報処理を行うヘッド；
    前記ヘッドを支持すると共にそのヘッドを前記記録媒体に対して移動させるヘッドアクチュエータ；および
    フレキシブルプリント配線板を有するベース部と、このベース部のフレキシブルプリント配線板から折り曲げて延出され、前記ヘッドアクチュエータに接続された帯状フレキシブルプリント配線板とを含むフレキシブルモジュール基板；
    を具備し、
    前記フレキシブルモジュール基板の前記ベース部は、
    絶縁基材と、この絶縁基材に設けられた回路パターンと、前記回路パターンを含む前記絶縁基材上に前記回路パターンの実装領域を露出させて設けられた保護膜と、前記回路パターンの実装領域上に実装された能動素子部品と、少なくとも前記能動素子部品の実装領域の周辺近傍に位置する前記保護膜上に設けられたフッ素樹脂膜と、前記能動素子部品と前記回路パターンの実装領域との間に充填されたアンダーフィルとを備え、前記アンダーフィルの周縁端部が前記実装領域側に位置する前記フッ素樹脂膜の端部に対して離間して位置することを特徴とするディスク装置。
  6. 前記フレキシブルモジュール基板のベース部は、前記絶縁基材の回路パターンと反対側の面に裏打ち板が前記能動素子部品と対向するようにさらに設けられていることを特徴とする請求項５記載のディスク装置。
JP2004331979A 2004-11-16 2004-11-16 モジュール基板およびディスク装置 Expired - Fee Related JP4843214B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004331979A JP4843214B2 (ja) 2004-11-16 2004-11-16 モジュール基板およびディスク装置
US11/273,953 US7327040B2 (en) 2004-11-16 2005-11-15 Module substrate and disk apparatus
CNA2005101253658A CN1802071A (zh) 2004-11-16 2005-11-16 模块衬底和盘设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004331979A JP4843214B2 (ja) 2004-11-16 2004-11-16 モジュール基板およびディスク装置

Publications (2)

Publication Number Publication Date
JP2006147652A JP2006147652A (ja) 2006-06-08
JP4843214B2 true JP4843214B2 (ja) 2011-12-21

Family

ID=36385411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331979A Expired - Fee Related JP4843214B2 (ja) 2004-11-16 2004-11-16 モジュール基板およびディスク装置

Country Status (3)

Country Link
US (1) US7327040B2 (ja)
JP (1) JP4843214B2 (ja)
CN (1) CN1802071A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4931908B2 (ja) * 2006-03-14 2012-05-16 シャープ株式会社 回路基板、電子回路装置及び表示装置
DE102006022748B4 (de) * 2006-05-12 2019-01-17 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung
GB0703172D0 (en) 2007-02-19 2007-03-28 Pa Knowledge Ltd Printed circuit boards
JP4986738B2 (ja) * 2007-06-27 2012-07-25 新光電気工業株式会社 半導体パッケージおよびこれを用いた半導体装置
JP5098498B2 (ja) * 2007-08-06 2012-12-12 株式会社デンソー 電子装置
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US7872483B2 (en) 2007-12-12 2011-01-18 Samsung Electronics Co., Ltd. Circuit board having bypass pad
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
CN105744750B (zh) 2008-08-18 2019-06-18 赛姆布兰特有限公司 卤代烃聚合物涂层
US8618420B2 (en) * 2008-08-18 2013-12-31 Semblant Global Limited Apparatus with a wire bond and method of forming the same
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8995146B2 (en) 2010-02-23 2015-03-31 Semblant Limited Electrical assembly and method
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
GB2485419B (en) * 2010-11-15 2015-02-25 Semblant Ltd Method for reducing creep corrosion
CN103140020B (zh) * 2011-12-05 2016-06-08 昆山雅森电子材料科技有限公司 挠性印刷电路板的覆盖膜、挠性印刷电路板结构及其制法
CN103140018B (zh) * 2011-12-05 2016-06-08 昆山雅森电子材料科技有限公司 软性印刷电路板的保护膜、软性印刷电路板结构及其制法
CN103140019B (zh) * 2011-12-05 2016-06-08 昆山雅森电子材料科技有限公司 软性电路板的黑色覆盖膜、软性印刷电路板结构及其制法
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
JP2014072372A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
KR20140084801A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
TWI556366B (zh) * 2014-05-26 2016-11-01 南茂科技股份有限公司 薄膜覆晶封裝結構及其可撓性線路載板
JP2016219574A (ja) * 2015-05-19 2016-12-22 株式会社リコー フレキシブルプリント配線板およびフレキシブルプリント配線板の製造方法
GB201621177D0 (en) 2016-12-13 2017-01-25 Semblant Ltd Protective coating
US11259406B2 (en) * 2018-11-21 2022-02-22 Synaptics Incorporated Flexible connector for a display device
US10886648B2 (en) * 2018-11-26 2021-01-05 Canon Kabushiki Kaisha Communication module, electronic device, and image pickup apparatus
JP2020107692A (ja) * 2018-12-27 2020-07-09 トヨタ自動車株式会社 プリント配線回路基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
JPH06326445A (ja) 1993-05-10 1994-11-25 Noriyuki Yoshida 回路基板のソルダーレジスト製造方法
JPH0722741A (ja) 1993-07-01 1995-01-24 Japan Gore Tex Inc カバーレイフィルム及びカバーレイフィルム被覆回路基板
US6639155B1 (en) 1997-06-11 2003-10-28 International Business Machines Corporation High performance packaging platform and method of making same
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
US6297564B1 (en) * 1998-04-24 2001-10-02 Amerasia International Technology, Inc. Electronic devices employing adhesive interconnections including plated particles
JP2000058709A (ja) * 1998-08-17 2000-02-25 Nec Corp 突起電極構造および突起電極形成方法
JP2001102700A (ja) 1999-07-27 2001-04-13 Sanyo Electric Co Ltd フレキシブルプリント基板及びフレキシブルプリント基板を有する携帯電話端末
JP4044267B2 (ja) * 2000-06-02 2008-02-06 株式会社東芝 磁気ディスク装置
US6291264B1 (en) 2000-07-31 2001-09-18 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
JP2003100957A (ja) * 2001-09-26 2003-04-04 Nec Corp 半導体パッケージ
TW543923U (en) 2002-10-25 2003-07-21 Via Tech Inc Structure of chip package
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US20050028361A1 (en) * 2003-08-07 2005-02-10 Indium Corporation Of America Integrated underfill process for bumped chip assembly
CN100380450C (zh) * 2003-08-21 2008-04-09 新科实业有限公司 用于构造硬盘驱动器的电路组件及其方法
US7061085B2 (en) * 2003-09-19 2006-06-13 Micron Technology, Inc. Semiconductor component and system having stiffener and circuit decal

Also Published As

Publication number Publication date
US20060103030A1 (en) 2006-05-18
US7327040B2 (en) 2008-02-05
CN1802071A (zh) 2006-07-12
JP2006147652A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
JP4843214B2 (ja) モジュール基板およびディスク装置
US8702998B1 (en) Method to manufacture a flexible cable for a disk drive
US9786307B2 (en) Gimbal assembly with a gold tongue/dimple interface and methods of making the same
JP4833183B2 (ja) 回路付サスペンション基板
JP6029813B2 (ja) 回路付サスペンション基板
US20170027055A1 (en) Flying tail type rigid-flexible printed circuit board
JP2019169215A (ja) ディスク装置のフレキシブル配線基板およびこれを備えるディスク装置
KR100640659B1 (ko) 가요성 인쇄회로 및 이의 제조방법
JP2001266511A (ja) ヘッドサスペンションアッセンブリ、およびヘッドサスペンションアッセンブリを備えた磁気ディスク装置
JP5098766B2 (ja) サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスク
JP5463824B2 (ja) フレキシャー、サスペンション、ヘッド付サスペンション、ハードディスクドライブ、およびフレキシャーの製造方法
JP5098767B2 (ja) サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスク
JP5974824B2 (ja) サスペンション用基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
JP2006041239A (ja) 配線基板及び磁気ディスク装置
JP6067347B2 (ja) ヘッドジンバルアセンブリの製造方法およびそれを構成するフレクシャの製造方法並びにヘッドジンバルアセンブリおよびフレクシャの製造に用いられるフレクシャシート
JP2008287857A (ja) サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスク
JP5849386B2 (ja) サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ
US8213124B2 (en) Flex cable assembly for robust right angle interconnect
JP6132007B2 (ja) サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ
US11823717B2 (en) Disk device
US11798586B2 (en) Suspension assembly with wiring member and disk device with the suspension assembly
US20240040696A1 (en) Printed circuit board and disk device
JP3912375B2 (ja) サスペンション、ヘッドジンバルアセンブリ、ヘッド支持機構、ヘッドアームアセンブリ及びサスペンションの製造方法
JP2010016197A (ja) フレキシブル基板の接続構造、光ピックアップ装置およびフレキシブル基板の端部処理方法
JP2012226803A (ja) フレキシャ、該フレキシャの製造方法、前記フレキシャを備えるヘッド・スタック・アセンブリ、該ヘッド・スタック・アセンブリを備える磁気ディスク装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees