DE102006022748B4 - Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102006022748B4
DE102006022748B4 DE102006022748.4A DE102006022748A DE102006022748B4 DE 102006022748 B4 DE102006022748 B4 DE 102006022748B4 DE 102006022748 A DE102006022748 A DE 102006022748A DE 102006022748 B4 DE102006022748 B4 DE 102006022748B4
Authority
DE
Germany
Prior art keywords
substrate
component
underfill material
passive
passive component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006022748.4A
Other languages
English (en)
Other versions
DE102006022748A1 (de
Inventor
Dipl.-Ing. Syri Erich
Dipl.-Phys. Gründler Gerold
Dipl.-Ing. Högerl Jürgen
Dipl.-Ing. Killer Thomas
Dipl.-Ing. Strutz Volker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006022748.4A priority Critical patent/DE102006022748B4/de
Priority to US11/748,135 priority patent/US7804178B2/en
Publication of DE102006022748A1 publication Critical patent/DE102006022748A1/de
Priority to US12/868,422 priority patent/US8071433B2/en
Application granted granted Critical
Publication of DE102006022748B4 publication Critical patent/DE102006022748B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10045—Mounted network component having plural terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleiterbauteil (1) mit einem Substrat(2), mindestens einem auf dem Substrat (2) angeordneten Halbleiterchip (4) und mindestens einem passiven, ebenfalls auf dem Substrat (2) angeordneten Bauelement (8) mit einer Oberseite(9), einer Unterseite (11) und Randseiten (10), wobei
zwischen der Unterseite (11) des passiven Bauelements(8) und dem Substrat (2) ein Zwischenraum (14) gebildet ist, der mit einem Unterfüllmaterial (17) ausgefüllt ist,
das passive Bauelement (8) auch mit der Oberseite (9) und den Randseiten (10) in das Unterfüllmaterial (17) eingebettet ist,
als Halbleiterchip (4) ein Flip-Chip vorgesehen ist, der mit seiner aktiven Seite (5) zu dem Substrat (2) hin angeordnet ist,
zwischen der aktiven Seite (5) des Halbleiterchips (4) und dem Substrat (2) ein Zwischenraum (7) gebildet ist, der mit Unterfüllmaterial (16) ausgefüllt ist, und
das passive Bauelement (8) und das das passive Bauelement (8) umgebende Unterfüllmaterial (17) neben und beabstandet zu dem Halbleiterchip (4) und dem unter dem Halbleiterchip (4) angeordneten Unterfüllmaterial (16) angeordnet sind.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit mindestens einem Halbleiterchip und mit mindestens einem passiven oberflächenmontierbaren Bauelement. Sie betrifft weiter ein Verfahren zur Herstellung eines solchen Halbleiterbauteils.
  • Halbleiterbauteile enthalten neben Halbleiterchips typischerweise eine Vielzahl von weiteren Bauelementen, darunter passive Bauelemente wie Widerstände, Spulen, Kondensatoren und Dioden.
  • Aus der US 6 313 521 B1 ist ein Bauteil bekannt, bei dem ein Halbleiterchip und passive Komponenten auf einem Substrat angeordnet sind. Der Halbleiterchip ist als Flip-Chip ausgeführt und mit einem Unterfüllmaterial versehen. Auf der freiliegenden Oberseite des Halbleiterchips ist ein Wärme und elektrischen Strom leitender Haftvermittler aufgebracht, der den Halbleiterchip mit einem Kühlkörper verbindet. Wenn bei dieser Anordnung bei der Montage eine zu große Menge Hatftvermittler auf die Oberseite des Halbleiterchips aufgebracht wird, besteht die Gefahr, dass der leitende Haftvermittler einen Kontakt mit den passiven Komponenten herstellt und diese kurzschließt. Um dies zu vermeiden, wird vorgeschlagen, die passiven Komponenten mit ihren Randseiten und ihren Rückseiten in die Unterfüllmasse des Flip-Chips einzubetten.
  • Die Druckschrift US 6 546 620 B1 offenbart ein Gehäuse, das sowohl eine aktive Chip-Komponente mit Flip-Chip-Montage als auch eine passive Chip-Komponente enthält. Um das Gehäuse zu bilden, wird eine Lötpaste auf einen passiven Chipkomponentenkontakt auf einer oberen Oberfläche eines Substrats abgeschieden. Ein Anschluss der passiven Chipkomponente ist entsprechend zu der Lötpaste ausgerichtet. Die Lötpaste wird geschmolzen, um eine Lötverbindung zwischen dem passiven Chipkomponentenkontakt und dem Anschluss zu bilden. Lötflussmittelrückstände von der Lötpaste werden entfernt. Ein Lötkontakthügel wird auf einem Bondpad einer aktiven Chipkomponente gebildet. Der Lötkontakthügel ist entsprechend zu einem aktiven Chipkomponentenkontakt auf der oberen Oberfläche des Substrats ausgerichtet. Der Lötkontakthügel wird geschmolzen, um einen Höcker zwischen dem Kontakt der aktiven Chipkomponente und dem Bondpad zu bilden, wobei die Lötverbindung während des Schmelzens des Lötkontakthügels nicht schmilzt.
  • Die Druckschrift US 6 108 210 A offenbart ein elektronisches Bauteil, das einen oder mehrere Halbleiterchips umfasst, die mit einem Substrat in einem Flip-Chip-Modus unter Verwendung eines flexiblen leitfähigen Klebstoffs mit einem niedrigen Elastizitätsmodul verbunden sind. Der flexible leitfähige Klebstoff wird als leitfähige Erhebungen auf den Kontaktflächen des Substrats oder auf den Kontaktflächen der Halbleiterchips aufgebracht und ist ein flexibles thermoplastisches oder wärmehärtendes Harz, das mit elektrisch leitfähigen Partikeln gefüllt ist. Andere elektronische Vorrichtungen, wie zum Beispiel gehäuste Komponenten, einschließlich Widerständen, Kondensatoren und dergleichen, sind mit dem gleichen flexiblen leitenden Klebstoffhöckeransatz verbunden, wie er für die Halbleiterchips verwendet wird. Die Kontaktflecken sowohl des Chips als auch des Substrats werden vorzugsweise mit einer metallischen Beschichtung, vorzugsweise einem Edelmetall, vor der Verbindung passiviert, um eine Oxidation der Kontaktstellen zu verhindern. Es kann eine flexible isolierende organische Unterfüllung verwendet werden, vorzugsweise eine, die im Wesentlichen den gleichen niedrigen Elastizitätsmodul wie der flexible leitfähige Klebstoff aufweist.
  • Die Druckschrift US 2002/0108768 A1 offenbart eine Chipmontageanordnung, die ein dielektrisches Substrat umfasst, auf dem mindestens ein integrierter Schaltkreis montiert ist. Eine elektrisch leitende Abdeckplatte steht in Kontakt mit allen Chips mit einem elektrisch nicht leitenden Wärmeleitkleber. Ein Versteifungselement ist vorgesehen, das auf dem Substrat angebracht ist und seitlich von dem integrierten Schaltungschip beabstandet ist. Mindestens ein elektrisch leitendes Massepad ist auf dem Substrat ausgebildet. Das Versteifungselement hat mindestens eine Durchgangsöffnung darin und einen elektrisch leitenden Klebstoff, der sich durch jede Öffnung erstreckt und die Abdeckplatte und jedes Massekissen berührt.
  • Die Druckschrift US 2002/0140085 A1 offenbart ein Halbleitergehäuse mit passiven Elementen wobei die passiven Elemente unter dem Halbleiterchip auf dem Substrat angeordnet sind. Der Halbleiterchip kann über den passiven Elementen montiert werden durch mechanisches Bonden des Halbleiterchips an die passiven Elemente, Befestigen der passiven Elemente in einer Aussparung in dem Substrat oder Montieren des Halbleiters unter Verwendung einer haftenden Stützwand auf dem Substrat, die über die passiven Elemente hinausragt und sich um diese herum erstreckt. Die Aussparung kann eine Öffnung durch das Substrat umfassen, um das Gehäuse zur äußeren Umgebung zu entlüften, oder kann eine Öffnung durch das Substrat und größer als der Halbleiterchip umfassen, wodurch die Verkapselung die Öffnung vollständig füllen kann und den Chip und die passiven Elemente abdecken kann.
  • Die Druckschrift US 2004/0113284 A1 offenbart ein Die-Up-Ball-Grid-Array- (BGA-) Gehäuse. Eine integrierte Schaltung enthält ein erstes Substrat, ein zweites Substrat und ein Versteifungselement. Eine Oberfläche des ersten Substrats ist an einer ersten Oberfläche des Versteifungselementes angebracht. Eine Oberfläche des zweiten Substrats ist an einer zweiten Oberfläche des Versteifungselementes angebracht. Ein IC-Chip kann an einer zweiten Oberfläche des zweiten Substrats oder an der zweiten Oberfläche des Versteifungselementes angebracht sein. Zusätzliche elektronische Vorrichtungen können an der zweiten Oberfläche des zweiten Substrats angebracht sein.
  • Die Druckschrift US 2004/0262782 A1 offenbart verkapselte, überformte und/oder unterfüllte elektrische Komponenten mit einer vollständigen Verkapselung, Überformung und/oder Unterfüllung mit einem thermischen Ausdehnungskoeffizienten, der einheitlich und im Wesentlichen frei von Gradienten ist. Die Plättchenstruktur des Füllstoffs ermöglicht, dass ein wünschenswerter Wärmeausdehnungskoeffizient unter Verwendung eines sehr geringen Gehalts an Füllmaterial erreicht wird. Dieses niedrige Niveau an Füllmaterial erleichtert eine niedrigere Viskosität während des Formens der Einkapselung und/oder Überformung, wodurch das vollständige Füllen eines Formhohlraums und das Unterfüllen des Raums zwischen einer Leiterplatte und einem elektrisch mit der Leiterplatte verbundenen Halbleiterchip erleichtert wird.
  • Die Druckschrift US 6 313 521 B1 offenbart eine Halbleitervorrichtung mit einem oder mehreren Halbleiterchips und Chipkomponenten. In der Halbleitervorrichtung können elektrische Kurzschlüsse der Chipkomponenten und dergleichen effektiv vermieden werden, und ein Wegbrechen der Chipkomponenten von einem Substrat kann vermieden werden. Die Halbleitervorrichtung umfasst: einen oder mehrere Halbleiterchips, von denen jeder an einer ersten Oberfläche davon mit dem Substrat Flip-Chip-verbunden ist; mindestens eine Chipkomponente, die auf dem Substrat und in der Nähe der Halbleiterchips angebracht ist; isolierendes Unterfüllungsharz, das die Chipkomponenten bedeckt und das mindestens einen Teil eines Teils zwischen der ersten Oberfläche jedes der Halbleiterchips und dem Substrat ausfüllt; und ein Deckelelement, das mit einer zweiten Oberfläche jeder der Halbleitervorrichtungen, die der ersten Oberfläche gegenüberliegen, über leitfähiges Klebharz verbunden ist.
  • Es ist auch bekannt, um die Zuverlässigkeit der Lötverbindung zwischen passivem Bauelement und Substrat zu erhöhen, die passiven Bauelemente selbst, wenn sie oberflächenmontierbar sind, ähnlich wie Flip-Chips mit einem Unterfüllmaterial zu versehen, das in einen Zwischenraum zwischen dem Substrat und der Unterseite des Bauelements eingebracht wird. Dadurch vermindert sich die Gefahr einer Beschädigung der Lötkontakte bei thermischer Wechselbelastung aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten von Bauelement und Substrat, das zu Rissen oder ähnlichen Beschädigungen der Lötverbindung führen kann. Typischerweise verwendet man als Unterfüllmaterial ein Material, das mittels Kapillarwirkung drucklos in den Zwischenraum einbringbar ist und einen Meniskus an den Randseiten des Bauelements ausbildet.
  • Bei solchen, mit der Unterseite und den Randseiten in das Unterfüllmaterial eingebetteten Bauelementen kann es jedoch während späterer Lötprozesse bei der Boardmontage des Anwenders zu Problemen mit dem sogenannten „Solder Pumping“-Effekt kommen. Dabei dehnt sich das Unterfüllmaterial während des Reflows aus und drückt das flüssige Lot aus seiner Kavität. Das flüssige Lot kann auf diese Weise beispielsweise an die Oberseite des Bauelements „gepumpt“ werden.
  • Aufgabe der Erfindung ist es daher, ein Halbleiterbauteil anzugeben, bei dem eine hohe Zuverlässigkeit der Lötverbindung gegeben ist, bei dem andererseits ein Auftreten des „Solder Pumping“-Effektes sicher vermieden wird.
  • Darüber hinaus ist es eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines solchen Halbleiterbauteils anzugeben.
  • Erfindungsgemäß wird diese Aufgabe mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Patentansprüche.
  • Ein erfindungsgemäßes Halbleiterbauteil mit einem Substrat und mindestens einem auf dem Substrat angeordneten Halbleiterchip weist mindestens ein passives, ebenfalls auf dem Substrat angeordnetes, vorzugsweise oberflächenmontierbares, Bauelement auf mit einer Oberseite, einer Unterseite und Randseiten. Das passive Bauelement ist mit einer Unterseite auf das Substrat montiert. Zwischen der Unterseite des passiven Bauelements und dem Substrat ist ein Zwischenraum gebildet, der mit einem Unterfüllmaterial, typischerweise einer Kunststoffmasse, ausgefüllt ist. Das passive Bauelement ist auch mit seiner Oberseite und seinen Randseiten in das Unterfüllmaterial eingebettet.
  • Die Erfindung geht von der Überlegung aus, dass das Einbringen von Unterfüllmaterial für eine zuverlässige Lötverbindung beibehalten werden sollte. Um gleichzeitig den „Solder Pumping“-Effekt zu verhindern, sollten die Randseiten und die Oberseite des Bauelements ebenfalls in Unterfüllmaterial eingebettet werden, so dass ein Pumpen von flüssigem Lot über die Randseiten zur Oberseite nicht möglich ist. Somit sollte das passive Bauelement vollständig mit einem Unterfüllmaterial umgeben sein.
  • Als Halbleiterchip ist gemäß der Erfindung ein Flip-Chip vorgesehen, der mit seiner aktiven Seite zu dem Substrat hin angeordnet ist. Zwischen der aktiven Seite des Halbleiterchips und dem Substrat ist ein Zwischenraum gebildet, der mit Unterfüllmaterial ausgefüllt ist. Das das passive Bauelement umgebende Unterfüllmaterial ist dabei neben und beabstandet zu dem Halbleiterchip und dem unter dem Halbleiterchip angeordneten Unterfüllmaterial angeordnet.
  • Es sind jedoch auch andere Halbleiterchips nicht erfindungsgemäß denkbar wie drahtgebondete Halbleiterchips oder „board on chip‟-Strukturen, bei denen die Bonddrähte in eine Kunststoffmasse eingebettet werden. Als passive Bauelemente können Widerstände, Spulen, Kondensatoren und/oder Dioden eingesetzt werden.
  • Als Unterfüllmaterial zum Einbetten des passiven Bauelements wird vorteilhafterweise der gleiche Kunststoff verwendet, der zum Einbetten von Bereichen des Halbleiterchips zum Einsatz kommt. Besonders geeignet sind dabei Thermoplaste aus der Gruppe Polyethylen, Polypropylen, Polyamid und Polyester sowie aushärtbare Kunstharze, die mit Kapillarwirkung in den Zwischenraum drucklos einbringbar sind, wie beispielsweise Epoxidharze. Um ein vollständiges Vergießen des passiven Bauelements zu ermöglichen, ist das passive Bauelement vorteilhafterweise von einer rahmenartigen Vergussform umgeben, die im Wesentlichen aus Randseiten besteht und auf das Substrat aufgesetzt ist.
  • Nach der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem Halbleiterchip und mit mindestens einem passiven Bauelement mit einer Unterseite, einer Oberseite und Randseiten die folgenden Schritte:
    • Zunächst wird ein Substrat bereitgestellt, auf das das mindestens eine passive Bauelement mit seiner Unterseite aufgebracht wird. Dabei wird ein Zwischenraum zwischen der Unterseite des passiven Bauelements und dem Substrat ausgebildet. Mindestens ein, als Flip-Chip ausgebildeter, Halbleiterchip wird mit seiner aktiven Seite auf das Substrat unter Ausbildung eines Zwischenraums zwischen der aktiven Seite des Halbleiterchips und dem Substrat aufgebracht.
  • Das passive Bauelement wird unter Einbettung seiner Randseiten und seiner Oberseite und unter Füllung des Zwischenraums zwischen der Unterseite des passiven Bauelements und dem Substrat mit einem Unterfüllmaterial vergossen. Der Zwischenraum zwischen der aktiven Seite des Halbleiterchips und dem Substrat wird mit einem Unterfüllmaterial gefüllt. Dabei werden das passive Bauelement und das das passive Bauelement umgebende Unterfüllmaterial neben und beabstandet zu dem Halbleiterchip und dem unter dem Halbleiterchip angeordneten Unterfüllmaterial angeordnet.
  • Zum Einbetten des passiven Bauelements kann das gleiche Unterfüllmaterial verwendet werden wie für den Halbleiterchip. Der als Unterfüllmaterial dienende Kunststoff kann anschließend ausgehärtet werden.
  • Das passive Bauelement kann vor dem Einbetten in das Unterfüllmaterial mit einer Vergussform umgeben werden.
  • Damit sichergestellt ist, dass auch die Oberseite des passiven Bauelements in den Kunststoff eingebettet ist und somit der „Solder Pumping“-Effekt möglichst vollständig vermieden wird, gilt für die Höhe hv der Vergussform und die Höhe hb des Bauteils hv ≥ hb. Damit ist sichergestellt, dass die Vergussform hoch genug ist, um eine Bedeckung der Oberseite mit Kunststoff zu gewährleisten.
  • Das erfindungsgemäße Bauteil hat den Vorteil, dass für den Vorteil einer zuverlässigen Lötverbindung, die durch das Unterfüllmaterial im Zwischenraum zwischen passivem Bauelement und Substrat sichergestellt ist, der Nachteil des „Solder Pumping“-Effekts nicht in Kauf genommen werden muss. Durch das vollständige Vergießen der passiven Bauelemente wird auf besonders einfache Weise verhindert, dass das Unterfüllmaterial durch seine Ausdehnung während der Boardmontage beim Anwender flüssiges Lot aus seiner Kavität drückt. Falls das gleiche Material als Unterfüllmaterial für den Halbleiterchip, für das Bauelement und zum Vergießen des Bauelements verwendet wird, kann der Schritt des Vergießens besonders effizient in den Produktionsprozess des Bauteils integriert werden.
  • Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Figuren näher erläutert. Es zeigen
    • 1 ein Halbleiterbauteil mit einem Substrat, auf das ein Halbleiterchip und ein passives Bauelement aufgebracht sind;
    • 2 das passive Bauelement nach dem Umgeben mit einer Vergussform und
    • 3 das Halbleiterbauteil nach dem Vergießen des passiven Bauelements und nach Einbringen von Unterfüllmaterial zwischen den Halbleiterchip und das Substrat.
  • Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.
  • Das Halbleiterbauteil 1 gemäß 1 weist ein Substrat 2, beispielsweise ein Umverdrahtungssubstrat, auf. Auf der Oberseite 3 des Substrats 2 ist mindestens ein Halbleiterchip 4 und mindestens ein passives Bauelement 8 angeordnet. Das Substrat 2 kann jedoch auch sowohl auf seiner Oberseite 3 als auch auf seiner Unterseite mit elektronischen Komponenten bestückt sein.
  • Der Halbleiterchip 4 in 1 ist in Flip-Chip-Technik aufgeführt, es ist jedoch auch die Verwendung anderer Halbleiterchips denkbar. Zur Montage auf dem Substrat 2 weist der Halbleiterchip 4 auf seiner aktiven Seite 5 eine Anzahl von Flip-Chip-Kontakten 6, beispielsweise Lotkugeln, auf, die auf nicht dargestellte Kontaktflächen auf dem Substrat 2 aufgelötet werden und den Halbleiterchip 4 somit sowohl elektrisch als auch mechanisch mit dem Substrat 2 verbinden. Zwischen der aktiven Seite 5 des Halbleiterchips 4 und der Oberseite 3 des Substrats 2 bildet sich ein Zwischenraum 7 aus.
  • Das passive Bauelement 8, beispielsweise ein Widerstand, ein Kondensator, eine Spule oder eine Diode, weist eine zum Substrat 2 zeigenden Unterseite 11, eine Oberseite 9 und Randseiten 10 auf. Es ist über Lötverbindungen 12 und/oder nicht dargestellte Klebeverbindungen auf der Oberseite 3 des Substrats 2 fixiert. Es kann auch eine Reihe von Kontakten 13 aufweisen, über die es elektrisch mit dem Substrat 2 verbunden ist. Auch zwischen der Unterseite 11 des passiven Bauelements 8 und der Oberseite 3 des Substrats 2 ist ein Zwischenraum 14 ausgebildet. Das passive Bauelement 8 weist eine Höhe hb auf.
  • 1 zeigt das Halbleiterbauteil nach dem Aufbringen des Halbleiterchips 4 und des passiven Bauelements 8 auf das Substrat 2. Der Lötprozess (Reflow) ist abgeschlossen, es wurde jedoch noch kein Unterfüllmaterial appliziert. Durch das Unterfüllmaterial sollen die Zwischenräume (7, 14) ausgefüllt werden, wobei das Unterfüllmaterial als starke Klebeschicht zwischen dem Substrat 2 einerseits und dem Halbleiterchip 4 beziehungsweise dem passiven Bauelement 8 andererseits dient und die Lötstellen bei thermischer Wechselbelastung schützt. Um jedoch den sogenannten Solder-Pumping-Effekt zu verhindern, der bei einem mit Unterfüllmaterial versehenen passiven Bauelement 8 während des Lötprozesses auftreten kann, wird das passive Bauelement 8 vollständig vergossen, und nicht nur teilweise unterfüllt.
  • Dazu wird es, wie in 2 dargestellt, mit einer Vergussform 15 umgeben, die auf die Oberseite 3 des Substrats 2 aufgesetzt wird. Die Vergussform 15 weist eine Höhe hv auf, wobei hv mindestens so groß sein sollte wie hb . Zweck der Vergussform ist es, das vollständige Einbetten des passiven Bauelements 8 mit seiner Unterseite 11, seiner Oberseite 9 und seinen Randseiten 10 zu erlauben. Dazu sollte die Vergussform 15 mindestens so hoch sein wie das passive Bauelement 8.
  • Nach dem Umgeben des passiven Bauelements 8 mit der Vergussform 15 kann das passive Bauelement 8 vergossen werden. Dafür kann das gleiche oder auch ein anderes Kunststoffmaterial verwendet werden wie für das Unterfüllen des Halbleiterchips 4, so dass das Aufbringen des Unterfüllmaterials und das Vergießen in einem einzigen Prozessschritt erfolgen kann.
  • 3 zeigt das Halbleiterbauteil 1 nach diesem Prozessschritt. Der Zwischenraum 7 zwischen dem Halbleiterchip 4 und der Oberfläche 3 des Substrats 2 wurde mit Unterfüllmaterial 16 aufgefüllt und das passive Bauelement mit einer Kunststoffmasse 17 vergossen. Anschließend kann der Anwender das Bauteil auf sein Systemboard löten, ohne dass der Solder-Pumping-Effekt in Kauf genommen werden muss.
  • Bezugszeichenliste
    • 1
    Halbleiterbauteil
    2
    Substrat
    3
    Oberseite des Substrats
    4
    Halbleiterchip
    5
    aktive Seite
    6
    Flip-Chip-Kontakte
    7
    Zwischenraum
    8
    passives Bauelement
    9
    Oberseite
    10
    Randseite
    11
    Unterseite
    12
    Lötverbindung
    13
    Kontakte
    14
    Zwischenraum
    15
    Vergussform
    16
    Unterfüllmaterial
    17
    Kunststoffmasse
    hv
    Höhe der Vergussform
    hb
    Höhe des passiven Bauelements

Claims (14)

  1. Halbleiterbauteil (1) mit einem Substrat(2), mindestens einem auf dem Substrat (2) angeordneten Halbleiterchip (4) und mindestens einem passiven, ebenfalls auf dem Substrat (2) angeordneten Bauelement (8) mit einer Oberseite(9), einer Unterseite (11) und Randseiten (10), wobei zwischen der Unterseite (11) des passiven Bauelements(8) und dem Substrat (2) ein Zwischenraum (14) gebildet ist, der mit einem Unterfüllmaterial (17) ausgefüllt ist, das passive Bauelement (8) auch mit der Oberseite (9) und den Randseiten (10) in das Unterfüllmaterial (17) eingebettet ist, als Halbleiterchip (4) ein Flip-Chip vorgesehen ist, der mit seiner aktiven Seite (5) zu dem Substrat (2) hin angeordnet ist, zwischen der aktiven Seite (5) des Halbleiterchips (4) und dem Substrat (2) ein Zwischenraum (7) gebildet ist, der mit Unterfüllmaterial (16) ausgefüllt ist, und das passive Bauelement (8) und das das passive Bauelement (8) umgebende Unterfüllmaterial (17) neben und beabstandet zu dem Halbleiterchip (4) und dem unter dem Halbleiterchip (4) angeordneten Unterfüllmaterial (16) angeordnet sind.
  2. Halbleiterbauteil (1) nach Anspruch 1, dadurch gekennzeichnet, dass das passive Bauelement (8) oberflächenmontierbar ist.
  3. Halbleiterbauteil (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das passive, in das Unterfüllmaterial (17) eingebettete Bauelement (8) von einer Vergussform (15) umgeben ist.
  4. Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als passives Bauelement (8) ein Widerstand vorgesehen ist.
  5. Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als passives Bauelement (8) ein Kondensator vorgesehen ist.
  6. Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als passives Bauelement (8) eine Spule vorgesehen ist.
  7. Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als passives Bauelement (8) eine Diode vorgesehen ist.
  8. Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass als Unterfüllmaterial (16, 17) ein Thermoplast aus der Gruppe Polyethylen, Polypropylen, Polyamid und Polyester vorgesehen ist.
  9. Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass als Unterfüllmaterial (16, 17) ein aushärtbares, mit Kapillarwirkung in den Zwischenraum (7, 14) drucklos einbringbares Kunstharz, vorzugsweise ein Epoxidharz vorgesehen ist.
  10. Verfahren zur Herstellung eines Halbleiterbauteils (1) mit mindestens einem Halbleiterchip (4) und mindestens einem passiven Bauelement (8) mit einer Unterseite (11), einer Oberseite (9) und Randseiten (10), das folgende Schritte umfasst: - Bereitstellen eines Substrates (2); - Aufbringen des mindestens einen passiven Bauelements (8) mit seiner Unterseite (11) auf das Substrat (2) unter Ausbildung eines Zwischenraums (14) zwischen der Unterseite (11) des passiven Bauelements (8) und dem Substrat (2); - Aufbringen des mindestens einen, als Flip-Chip ausgebildeten, Halbleiterchips (4) mit seiner aktiven Seite (5) auf das Substrat (2) unter Ausbildung eines Zwischenraums (7) zwischen der aktiven Seite (5) des Halbleiterchips (4) und dem Substrat (2); - Füllen des Zwischenraums (14) zwischen der Unterseite (11) des passiven Bauelements (8) und dem Substrat (2) mit einem Unterfüllmaterial (17) und Einbetten des passiven Bauelements (8) mit seinen Randseiten (10) und seiner Oberseite (9) in das Unterfüllmaterial (17), - Füllen des Zwischenraums (7) zwischen der aktiven Seite (5) des Halbleiterchips (4) und dem Substrat (2) mit einem Unterfüllmaterial (16), wobei das passive Bauelement (8) und das das passive Bauelement (8) umgebende Unterfüllmaterial (17) neben und beabstandet zu dem Halbleiterchip (4) und dem unter dem Halbleiterchip (4) angeordneten Unterfüllmaterial (16) angeordnet werden.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das passive Bauelement (8) vor dem Einbetten in das Unterfüllmaterial (17) mit einer Vergussform (15) umgeben wird.
  12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass für die Höhe hv der Vergussform (15) und die Höhe hb despassiven Bauelements (8) h↓v↓ ≥ h↓b↓ gilt.
  13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass als Unterfüllmaterial (16, 17) ein Thermoplast aus der Gruppe Polyethylen, Polypropylen, Polyamid und Polyester verwendet wird.
  14. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass als Unterfüllmaterial (16, 17) ein aushärtbares, mit Kapillarwirkung in den Zwischenraum (7, 14) drucklos einbringbares Kunstharz, vorzugsweise ein Epoxidharz, verwendet wird.
DE102006022748.4A 2006-05-12 2006-05-12 Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung Expired - Fee Related DE102006022748B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006022748.4A DE102006022748B4 (de) 2006-05-12 2006-05-12 Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung
US11/748,135 US7804178B2 (en) 2006-05-12 2007-05-14 Semiconductor component with surface mountable devices and method for producing the same
US12/868,422 US8071433B2 (en) 2006-05-12 2010-08-25 Semiconductor component with surface mountable devices and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006022748.4A DE102006022748B4 (de) 2006-05-12 2006-05-12 Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE102006022748A1 DE102006022748A1 (de) 2007-11-15
DE102006022748B4 true DE102006022748B4 (de) 2019-01-17

Family

ID=38580136

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006022748.4A Expired - Fee Related DE102006022748B4 (de) 2006-05-12 2006-05-12 Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (2) US7804178B2 (de)
DE (1) DE102006022748B4 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108210A (en) 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6313521B1 (en) 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
US20020108768A1 (en) 2000-11-30 2002-08-15 International Business Machines Corporation I/C chip assembly and method of forming same
US20020140085A1 (en) 2001-04-02 2002-10-03 Lee Sang Ho Semiconductor package including passive elements and method of manufacture
US6546620B1 (en) 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
US20040113284A1 (en) 2002-03-21 2004-06-17 Broadcom Corporation Method for making an enhanced die-up ball grid array package with two substrates
US20040262782A1 (en) 2003-06-27 2004-12-30 Ellis Thomas S. Polymer encapsulated electrical devices

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585468A (en) * 1968-11-27 1971-06-15 Spraque Electric Co Thermoplastic jacketed thermoplastic capacitor
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
US6018192A (en) * 1998-07-30 2000-01-25 Motorola, Inc. Electronic device with a thermal control capability
US6392289B1 (en) * 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
US6239484B1 (en) * 1999-06-09 2001-05-29 International Business Machines Corporation Underfill of chip-under-chip semiconductor modules
US6351032B1 (en) * 2000-01-20 2002-02-26 National Semiconductor Corporation Method and structure for heatspreader attachment in high thermal performance IC packages
WO2002024808A1 (en) * 2000-09-25 2002-03-28 Hitachi Chemical Co., Ltd. Epoxy resin molding material for sealing
JP4422323B2 (ja) * 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
US20020173074A1 (en) * 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate
US6888259B2 (en) * 2001-06-07 2005-05-03 Denso Corporation Potted hybrid integrated circuit
KR20030018642A (ko) * 2001-08-30 2003-03-06 주식회사 하이닉스반도체 스택 칩 모듈
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US6739497B2 (en) * 2002-05-13 2004-05-25 International Busines Machines Corporation SMT passive device noflow underfill methodology and structure
US6936919B2 (en) * 2002-08-21 2005-08-30 Texas Instruments Incorporated Heatsink-substrate-spacer structure for an integrated-circuit package
JP3819851B2 (ja) * 2003-01-29 2006-09-13 松下電器産業株式会社 半導体装置およびその製造方法
DE10321257B4 (de) * 2003-05-06 2006-04-27 Infineon Technologies Ag Optische oder optoelektronische Anordnung mit mindestens einem auf einem Metallträger angeordneten optoelektronischen Bauelement
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
JP4093188B2 (ja) * 2003-05-27 2008-06-04 株式会社村田製作所 積層セラミック電子部品とその実装構造および実装方法
JP4135565B2 (ja) * 2003-06-06 2008-08-20 松下電器産業株式会社 電子回路装置およびその製造方法
US20050121806A1 (en) * 2003-12-04 2005-06-09 White Electronic Designs Corporation Method for attaching circuit elements
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
TWI227051B (en) * 2004-04-09 2005-01-21 Airoha Tech Corp Exposed pad module integrated a passive device therein
JP4844392B2 (ja) * 2004-05-21 2011-12-28 日本電気株式会社 半導体装置及び配線基板
TWI230995B (en) * 2004-05-28 2005-04-11 Via Tech Inc Electronic package with passive components
JP4843214B2 (ja) * 2004-11-16 2011-12-21 株式会社東芝 モジュール基板およびディスク装置
TWI260097B (en) * 2005-01-19 2006-08-11 Via Tech Inc Interconnection structure through passive component
US7439098B2 (en) * 2005-09-09 2008-10-21 Advanced Semiconductor Engineering, Inc. Semiconductor package for encapsulating multiple dies and method of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108210A (en) 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6313521B1 (en) 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
US6546620B1 (en) 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
US20020108768A1 (en) 2000-11-30 2002-08-15 International Business Machines Corporation I/C chip assembly and method of forming same
US20020140085A1 (en) 2001-04-02 2002-10-03 Lee Sang Ho Semiconductor package including passive elements and method of manufacture
US20040113284A1 (en) 2002-03-21 2004-06-17 Broadcom Corporation Method for making an enhanced die-up ball grid array package with two substrates
US20040262782A1 (en) 2003-06-27 2004-12-30 Ellis Thomas S. Polymer encapsulated electrical devices

Also Published As

Publication number Publication date
US7804178B2 (en) 2010-09-28
US20070262433A1 (en) 2007-11-15
DE102006022748A1 (de) 2007-11-15
US20100323479A1 (en) 2010-12-23
US8071433B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
DE102013107244B4 (de) Gestapelter Fan-Out-Halbleiterchip
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102006037538A1 (de) Elektronisches Bauteil bzw. Bauteilstapel und Verfahren zum Herstellen eines Bauteils
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE102007002707A1 (de) System-in Package-Modul
DE112004002018T5 (de) Halbleiterbauelement-Baugruppe, die ein herausstehendes Zwischenverbindungsmaterial verwendet
DE102013114938B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112005003634T5 (de) Ein integrierter Schaltungsbaustein und ein Verfahren zum Ausbilden eines integrierten Schaltungsbausteins
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102011055884A1 (de) Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend
DE60037383T2 (de) Harzversiegelte Halbleitervorrichtung und dieselbe enthaltendes Flüssigkristallanzeigemodul
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE10022982A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
DE102004010614B4 (de) Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben
DE102006022748B4 (de) Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE102016205559B4 (de) Verfahren zur Herstellung eines Fan-Out- und Multi-Die-Gehäuseaufbaus basierend auf dünnen Filmen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee