DE112004002018T5 - Halbleiterbauelement-Baugruppe, die ein herausstehendes Zwischenverbindungsmaterial verwendet - Google Patents

Halbleiterbauelement-Baugruppe, die ein herausstehendes Zwischenverbindungsmaterial verwendet Download PDF

Info

Publication number
DE112004002018T5
DE112004002018T5 DE112004002018T DE112004002018T DE112004002018T5 DE 112004002018 T5 DE112004002018 T5 DE 112004002018T5 DE 112004002018 T DE112004002018 T DE 112004002018T DE 112004002018 T DE112004002018 T DE 112004002018T DE 112004002018 T5 DE112004002018 T5 DE 112004002018T5
Authority
DE
Germany
Prior art keywords
semiconductor device
electrically conductive
solder
conductive particles
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112004002018T
Other languages
English (en)
Inventor
Martin Tonbridge Standing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE112004002018T5 publication Critical patent/DE112004002018T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/268—Pb as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/302—Cu as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/3612—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with organic compounds as principal constituents
    • B23K35/3613—Polymers, e.g. resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

Eine Halbleiterbaugruppe, umfassend:
ein Halbleiterbauelement mit einer ersten Elektrode auf einer ersten Oberfläche desselben, auf einer zweiten gegenüberliegenden Oberfläche desselben;
einen leitenden Behälter, wobei der leitende Behälter einen inneren Abschnitt und mindestens eine Wand aufweist, wobei die Wand eine externe Verbindungsoberfläche aufweist, die für externe elektrische Verbindung angepasst ist;
einen leitenden Klebstoff, aufgebracht zwischen der ersten Elektrode und dem inneren Abschnitt, um den inneren Abschnitt mit der ersten Elektrode elektrisch und mechanisch zu verbinden, wobei das Halbleiterbauelement an dem inneren Abschnitt angebracht ist und von der mindestens einen Wand entfernt ist;
eine elektrisch leitende Zwischenverbindungsstruktur, die elektrisch und mechanisch mit der zweiten Elektrode verbunden ist; und
eine Passivierungsschicht, die über der zweiten Elektrode gebildet wird und in einem Abstand zwischen dem Halbleiterbauelement und der mindestens einen Wand angeordnet ist, wobei die Zwischenverbindungen durch die Passivierungsstruktur verlaufen.

Description

  • VERWANDTE ANMELDUNG
  • Die Anmeldung basiert auf und beansprucht die Priorität zur Vorläufigen US-Patentanmeldung Nr. 60/514,095, eingereicht am 24. Oktober 2003, mit dem Titel „Solder and Solder Process and No Flow/Reflowing Interconnects" und die Vorläufige US-Patentanmeldung Nr. 60/555,794, eingereicht am 24. März 2004, mit dem Titel „Semiconductor Device Package Utilizing Proud Interconnect Material".
  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Halbleiterverpackung und insbesondere auf eine Zwischenverbindungsstruktur und eine Paste zum Formen der Zwischenverbindungsstruktur.
  • HINTERGRUND DER ERFINDUNG
  • Lötmittel ist ein herkömmlich bekanntes Material zum Verbinden eines Halbleiterbauelements mit einer leitenden Unterlage auf einer Leiterplatte. Gemäß einem bekannten Verfahren können Lothügel auf einer leitenden Unterlage einer Leiterplatte gebildet werden, eine Komponente wie beispielsweise ein Halbleiterchip kann darauf platziert werden, und das Lötmittel wird dann aufgeschmolzen, um die Komponente mit der leitenden Unterlage zu verbinden. Alternativ kann der Lothügel auf der Halbleiterkomponente gebildet werden, die Komponente kann auf der leitenden Unterlage platziert werden, und das Lötmittel aufgeschmolzen werden, um die Komponente mit der leitenden Unterlage zu verbinden.
  • Für Erläuterungszwecke wird auf 1 Bezug genommen; um einen Lothügel auf einer leitenden Unterlage 14 einer Leiterplatte 10 zu bilden, wird zuerst eine Lötpaste 15 auf einem Abschnitt der leitenden Unterlage 14 aufgebracht. Wie in 1 gezeigt, kann zur Bestimmung des Bereichs, der die Lötpaste 15 aufnimmt, eine Lötabdeckung 12 auf die obere Fläche der Leiterplatte 10 aufgelegt werden, welche eine Öffnung über der leitenden Unterlage 14 aufweist.
  • Es wird auf 2 Bezug genommen; nach dem Aufbringen der Lötpaste 15 über der leitenden Unterlage 14 wird die Lötpaste 15 durch Anwendung von Wärme aufgeschmolzen; d.h. indem die Lötpaste auf ihre Aufschmelztemperatur gebracht wird, um eine Schmelze zu bilden. Nachdem die Schmelze abgekühlt ist, wird über der leitenden Unterlage 14 ein Lothügel 17 gebildet. Es sei angemerkt, dass der Lothügel 17 eine gekrümmte äußere Fläche 19 hat. Die gekrümmte äußere Fläche 19 ist auf die Oberflächenspannung zurückzuführen, wenn das Lötmittel aufgeschmolzen wird, und sie wird gekrümmter, wenn das Volumen des Lötmittels erhöht wird. Somit erfordert das Verbinden einer Komponente und einer leitenden Unterlage auf einer Leiterplatte unter Verwendung des herkömmlichen Verfahrens, das hierin beschrieben wird, das Aufbringen des Lötmittels auf der Leiterplatte (oder der Komponente) mittels einer Schablone, die strenge Einhaltung bestimmter Toleranzen, was die Herstellung kompliziert macht.
    •
  • ZUSAMMENFASSENDE DARSTELLUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung wird eine Paste verwendet, um Zwischenverbindungen für das elektrische Verbinden der Komponenten untereinander oder mit leitenden Unterlagen auf einer Leiterplatte oder dergleichen zu bilden.
  • Eine Paste gemäß der vorliegenden Erfindung ist eine Mischung von Binder-Partikeln und Füller-Partikeln und, wenn erforderlich, einem Flussmaterial. Gemäß der vorliegenden Erfindung schmelzen die Binder-Partikel bei einer niedrigeren Temperatur als die Füller-Partikel. Des weiteren ist der entsprechende Anteil von Binder-Partikeln und Füller-Partikeln ein solcher, dass sich beim Schmelzen der Binder-Partikel die Form der Paste, wie sie aufgetragen ist, nicht wesentlich verändert, aber dass genügend vorhanden ist, um die Füller-Partikel aneinander zu kleben, nachdem die Binder-Schmelze abgekühlt ist, um eine Struktur zu bilden. Ein auf diese Weise gebildete Struktur kann als eine Zwischenverbindung dienen. So kann eine Paste gemäß der vorliegenden Erfindung verwendet werden, um Zwischenverbindungsstrukturen auf einer Oberfläche, wie beispielsweise eine Elektrode einer Halbleiterkomponente oder eine leitende Unterlage auf einer Leiterplatte, zu bilden.
  • Eine Zwischenverbindung gemäß der vorliegenden Erfindung kann einen großen Bereich beispielsweise auf einer Elektrode eines Leistungshalbleiterbauelements bedecken. Außerdem kann eine solche Zwischenverbindung herausstehend gemacht werden, d.h. sie steht über dem nicht-lötbaren umgebenden Bereich, was aus folgenden Gründen von Vorteil ist:
    • 1) Es gestattet, dass der Lötstreifen weniger kritisch ist, was bedeutet, dass die Substrat- und Schablonenausführungen hinsichtlich Ausführung und Toleranz weniger wichtig sind, da anstelle der Bildung einer Lötstelle zwischen zwei planaren Flächen (wobei der lötbare Bereich durch ein Fenster in einer Lötabdeckung bestimmt wird) die „herausstehende Zwischenverbindung" ermöglicht, dass die Streifenbildung den Rand der Lötzwischenverbindung einschließt.
    • 2) Grundsätzlich bedeutet die Bildung dicker Zwischenverbindungen auf der Chipfläche, dass die Chipfläche und der Rand mit einem Epoxyd oder irgendeinem anderen geeigneten Passivierungsmaterial bedeckt werden können, was aus folgenden Gründen von Vorteil ist:
    • a) Die Passivierung ermöglicht die Isolierung zwischen verschiedenen Potenzialen auf dem Chip, was höhere Spannungen und radikalere Ausführungen ermöglicht.
    • b) Es führt wahrscheinlich zur Reduzierung der Prozessschritte, die zum Schutz des Chips bei bestimmten Baugruppentypen erforderlich sind.
    • c) Es wird eine robustere Einrichtung hervorbringen.
    • d) Es wird einen besseren Umweltschutz ermöglichen.
    • e) Es wird die kritischen Herstellungstoleranzen reduzieren und ermöglicht daher eine einfachere Herstellung der Einrichtung.
  • Andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich werden, welche auf die Begleitzeichnungen Bezug nimmt.
    •
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 und 2 stellen ein Verfahren für die Bildung von Lothügel-Zwischenverbindungen gemäß dem Stand der Technik dar.
  • 3 stellt einen Abschnitt des Körpers einer Zwischenverbindung dar, die mit einer Paste gemäß der vorliegenden Erfindung gebildet wird.
  • 4 und 5 stellen ein Verfahren für die Bildung von Zwischenverbindungen gemäß der vorliegenden Erfindung dar.
  • 6 zeigt eine Querschnittsansicht einer Baugruppe gemäß dem Stand der Technik.
  • 7 zeigt eine Querschnittsansicht eines ersten Ausführungsbeispiels einer Baugruppe, die modifiziert ist, um eine Zwischenverbindung gemäß der vorliegenden Erfindung aufzunehmen.
  • 8 zeigt eine Seitenansicht eines zweiten Ausführungsbeispiels einer Baugruppe, die eine Zwischenverbindung gemäß der vorliegenden Erfindung enthält.
  • 9 zeigt eine Seitenansicht eines dritten Ausführungsbeispiels einer Baugruppe, die eine Zwischenverbindung gemäß der vorliegenden Erfindung enthält.
  • 10 zeigt eine Draufsicht eines Halbleiterchips, der modifiziert ist, um die Zwischenverbindungen auf den Elektroden desselben aufzunehmen.
  • 11 zeigt eine Seitenansicht des in 10 gezeigten Halbleiterchips, betrachtet in Richtung der Pfeile 11-11.
  • 12 zeigt eine perspektivische Ansicht einer ersten Variation einer Baugruppe, gebildet mit einem Halbleiterchip, welche Zwischenverbindungen enthält, die gemäß der vorliegenden Erfindung gebildet sind.
  • 13 zeigt eine perspektivische Ansicht einer zweiten Variation einer Baugruppe, gebildet mit einem Halbleiterchip, welche Zwischenverbindungen enthält, die gemäß der vorliegenden Erfindung gebildet sind.
  • 14 zeigt eine Querschnittsansicht der in 13 gezeigten Baugruppe entlang der Linie 14-14, betrachtet in Richtung der Pfeile.
  • 15 zeigt eine Querschnittsansicht einer Baugruppe gemäß dem Stand der Technik.
  • 16 zeigt eine Draufsicht eines Flip-Chip-Halbleiterbauelements, welches Zwischenverbindungen enthält, die gemäß der vorliegenden Erfindung gebildet sind.
  • 17 stellt eine Halbleiterscheibe dar, die den Chip enthält, der vorbereitet ist, um Zwischenverbindungen gemäß der vorliegenden Erfindung aufzunehmen.
  • 18A stellt eine Querschnittsansicht einer Baugruppe gemäß dem Stand der Technik dar, die mit einer Leiterplatte verbunden ist.
  • 18B stellt eine Querschnittsansicht einer Baugruppe gemäß der vorliegenden Erfindung dar, die mit einer Leiterplatte verbunden ist.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Eine elektrisch leitende Paste gemäß der vorliegenden Erfindung beinhaltet eine Mischung von Binder-Partikeln und Füller-Partikeln. Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung sind die Binder-Partikel Lötpulver und die Füller-Partikel sind leitende Partikel, die in dem Lötpulver verteilt oder mit diesem gemischt sind. Das bevorzugte Ausführungsbeispiel beinhaltet ferner ein Lötflussmaterial.
  • Gemäß einem Aspekt der vorliegenden Erfindung ist der Anteil der Binder-Partikel im Verhältnis zum Anteil der Füller-Partikel ein solcher, dass beim Verschmelzen der Binder-Partikel genügend Binder vorhanden ist, um die Füller-Partikel zu schmelzen, d.h. die Füller-Partikel zusammen zu „kleben". Die entsprechenden Anteile werden jedoch so sein, dass sich beim Schmelzen der Binder-Partikel die Form der Paste, wie sie aufgebracht ist, nicht wesentlich verändert. Das heißt, die Zwischenverbindung wird im wesentlichen dieselbe Form haben wie die Paste, wenn sie aufgebracht ist.
  • Die Füller-Partikel, die in einer Paste gemäß der vorliegenden Erfindung verwendet werden, sind vorzugsweise kugelförmig geformt, obwohl andere Formen, wie beispielsweise Würfel und Parallelepipede oder dergleichen, ebenfalls verwendet werden können. Es sei angemerkt, dass zur Ausführung der vorliegenden Erfindung die Form der Partikel nicht geometrisch perfekt sein muss. Das heißt zum Beispiel, eine Kugelform, auf welche man sich hierin bezieht, muss nur allgemein Kugelformartig und nicht kugelförmig perfekt sein, um in der vorliegenden Erfindung enthalten zu sein. Somit sollte die Form der Partikel, wie sie hierin beschrieben wird, nicht als Beschränkung der Erfindung auf eine perfekte geometrische Form verstanden werden.
  • Bei dem bevorzugten Ausführungsbeispiel hat der Binder eine hohe Schmelztemperatur. Lötmittel, die aus der Kombination von 95% Sn und 5% Sb (Gewichtsprozent) oder aus der Kombination von 95,5% Sn, 3,8% Ag und 0,7% Cu (Gewichtsprozent) gebildet werden, sind Beispiele für Lötmittel, die als Binder-Material in einer Paste gemäß der vorliegenden Erfindung zu verwenden sind.
  • Ein geeignetes Material zur Bildung der Füller ist Kupfer. Andere geeignete Materialien zur Bildung der Füller sind Nickel und Zinn-Silber.
  • Es wird auf 3 Bezug genommen; die Füller-Partikel 16 können aus einem Material 5 gebildet und mit einem weiteren Material 7 überzogen werden. Zum Beispiel können Kugelform-artige Kupfer-Partikel bei Verwendung als leitende Füller mit einer Nickel-Sperrschicht überzogen und mit Zinn oder Silber passiviert werden. Geeignete Binder, die mit Kugelform-artigen Kupfer-Partikeln zu verwenden sind, sind Zinn-Silber-Lötmittel, Lötmittel mit hohem Bleianteil oder ein Zinn-Blei-Lötmittel.
  • Wenn Kugelform-artige Nickel-Partikel als leitende Füller verwendet werden, können sie mit Zinn oder Silber passiviert werden. Ein geeigneter Binder für das Verschmelzen von Kugelform-artigen Nickel-Partikeln kann jedes der oben aufgeführten Lötmittel sein.
  • Ein geeigneter Binder zur Verwendung mit Zinn-Silber-Füller-Partikeln kann ein Zinn-Bismut-Lötmittel sein.
  • Bei einer bevorzugten Zusammensetzung können die Füller kugelförmig oder Kugelform-artig sein und können 5-40% des Gesamtgewichts der Mischung bilden, und der Binder kann Lötmittel in Pulverform sein und 50-85% des Gesamtgewichts der Mischung ausmachen. Bei dieser bevorzugten Zusammensetzung können etwa 10% des Gesamtgewichts ein Lötflussmittel sein, welches ein Harz mit milder Aktivierung sein kann. Vorzugsweise liegt die Füller-Partikelgröße irgendwo zwischen 15μm-65μm, und die Partikelgröße des Lötmittelbinders kann irgendwo zwischen 25μm-45μm liegen.
  • Ein spezielles Beispiel für eine Paste gemäß der vorliegenden Erfindung enthält 31,5% (Gewichtsprozent) silberbeschichtete Nickel-Partikel, 58,5% (Gewichtsprozent) SAC(Zinn-Silber-Kupfer)- oder SA(Zinn-Silber)-Legierungen als Binder. Die SAC-Zusammensetzung kann 95,5% Sn, 3,8% Ag und 0,7% Cu (Gewichtsprozent) betragen, während die SA-Zusammensetzung 96% Sn und 4% Ag (Gewichtsprozent) beträgt. Bei diesem Beispiel können 10% des Gesamtgewichts Flussmaterial sein.
  • Ein weiteres Beispiel kann ein Hochdurchfluss-Derivat des vorherigen Beispiels mit Anti-Setz-Eigenschaften sein. Eine derartige Lötpaste kann 5% (Gewichtsprozent) silberbeschichtete Nickel-Kugeln, 85% SAC oder SA und 10% (Gewichtsprozent) Flussmittel beinhalten.
  • Eine Paste gemäß der vorliegenden Erfindung ist besonders nützlich für die Bildung relativ flacher großer Bereichszwischenverbindungen auf Oberflächen, wie beispielsweise leitenden Unterlagen auf einem Substrat oder einer Elektrode eines Halbleiterchips. Ein vorteilhaftes Merkmal einer Paste gemäß der vorliegenden Erfindung ist, dass sie, wenn sie in eine Form gebracht wird, diese Form nach der Anwendung von Wärme zum Aufschmelzen, d.h. Schmelzen, des Binders im wesentlichen beibehält.
  • Es wird nun auf 3, 4 und 5 Bezug genommen; ein Prozess zur Herstellung einer Zwischenverbindung gemäß der vorliegenden Erfindung involviert das Aufbringen einer Menge einer Paste gemäß der vorliegenden Erfindung auf einer Oberfläche. Speziell kann zum Beispiel eine gewünschte Menge einer Paste gemäß der vorliegenden Erfindung über einer leitenden Unterlage 14 auf einer Leiterplatte 10 aufgebracht werden. Die Leiterplatte 10 kann eine auf ihr angeordnete Lötabdeckung 12 haben, die die leitende Unterlage 14 umgibt. Eine Paste gemäß der vorliegenden Erfindung, welche kugelförmige oder Kugelform-artige Füller-Partikel 16 und Partikel eines elektrisch leitenden Binders 18 enthält, wird auf der leitenden Unterlage 14 aufgebracht und breitet sich oberhalb der Lötabdeckung 12 aus. Die Paste kann so aufgebracht werden, dass sie eine relativ flache Oberseite hat, wie in 4 gezeigt. Bei dem bevorzugten Ausführungsbeispiel kann eine Paste gemäß der vorliegenden Erfindung unter Verwendung eines Schablonen- oder Druckverfahrens aufgebracht werden, obwohl andere Verfahren des Aufbringens innnerhalb der Erfindung berücksichtigt werden.
  • Nach dem Aufbringen der Paste wird Wärme angewendet, um die Binder-Partikel 18 zum Schmelzen zu bringen. Somit wird, falls Lötmittel als Binder verwendet wird, Wärme angewendet, bis das Lötmittel aufgeschmolzen ist, d.h. das Lötmittel wird auf seine Aufschmelztemperatur gebracht. Da die Binder-Partikel 18 eine viel niedrigere Temperatur als die Füller-Partikel 16 haben, bleiben die Füller-Partikel 16 fest. Die Binder-Partikel 18 jedoch schmelzen und befeuchten die Füller-Partikel 16. Wenn die Temperatur unter die Schmelztemperatur der Binder-Partikel 18 gesenkt wird, werden die Füller-Partikel 16 aneinander „geklebt", wodurch eine integrale Struktur gebildet wird, wie in 3 und 5 gezeigt.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird der Anteil der Binder-Partikel so gewählt, dass nicht genügend Schmelze zum Fließen vorhanden ist, aber dass ausreichend Schmelze vorhanden ist, um die Füller-Partikel 16 zusammen zu kleben, damit eine integrale Struktur gebildet wird, die geeignet ist, als eine Zwischenverbindung zu dienen.
  • Es wurde festgestellt, dass eine Paste gemäß der vorliegenden Erfindung vorteilhafterweise ihre Form, wie sie aufgebracht wird, beibehält, nachdem der Binder geschmolzen und verfestigt wurde. Somit ist eine Paste gemäß der vorliegenden Erfindung ideal zur Bildung von Zwischenverbindungen mit äußeren Oberflächen mit reduzierter Krümmung und/oder reduzierten Heiß-Setz-Eigenschaften für die elektrische Verbindung mit externen Elementen, welches eine wünschenswerte Eigenschaft für eine Zwischenverbindung ist.
  • Es wird nun auf 6 Bezug genommen; eine Baugruppe gemäß dem Stand der Technik beinhaltet eine erste Leiterplatte 20, eine zweite Leiterplatte 22, einen Halbleiterchip 24, welcher zwischen der ersten und zweiten Leiterplatte 20, 22 angeordnet und mit den entsprechenden leitenden Unterlagen 21 auf jeder Leiterplatte 20, 22 durch Lötmittel 26 oder dergleichen elektrisch verbunden ist. Eine Baugruppe, wie in 6 gezeigt, beinhaltet auch eine Zwischenverbindung 28, welche ein Kupferstück sein kann, das die erste und zweite Leiterplatte 20, 22 durch die entsprechenden Schichten des Lötmittels 26 oder dergleichen miteinander verbindet. Eine detailliertere Beschreibung einer Baugruppe gemäß 6 wird in der veröffentlichten US-Patentanmeldung Nr. 2004/0119148A1 gezeigt, die von dem Anmelder der vorliegenden Erfindung angemeldet wurde, und deren Gegenstand hierin durch Bezugnahme aufgenommen ist.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung kann die Zwischenverbindung 28 gemäß der vorliegenden Erfindung gebildet werden. Speziell kann – Bezug nehmend auf 7 – eine Zwischenverbindungsstruktur 19 anstelle einer Zwischenverbindung 28 in einer Baugruppe gemäß 6 verwendet werden.
  • Es wird nun auf 8 Bezug genommen; bei einem alternativen Ausführungsbeispiel kann eine Zwischenverbindung 19 für die externe Verbindung: verwendet werden. Speziell kann eine Zwischenverbindung 19 gemäß einem Verfahren der vorliegenden Erfindung gebildet werden, um eine Verbindungsfläche 21 zu haben. Die Verbindungsfläche 21 wird frei gelassen, so dass sie die Verbindung zu einem externen Element herstellen kann, wie beispielsweise einer leitenden Unterlage auf einer Leiterplatte. Man beachte, dass bei dem in 8 gezeigten Beispiel eine erste Halbleiterkomponente 30 und eine zweite Halbleiterkomponente 32 auch mit den entsprechenden leitenden Unterlagen 21 auf der Leiterplatte 20 durch eine Schicht Lötmittel 26 verbunden sind. Die Halbleiterkomponenten 30, 32 enthalten ebenfalls freie Verbindungsflächen 31,33, welche vorzugsweise koplanar zu der Verbindungsfläche 21 der Zwischenverbindung 19 sind. Ähnlich wie die Verbindungsfläche 21 können die freien Verbindungsflächen 31, 33 der Halbleiterkomponenten 30, 32 für die direkte Verbindung mit den leitenden Unterlagen einer Leiterplatte angepasst werden. Zum Beispiel können die freien Flächen 31, 33 lötbar gemacht werden.
  • Die Halbleiterkomponenten 30, 32 können Leistungs-MOSFETs, Dioden, IGBTs oder jedes andere Halbleiterbauelement, wie beispielsweise ein Steuer-IC oder dergleichen, sein, und die Leiterplatte 20 kann eine thermisch leitende Leiterplatte sein, wie beispielsweise ein isoliertes Metallsubstrat (IMS). Es sei angemerkt, dass bei dem in 8 gezeigten Ausführungsbeispiel die Isolierung 34 in den Lücken zwischen den Halbleiterkomponenten 30, 32 und der Zwischenverbindung 19 gebildet werden kann. Die Isolierung 34 kann beispielsweise aus Polyimid, BCB, Epoxy-basierten dielektrischen Silizium-Polyestern oder Organopolysiloxanen zusammengesetzt sein.
  • Es wird nun auf 9 Bezug genommen; bei einem weiteren Ausführungsbeispiel, welches dem in 6 und 7 gezeigten Ausführungsbeispiel ähnelt, kann eine Baugruppe eine Zwischenverbindung 19 enthalten, die gemäß der vorliegenden Erfindung auf einer ersten Leiterplatte 20 gebildet wird, und eine zweite Leiterplatte 22 kann mit einer lötbaren freien Oberfläche 36 versehen sein. Die lötbare freie Oberfläche 36 kann mit den Halbleiterkomponenten 30, 32 elektrisch verbunden sein und als eine externe Verbindungsfläche für das elektrische Verbinden der Halbleiterkomponenten 30, 32 mit den entsprechenden externen Elementen, wie beispielsweise den entsprechenden leitenden Unterlagen auf einer Leiterplatte, dienen. Die lötbare freie Oberfläche 36 kann mit den Halbleiterkomponenten 30, 32 durch Vias (nicht gezeigt) oder dergleichen in der Leiterplatte 22 elektrisch verbunden sein, wie herkömmlich bekannt ist. Vorzugsweise sind die lötbare freie Oberfläche 36 und die freie Verbindungsfläche 21 der Zwischenverbindung 19 koplanar, um die Oberflächenmontage einer Baugruppe gemäß 9 zu ermöglichen.
  • Es wird nun auf 10 und 11 Bezug genommen; eine Zwischenverbindung 19 gemäß der vorliegenden Erfindung kann auf einer Elektrode eines Halbleiterbauelements, wie beispielsweise ein Leistungs-MOSFET 40, gebildet werden. Speziell kann zum Beispiel eine Zwischenverbindung 19 auf der Source-Elektrode 42 und der Gatterelektrode 44 eines Leistungs-MOSFET 40 gebildet werden.
  • Gemäß einem Aspekt der Erfindung kann eine Mehrzahl von MOSFETs 40 in einer Halbleiterscheibe gebildet werden, eine Paste gemäß der vorliegenden Erfindung kann auf den entsprechenden Elektroden der Leistungs-MOSFETs 40, während sie in der Halbleiterscheibe sind, gebildet werden, und dann der Wärme ausgesetzt werden, um die Zwischenverbindungen 19 zu bilden. Danach können die Leistungs-MOSFETs 40 vereinzelt werden, beispielsweise durch Sägen oder irgendein anderes herkömmliches Verfahren, um einzelne Leistungs-MOSFETs zu erhalten, wie beispielsweise den in 10 und 11 gezeigten Leistungs-MOSFET. Somit können die Zwischenverbindungen 19 im Halbleiterscheiben-Stadium vor dem Verpacken des Leistungs-MOSFET 40 gebildet werden.
  • Es wird als nächstes auf 12 Bezug genommen; ein Leistungs-MOSFET 40 gemäß der vorliegenden Erfindung kann gemäß einem alternativen Ausführungsbeispiel in einem leitenden Behälter 48 untergebracht werden. Speziell kann die Drain-Elektrode 43 eines Leistungs-MOSFET 40 mit der inneren Oberfläche des Behälters 48 elektrisch verbunden werden, um eine neue der Chip-Größe entsprechende Baugruppe ähnlich einer dem Stand der Technik entsprechenden Baugruppe zu bilden, die in US-Patent Nr. 6,624,522 offenbart wurde, dessen Offenbarung durch Bezugnahme hierin aufgenommen ist.
  • In einer ersten Variation beinhaltet MOSFET 40 die Zwischenverbindung 19', die gemäß der vorliegenden Erfindung auf der Source-Elektrode 42 des MOSFET 40 gebildet wird, und Zwischenverbindung 19'' auf der Gatterelektrode 44 des MOSFET 40 ohne jegliche Passivierung. Somit gibt es keine Passivierung auf der freien Oberfläche (Oberfläche nicht bedeckt von den Zwischenverbindungen 19', 19'') des Leistungs-MOSFET 40, und es besteht eine Lücke zwischen den Rändern des Leistungs-MOSFET 40 und den umgebenden Wänden 49 des Behälters 48, wie in 12 zu sehen ist. Es sei angemerkt, dass MOSFET 40 dünner gemacht werden kann als die Tiefe des Behälters 48, da die Höhe der Zwischenverbindungen 19', 19'' so ausgeführt werden kann, dass die Koplanarität mit den externen Verbindungsflächen 51 des Behälters 48 gesichert wird, welche verwendet werden, um den Behälter 48 beispielsweise mit den leitenden Unterlagen auf einer Leiterplatte elektrisch zu verbinden. Die Option der Reduzierung der Dicke des MOSFET 40 ist vorteilhaft, weil dies die Reduzierung seines ON-Widerstandes ermöglichen kann.
  • Es wird nun auf 13 Bezug genommen; in einer zweiten Variation wird eine Passivierungsstruktur 50 über der freien Oberfläche des Leistungs-MOSFET 40 gebildet, welche vorzugsweise so ausgedehnt wird, dass die Lücke zwischen den Rändern des Leistungs-MOSFET 40 und den umgebenden Wänden 49 des Behälters 48 bedeckt wird. Die Passivierungsstruktur 50 wird vorzugsweise aus einem organischen Silizium-Polymer-Material gebildet, wie beispielsweise Silizium/Epoxyd oder Silizium/Polyester, welche zur Familie der Organopolysiloxane gehören. Die Verwendung derartiger Materialien ist aufgrund ihrer hohen Temperatur- und Feuchtigkeitsbeständigkeit von Vorteil. Ein bevorzugtes Material ist die Kombination von Silizium-Epoxyd, Silizium-Polyester, Acrylat, einem thermischen Katalysator und einem UV-Monomer-Teilkatalysator. Eine Passivierung, die aus Silizium-Epoxyden oder Silizium-Polyestern gebildet wird, wird bevorzugt, weil sie eine hohe Beständigkeit gegenüber Lösungsmitteln und anderen Chemikalien aufweist und eine hohes Niveau sowohl für den Umweltschutz als auch den dielektrischen Schutz bei einer sehr bescheidenen Dicke, z.B. einige Mikron, ermöglicht.
  • Es wird auf 14 Bezug genommen; es ist klar, dass, wenn die Passivierungsstruktur 50 gebildet ist, der Spurabstand 52 der Abstand zwischen einer Zwischenverbindung 19' und der nächstgelegenen Wand 49 des Behälters 48 wird. Somit ist – im Vergleich zu einer dem Stand der Technik entsprechenden Baugruppe (siehe 15) – der Spurabstand 52 breiter, weil der Spurabstand 52 der dem Stand der Technik entsprechenden Baugruppe der Abstand zwischen dem Rand des Leistungs-MOSFET und den Elektroden ist, die auf der Chipoberfläche angeordnet sind. Die Zunahme der Breite des Spurabstands 52 ermöglicht, dass der Behälter 48 mit Leistungs-MOSFETs verwendet werden kann, die Spannungsnennleistungen von höher als 100V haben, wenn ein kleiner Behälter verwendet wird, und sogar 300V oder höhere Leistungs-MOSFETs bei anderen Behältertypen. Des weiteren gestattet eine Anordnung, wie beispielsweise die in 12 und 13 gezeigte, größere Unterlagen bei Niederspannungseinrichtungen, was die thermischen Eigenschaften und den ON-Widerstand (Rdson) der Baugruppe verbessert und die Stromdichte in den Lötstellen reduziert, wenn die Baugruppe installiert ist.
  • Bei einem bevorzugten Ausführungsbeispiel werden die Zwischenverbindungen 19', 19'' in einer Baugruppe gemäß den 12 und 13 aus einer Paste gebildet, die rezeptiert ist mit einem bleifreien Lötmittel als Binder und kugelförmigen oder Kugelform-artigen Nickel-Partikeln, welche mit Silber überzogen sind, als Füller-Partikel. Eine bevorzugte bleifreie Lötmittellegierung kann aus 96% Sn, 4% Ag, 0,7% Cu (Gewichtsprozent) zusammengesetzt sein. Außerdem können bei dem bevorzugten Ausführungsbeispiel die kugelförmigen Nickel-Partikel einen mittleren Durchmesser von 45 Mikron haben. Es sei angemerkt, dass, obwohl die Nickel-Partikel eine Kugelform haben, die Silber-Beschichtung die äußere Oberfläche derselben unregelmäßig gestalten kann.
  • Die Kombination von silberbeschichteten Nickel-Kugeln und einem Lötmittel auf Zinn-Silber-Basis wird wenigsten aus den folgenden Gründen bevorzugt:
    • 1. Die Lötmittellegierung nimmt während des Aufschmelzprozesses zusätzliches Silber von den silberbeschichteten Nickel-Partikeln auf, was die Zusammensetzung der Lötmittellegierung verändert. Die Veränderung der Zusammensetzung führt zu einer erhöhten Temperatur für die vollständige Verflüssigung für das Lötmittel, was von Vorteil ist, da es bedeutet, dass das Lötmittel während des sekundären Lötens der Zwischenverbindung nicht vollständig flüssig wird. So behält die Zwischenverbindung ihre Form, nachdem sie mit einer leitenden Unterlage durch ein Schicht aus Lötmittel verbunden ist.
    • 2. Die Nickel-Partikel sind sehr hart und können eine wirksame Sperrschicht für das Verstärken der Schnittstellen bilden. Eine Paste gemäß der vorliegenden Erfindung bildet effektiv ein Konglomerat uns ist daher widerstandsfähiger gegenüber Biegung und Deformation als das Basislötmittel; d.h. das Bindermaterial. Das heißt, sie ist stärker als das Basislötmittel. Sie ist jedoch auch effektiv spröder als das Basislötmittel und wenn sie aus ihrem elastischen Bereich heraus geschoben wird, kann sie kleine Fehlerstellen in ihrem Körper übertragen. Während herkömmliche bleifreie Lötmittel dazu tendieren, die Belastung in die Lötschnittstellenschichten zu führen, absorbiert eine Zwischenverbindung gemäß der vorliegenden Erfindung die Belastung in ihren Körper. Daher wirkt in vielen Fällen eine Zwischenverbindung gemäß der vorliegenden Erfindung als Semi-Opfer-Schicht für die Oberfläche, die sie verbunden hat.
  • Eine Baugruppe gemäß den in 12 und 13 gezeigten Variationen wird zuerst gebildet, indem die Zwischenverbindungen 19', 19'' auf den entsprechenden Elektroden eines Leistungs-MOSFET 40 gebildet werden, bevor die Montage des Leistungs-MOSFET 40 auf der inneren Oberfläche des Behälters 48 erfolgt. Speziell wird zuerst eine Mehrzahl von Leistungs-MOSFETs 40 in einer Halbleiterscheibe gebildet. Danach werden die Zwischenverbindungen 19' auf den Source-Elektroden 42 der Leistungs-MOSFETs 40 gebildet, und die Zwischenverbindungen 19'' werden auf den Gatterelektroden 44 der Leistungs-MOSFETs 40 gebildet. Vorzugsweise wird zur Bildung der Zwischenverbindungen 19', 19'' eine Paste gemäß der vorliegenden Erfindung durch eine Schablone auf die Source-Elektroden 42 und die Gatterelektrode 44 jedes MOSFET 40 aufgebracht. Die Verwendung einer Schablone ist ein bekanntes Verfahren bei der Herstellung von Leiterplatten und wird außerdem in großem Umfang für die Bildung von Lotperlen bei herkömmlichen Flip-Chip-Bauelementen verwendet. Alternativ könnte die Paste zur Bildung der Zwischenverbindungen 19', 19'' gemäß der vorliegenden Erfindung unter Anwendung irgendeines anderen Verfahrens aufgebracht werden, das dazu führen würde, dass die Paste während des Aufbringens geformt wird, wie beispielsweise Lötgießen oder Formen.
  • Vorzugsweise beinhaltet eine Halbleiterscheibe, die gemäß der vorliegenden Erfindung bearbeitet wird, keine Passivierungsschemata über diejenigen hinaus, die allgemein auf dem Chip verwendet werden. Der Prozess wird jedoch Halbleiterscheiben nicht ausschließen, die mit allen gegenwärtig verfügbaren Passivierungen behandelt worden sind, die bei der Herstellung von Leistungshalbleiterbauelementen verwendet werden.
  • Nach dem Aufbringen der Paste wird die Halbleiterscheibe der Wärme ausgesetzt, um den Binder aufzuschmelzen. Vorzugsweise wird die Halbleiterscheibe in einem Konvektions-Aufschmelzofen erwärmt, welches ein Prozess ist, der üblicherweise bei der Leiterplattenbestückung verwendet wird. Vorzugsweise wird der Konvektionsofen ein gestuftes Aufschmelzprofil betreiben, das die Lötpaste auf die volle Aufschmelztemperatur bringt. Dieser Arbeitsgang kann unter einer Umgebung von Luft oder Stickstoff ausgeführt werden.
  • Nach dem Aufschmelzen bleibt ein Lötflussmittelrest auf der Halbleiterscheibe zurück. Der Flussmittelrest wird dann vorzugsweise unter Verwendung einer Ultraschall-Plattenreinigungsmaschine entfernt. Eine bevorzugte Maschine zum Entfernen von Lötflussmittelresten verwendet ein zweckmäßiges Lösungsmittel, das sich in einem Flüssigkeitsbehälter an der einen Seite der Maschine befindet und an der anderen Seite der Maschine in der Dampf-Phase gehalten wird. Vorzugsweise wird der größte Teil des Lötflussmittelrests in dem Flüssigkeitsbehälter entfernt und die abschließende Reinigung erfolgt in der Dampf-Phase. Dieser Prozess gewährleistet, dass die Halbleiterscheiben sehr geringe Verunreinigungen aufweisen, die nach dem Reinigen auf diesen zurückgeblieben sind. 17 stellt eine Halbleiterscheibe 53 mit einem Chip darin dar, der vorbereitet ist, um die Zwischenverbindungen 19', 19'' gemäß der vorliegenden Erfindung aufzunehmen.
  • Eine Paste gemäß der vorliegenden Erfindung ist so ausgeführt, dass sie im wesentlichen ihre Form, wie sie aufgebracht ist, beibehält, nachdem ihr Binder aufgeschmolzen worden ist. So behält dann beispielsweise, wenn die Drucköffnung des Instruments zum Aufbringen der Paste einen Würfel mit einer gegebenen Höhe bildet, die Zwischenverbindung, die nach dem Aufschmelzen des Binders gebildet wird, eine Form bei, die im wesentlichen der Form des Würfels, wie sie aufgetragen wird, gleicht. Es sei angemerkt, dass es zwangsläufig eine gewisse Veränderung der Form nach dem Aufschmelzen des Binders geben würde. Jedoch würde die Veränderung der Form die Leistung der Zwischenverbindung nicht nachteilig beeinflussen.
  • Nachdem die Zwischenverbindungen 19', 19'' auf den entsprechenden Elektroden der Leistungs-MOSFETs 40 in der Halbleiterscheibe gebildet worden sind, kann die Halbleiterscheibe in einzelne Chips getrennt werden, indem irgendein verfügbares Verfahren zum Trennen in einzelne Chips angewendet wird, wie zum Beispiel Sägen mit Standardblättern, die mit Diamanten besetzt sind, oder Laser-Sägen. Das Trennen in einzelne Chips führt zu einzelnen diskreten Leistungs-MOSFETs.
  • Nachdem die Leistungs-MOSFETs 40 vereinzelt worden sind, kann jeder mit der inneren Oberfläche eines entsprechenden Behälters 48 durch einen leitenden Klebstoff, wie beispielsweise Silber-Epoxyd oder Lötmittel, elektrisch verbunden werden, um eine Baugruppe zu bilden. Um diesen Schritt auszuführen, kann jeder einzelne Leistungs-MOSFET durch eine automatische Aufnahme- und Platzierungsmaschine aufgenommen und im Inneren eines entsprechenden Behälters 48 platziert werden. Der leitende Klebstoff, z.B. Silber-Epoxyd, kann im Inneren jedes Behälters aufgebracht werden, bevor ein Leistungs-MOSFET 40 darin platziert wird. Nachdem ein Leistungs-MOSFET 40 im Inneren eines Behälters 48 platziert worden ist, wird ein Aushärtungsschritt ausgeführt, um das leitende Epoxyd auszuhärten.
  • Es sei angemerkt, dass die Aufnahmespitzen einer herkömmlichen Aufnahme- und Platzierungsmaschine möglicherweise modifiziert werden müssen, um die Zwischenverbindungen 19', 19'' abzuheben. Abgesehen von den modifizierten Aufnahmespitzen kann der Aufnahme- und Platzierungsschritt gemäß herkömmlich bekannten Verfahren ausgeführt werden.
  • Es sei angemerkt, dass, während Silber-Epoxyd bevorzugt wird, andere Materialien, wie beispielsweise weiche Lötmittel, oder neue leitende Materialien auf der Basis von Kohlenstoff und Graphit, verwendet werden können, ohne von der vorliegenden Erfindung abzuweichen. Außerdem können elektrisch isolierende Chip-Befestigungsmaterialien, wie beispielsweise Epoxyde oder Polyimide, in solchen Fällen verwendet werden, wenn elektrische Konnektivität nicht gewünscht wird. Wenn zum Beispiel ein Leistungs-IC für sich allein oder mit einer Leistungseinrichtung in einem Behälter angeordnet wird, wenn ein lateraler Leistungs-IC oder eine Flip-Chip-Leistungseinrichtung verwendet wird, oder wenn mehrere Einrichtungen in einem gemeinsamen Behälter angeordnet werden, kann ein isolierendes Chip-Befestigungsmaterial verwendet werden, um eine oder mehrere der Einrichtungen von dem Behälter elektrisch zu isolieren, während seine thermischen Eigenschaften immer noch ausgenutzt werden.
  • Wie bekannt ist, besteht ein Zweck des Behälters 48 darin, die dritte Verbindung zu bilden, die für den Strom durch den Leistungs-MOSFET 40 erforderlich ist. Diese Verbindung ist bei dieser Art Einrichtung generell erforderlich, um einen guten Weg sowohl für die thermische als auch die elektrische Leitung bereitzustellen. Gegenwärtig ist das bevorzugte Material für den Behälter 48 Kupfer, aber andere Metalle können ebenfalls in Betracht gezogen werden. Zusätzlich zu Metallen können Metallmatrize oder Verbundstoffe sowie Kohlenstoff- und Graphit-Materialien verwendet werden, um diese Verbindung zu bilden. Die Form und Funktion des Behälters 48 kann auch von Anwendung zu Anwendung variieren.
  • Gemäß einem Aspekt der vorliegenden Erfindung enthält der Behälter 48 eine Goldschicht als seine äußere Deckschicht. Dies ist eine Verbesserung gegenüber einigen dem Stand der Technik entsprechenden Baugruppen, bei welchen der Behälter eine Deckschicht aus Silber hat. Es wurde festgestellt, dass aufgrund von Ionenmigration das Silber auf dem Behälter die Dendritbildung zwischen dem Behälter und dem darin enthaltenen Halbleiterbauelement fördert, wodurch die beiden kurz geschlossen werden und die Baugruppe betriebsunfähig gemacht wird. Die Gold-Deckschicht des Behälters 48 vermeidet ein solches Problem. Bei einem bevorzugten Ausführungsbeispiel kann die Gold-Deckschicht 0,05-0,2μm dick sein und sie kann durch Tauchen auf dem Behälter aufgebracht werden.
  • Es sei angemerkt, dass eine Baugruppe gemäß 12 gebildet wird, nachdem das leitende Epoxyd ausgehärtet ist. Um jedoch eine Baugruppe gemäß der in 13 gezeigten Variation zu bilden, wird das Material zur Bildung der Passivierung 50 über den freiliegenden Abschnitten des MOSFET 40 durch Einzelnadel-Verteilung, Mehrnadel-Verteilung oder Strahltechnologie aufgebracht, welche eine genauere und flexiblere Methode ist. Nach dem Aufbringen des Passivierungsmaterials wird ein Härtungsschritt ausgeführt, um die Passivierung 50 zu bilden.
  • Es sei angemerkt, dass es nicht erforderlich ist, dass die Passivierung 50 an den Wänden 49 des Behälters 48 endet. Dagegen kann die Passivierung 50 über die Wände 48 ausgedehnt werden, insbesondere dann, wenn Tintenstrahltechnologie eingesetzt wird, um die Passivierung 50 aufzubringen. Die Ausdehnung der Passivierung 50 über die Wände 49 des Behälters 48 wird den Spurabstand weiter erhöhen.
  • In der Zusammenfassung beinhaltet somit ein Prozess zur Herstellung einer Baugruppe, wie in 12 und 13 dargestellt, die folgende Abfolge von Schritten:
    • Passivieren der Halbleiterscheibe mit Organopolysiloxan oder einer anderen geeigneten Passivierung.
    • Bedrucken der Halbleiterscheibe mit der Paste gemäß der vorliegenden Erfindung.
    • Aufschmelzen der Paste auf der Halbleiterscheibe.
    • Reinigen Flussmittelrest.
    • Halbleiterscheibe in einzelne Chips trennen.
    • Chip-Verklebung mit dem Inneren des Behälters.
    • Aushärten des leitenden Klebstoffs zum Befestigen des Chips.
    • Aufbringen des Passivierungsmaterials (zweite Variation) (Rand des Chips, Lücke zwischen Chip und Behälter, Rand des Behälters).
    • Aushärten Passivierungsmaterial (zweite Variation).
    • Alternativ kann der leitende Klebstoff für das Verkleben des Chips mit dem Behälter ein Lötmittel sein. Ist das der Fall, kann der Prozess einen Reinigungsschritt nach dem Aufschmelzen des Lötmittels beinhalten.
    • Das Folgende kann noch ein weiterer alternativer Prozess für die Herstellung einer Baugruppe gemäß der vorliegenden Erfindung sein.
    • Passivieren der Halbleiterscheibe mit Organopolysiloxan-Material oder jeglicher geeigneten Passivierung.
    • Halbleiterscheibe in einzelne Chips trennen.
    • Chip-Verklebung mit dem Inneren des Behälters mit leitendem Klebstoff.
    • Aushärten des Klebstoffs zur Chipverklebung.
    • Aufbringen der Paste auf den Chipoberflächenelektroden.
    • Aufschmelzen der Paste auf den Elektroden.
    • Reinigen Flussmittelrest.
    • Aufbringen des Organopolysiloxan-Materials (Rand des Chips, Lücke zwischen Chip und Behälter, Rand des Behälters).
    • Aushärten der Passivierung.
    • Alternativ kann der leitende Klebstoff für das Verkleben des Chips mit dem Behälter ein Lötmittel sein. In diesem Fall ist jedoch deshalb keine zusätzliche Flussmittelreinigung erforderlich, da sowohl das Lötmittel als auch die Paste gemäß der vorliegenden Erfindung im selben Schritt aufgeschmolzen werden.
  • Eine Baugruppe gemäß der in 13 gezeigten Variation ist robuster als die dem Stand der Technik entsprechende Baugruppe (siehe 15) zumindest teilweise aufgrund eines ausgesparten Chips, der mit einer Passivierungsschicht dick überzogen ist, welche eine hohe Widerstandsfähigkeit gegenüber chemischen und mechanischen Beschädigungen aufweist. Überdies dient eine relativ dicke Zwischenverbindung, gebildet aus einer Paste gemäß der vorliegenden Erfindung, nun auch zum Schutz der Kontaktbereiche des Chips, d.h. der Gatterelektrode und der Source-Elektrode.
  • Außerdem führen die vergrößerte Lötkontakthöhe und die Kombination von Materialien, die bei der Bildung einer Zwischenverbindung gemäß der vorliegenden Erfindung verwendet werden, und der sekundäre Lötprozess zu Verbesserungen in der thermischen Wechselbeanspruchung.
  • Überdies gestattet der Prozess zur Herstellung einer Baugruppe gemäß den in 12 und 13 gezeigten Variationen die Verwendung noch verschiedenartigerer Baumaterialien im Vergleich zum Verfahren des Standes der Technik, was bedeutet, dass es nun möglich ist, eine Einrichtung unter Verwendung eines Behälters 48, wie hierin gezeigt, und wie im Stand der Technik vorhanden, einfach herzustellen, welche kein freiliegendes Silber hat. Das heißt, die Passivierung 50 kann das Silber in der Baugruppe bedecken und somit versiegeln. Überdies kann, wenn Lötmittel anstelle von Silber-Epoxyd als Chip-Befestigungsmaterial verwendet wird, das Silber effektiv entfernt werden.
  • Des weiteren werden ein dünnerer Chip und größere Kontaktbereiche einen verbesserten ON-Widerstand und verbesserte thermische Leistung gegenüber dem Stand der Technik ermöglichen.
  • Außerdem muss die Dicke des Chips nicht der Tiefe des Behälters 48 entsprechen. Somit kann ein Chip mit einer Dicke, die sich von der Tiefe des Behälters 48 unterscheidet, in demselben Behälter untergebracht werden, wie der, welcher im Stand der Technik verwendet wird, wenn eine Zwischenverbindung gemäß der vorliegenden Erfindung verwendet wird, um alle Chip-bezogenen Abschlüsse in dieselbe Ebene zu bringen.
  • Außerdem erreicht eine Baugruppe gemäß der in 13 gezeigten Variation größere Abstände zwischen den Kontakten und Bereichen unterschiedlichen Potenzials, was einen Chip mit höherer Spannung im Vergleich zum Stand der Technik gestattet.
  • Ein zusätzliches vorteilhaftes Ergebnis ist, dass ein größerer Bereich des Chips nun für die Verbindung genutzt werden kann, da die Kontakte, d.h. die Gatterelektrode und die Source-Elektrode, viel näher an den Rand des Chips verlegt werden können, als es vorher im Stand der Technik möglich war. Im Ergebnis dessen kann ein geringerer ON-Widerstand erreicht werden, weil eine Reduzierung im Ausbreitungswiderstand des oberen Metalls realisiert wird. Noch bedeutsamer ist, dass die Grenzen für die Chipgröße, die im Ergebnis der Stromdichten in der Lötstelle diktiert werden, vorteilhaft verschoben werden.
  • Bei einem alternativen Ausführungsbeispiel kann die Bildung der Zwischenverbindungen 19 auf die Elektrode eines MOSFET 41 des Flip-Chip-Typs angewendet werden, welcher eine Drain-Elektrode 46 sowie eine Gatterelektrode 44 und eine Source-Elektrode 42 auf derselben Oberfläche aufweist. Ein Beispiel für eine solche Einrichtung wird in 16 dargestellt. Es sei angemerkt, dass ein MOSFET 41 des Flip-Chip-Typs vorteilhafterweise auch im Halbleiterscheiben-Stadium hergestellt und vor dem Verpacken vereinzelt werden kann.
  • Es wird nun auf 18A-B Bezug genommen; in einer Baugruppe gemäß dem Stand der Technik wird die Verbindung zwischen einer Elektrode eines Chips und einer leitenden Unterlage auf einer Schaltung durch eine Lötmasse 57 ( 18A) hergestellt. Somit muss der Chip etwa der Tiefe des Behälters 48 entsprechen, damit er koplanar mit den Anschlussflächen 51 sein kann. Im Ergebnis dessen ist die Dicke des Chips durch die Tiefe des Behälters 48 begrenzt. Andererseits stellt die Tiefe des Behälters 48 nicht länger eine Begrenzung dar, wenn eine Zwischenverbindung 19', 19'' gemäß der vorliegenden Erfindung verwendet wird (18B). Somit kann in einer Baugruppe gemäß der vorliegenden Erfindung ein dünnerer Chip verwendet werden. Ein solches Merkmal macht es möglich, einen dünnen Chip, wie beispielsweise einen IGBT-Chip, bei Behältern 48 mit einer Tiefe gemäß dem Stand der Technik zu verwenden. Es sei ebenfalls angemerkt, dass bei Verwendung der Zwischenverbindungen 19', 19'' ein größerer Abstand zwischen dem Chip und der Leiterplatte vorhanden ist. Zum Beispiel kann der Abstand von 100 Mikron (Lötmasse 57 als Verbinder gemäß dem Stand der Technik) auf 200 Mikron verändert werden. Es wurde festgestellt, dass die Vergrößerung des Abstands die Ermüdungsresistenz der Baugruppe im Vergleich zu derjenigen von Baugruppen, die dem Stand der Technik entsprechen, verbessert.
  • Bei noch einem weiteren alternativen Ausführungsbeispiel können die Zwischenverbindungen 19', 19'' durch eine Zwischenverbindung ersetzt werden, die nur aus einer Lötmittellegierung gebildet wird, welche sich durch die Passivierung 50 ausbreitet, womit die nützlichen Eigenschaften ausgenutzt werden, die durch das Vorhandensein der Passivierung 50, wie hierin beschrieben, erreicht werden. Die verwendete Lötmittellegierung kann eine Zinn-Silber-Kupfer-Legierung (z.B. 95,5% Sn, 3,8% Ag, 0,7% Cu (Gewichtsprozent)), eine Zinn-Silber-Legierung (96% Sn, 4% Ag (Gewichtsprozent) oder 90% Sn, 10% Ag (Gewichtsprozent)) oder eine Lötmittellegierung mit hohem Bleianteil (95% Pb, 5% Sn (Gewichtsprozent)) sein.
  • Obwohl die vorliegende Erfindung unter Bezugnahme auf bestimmte Ausführungsbeispiele derselben beschrieben worden ist, werden für Fachleute viele andere Variationen und Modifikationen und andere Verwendungen ersichtlich werden. Es ist daher vorzuziehen, die vorliegende Erfindung nicht durch die spezielle Offenbarung hierin, sondern nur durch die angefügten Ansprüche zu begrenzen.
  • ZUSAMMENFASSUNG
  • Ein Halbleitergeräteblock, der aus einem leitenden Behälter, einem im Innern des Behälters befindlichen und an einer der Seiten am Innenteil angeschlossenen Halbleiterchips, mindestens einer Verbindungsstruktur, die auf der anderen Seite des Halbleiterchips gebildet wird und einer Passivierungsschicht besteht, die auf der anderen Seite des Halbleiterchips um die Verbindungsstruktur herum angeordnet ist und sich mindestens bis zum Behälter fortsetzt.

Claims (86)

  1. Eine Halbleiterbaugruppe, umfassend: ein Halbleiterbauelement mit einer ersten Elektrode auf einer ersten Oberfläche desselben, auf einer zweiten gegenüberliegenden Oberfläche desselben; einen leitenden Behälter, wobei der leitende Behälter einen inneren Abschnitt und mindestens eine Wand aufweist, wobei die Wand eine externe Verbindungsoberfläche aufweist, die für externe elektrische Verbindung angepasst ist; einen leitenden Klebstoff, aufgebracht zwischen der ersten Elektrode und dem inneren Abschnitt, um den inneren Abschnitt mit der ersten Elektrode elektrisch und mechanisch zu verbinden, wobei das Halbleiterbauelement an dem inneren Abschnitt angebracht ist und von der mindestens einen Wand entfernt ist; eine elektrisch leitende Zwischenverbindungsstruktur, die elektrisch und mechanisch mit der zweiten Elektrode verbunden ist; und eine Passivierungsschicht, die über der zweiten Elektrode gebildet wird und in einem Abstand zwischen dem Halbleiterbauelement und der mindestens einen Wand angeordnet ist, wobei die Zwischenverbindungen durch die Passivierungsstruktur verlaufen.
  2. Eine Halbleiterbaugruppe nach Anspruch 1, wobei die Passivierungsstruktur aus einem Polymer auf Siliziumbasis besteht.
  3. Eine Halbleiterbaugruppe nach Anspruch 1, wobei die mindestens eine Wand den inneren Abschnitt umgibt.
  4. Eine Halbleiterbaugruppe nach Anspruch 3, wobei der Behälter aus Kupfer besteht.
  5. Eine Halbleiterbaugruppe nach Anspruch 1, wobei der Behälter aus Kupfer besteht.
  6. Eine Halbleiterbaugruppe nach Anspruch 1, wobei das Halbleiterbauelement entweder ein Leistungs-MOSFET, eine Diode oder ein IGBT ist.
  7. Eine Halbleiterbaugruppe nach Anspruch 1, wobei der leitende Klebstoff entweder ein Lötmittel oder ein leitendes Epoxyd ist.
  8. Eine Halbleiterbaugruppe nach Anspruch 1, wobei die Zwischenverbindungen aus elektrisch leitenden Partikeln bestehen, die durch einen leitenden Binder aneinander geklebt sind.
  9. Eine Halbleiterbaugruppe nach Anspruch 8, wobei der Binder Lötmittel enthält.
  10. Eine Halbleiterbaugruppe nach Anspruch 9, wobei das Lötmittel Zinn-Silber-Lötmittel enthält.
  11. Eine Halbleiterbaugruppe nach Anspruch 10, wobei das Zinn-Silber-Lötmittel eine Zusammensetzung ist, die im wesentlichen aus 95,5% Sn, 3,8% Silber und 0,7% Cu (Gewichtsprozent) besteht.
  12. Eine Halbleiterbaugruppe nach Anspruch 9, wobei das Lötmittel eine Zusammensetzung ist, die im wesentlichen aus 95% Sn und 5% Sb (Gewichtsprozent) besteht.
  13. Eine Halbleiterbaugruppe nach Anspruch 9, wobei das Lötmittel ein Lötmittel mit hohem Bleianteil ist.
  14. Eine Halbleiterbaugruppe nach Anspruch 9, wobei das Lötmittel ein Zinn-Blei-Lötmittel ist.
  15. Eine Halbleiterbaugruppe nach Anspruch 8, wobei die elektrisch leitenden Partikel kugelförmig sind.
  16. Eine Halbleiterbaugruppe nach Anspruch 8, wobei die elektrisch leitenden Partikel kubisch sind.
  17. Eine Halbleiterbaugruppe nach Anspruch 8, wobei die elektrisch leitenden Partikel Parallelepipede sind.
  18. Eine Halbleiterbaugruppe nach Anspruch 8, wobei die elektrisch leitenden Partikel Kupfer enthalten.
  19. Eine Halbleiterbaugruppe nach Anspruch 8, wobei die elektrisch leitenden Partikel mit einer Nickel-Sperrschicht überzogen sind.
  20. Eine Halbleiterbaugruppe nach Anspruch 8, wobei die elektrisch leitenden Partikel mit Zinn passiviert sind.
  21. Eine Halbleiterbaugruppe nach Anspruch 8, wobei die elektrisch leitenden Partikel mit Silber passiviert sind.
  22. Eine Halbleiterbaugruppe nach Anspruch 8, wobei die elektrisch leitenden Partikel Nickel enthalten.
  23. Eine Halbleiterbaugruppe nach Anspruch 8, wobei die elektrisch leitenden Partikel Zinn-Silber enthalten.
  24. Eine Halbleiterbaugruppe nach Anspruch 8, wobei die elektrisch leitenden Partikel Zinn-Bismut enthalten.
  25. Eine Halbleiterbaugruppe nach Anspruch 1, wobei der elektrisch leitende Binder 50-85% des Gesamtgewichts der Zwischenverbindungen umfasst, und die elektrisch leitenden Partikel 5-40% des Gesamtgewichts der Zwischenverbindungen umfasst.
  26. Eine Halbleiterbaugruppe nach Anspruch 22, wobei die elektrisch leitenden Partikel eine Größe von 15μm-65μm haben.
  27. Eine Halbleiterbaugruppe nach Anspruch 1, wobei sich die Passivierung über die mindestens eine Wand ausdehnt.
  28. Eine Halbleiterbaugruppe, umfassend: ein Halbleiterbauelement mit einer ersten Elektrode auf einer ersten Oberfläche desselben, einer zweiten Elektrode auf einer zweiten gegenüberliegenden Oberfläche desselben; einen leitenden Behälter, wobei der leitende Behälter einen inneren Abschnitt und mindestens eine Wand aufweist, wobei die Wand eine externe Verbindungsoberfläche aufweist, die für externe elektrische Verbindung angepasst ist; einen leitenden Klebstoff, aufgebracht zwischen der ersten Elektrode und dem inneren Abschnitt, um den inneren Abschnitt mit der ersten Elektrode elektrisch und mechanisch zu verbinden, wobei das Halbleiterbauelement an dem inneren Abschnitt angebracht ist und von der mindestens einen Wand entfernt ist; eine elektrisch leitende Zwischenverbindungsstruktur, die elektrisch und mechanisch mit der zweiten Elektrode verbunden ist; wobei die Zwischenverbindungen eine Mehrzahl von leitenden Partikeln enthalten, die durch einen elektrisch leitenden Binder zusammengeklebt sind.
  29. Eine Halbleiterbaugruppe nach Anspruch 28, ferner umfassend eine Passivierungsschicht, die über der zweiten Elektrode und der Steuerelektrode gebildet wird und in einem Abstand zwischen dem Halbleiterbauelement und der mindestens einen Wand angeordnet ist, wobei die Zwischenverbindungen durch die Passivierungsstruktur verlaufen.
  30. Eine Halbleiterbaugruppe nach Anspruch 29, wobei die Passivierungsschicht sich über die mindestens eine Wand ausdehnt.
  31. Eine Halbleiterbaugruppe nach Anspruch 29, wobei die Passivierungsstruktur ein Polymer auf Siliziumbasis enthält.
  32. Eine Halbleiterbaugruppe nach Anspruch 29, wobei die mindestens eine Wand den inneren Abschnitt umgibt.
  33. Eine Halbleiterbaugruppe nach Anspruch 28, wobei der Behälter Kupfer enthält.
  34. Eine Halbleiterbaugruppe nach Anspruch 28, wobei das Halbleiterbauelement entweder ein Leistungs-MOSFET, eine Diode oder ein IGBT ist.
  35. Eine Halbleiterbaugruppe nach Anspruch 28, wobei der leitende Klebstoff entweder ein Lötmittel oder ein leitendes Epoxyd ist.
  36. Eine Halbleiterbaugruppe nach Anspruch 28, wobei der Binder Lötmittel enthält.
  37. Eine Halbleiterbaugruppe nach Anspruch 28, wobei das Lötmittel Zinn-Silber-Lötmittel enthält.
  38. Eine Halbleiterbaugruppe nach Anspruch 37, wobei das Zinn-Silber-Lötmittel eine Zusammensetzung ist, die im wesentlichen 95,5% Sn, 3,8% Silber und 0,7% Cu (Gewichtsprozent) enthält.
  39. Eine Halbleiterbaugruppe nach Anspruch 36, wobei das Lötmittel eine Zusammensetzung ist, die im wesentlichen 95% Sn und 5% Sb (Gewichtsprozent) enthält.
  40. Eine Halbleiterbaugruppe nach Anspruch 36, wobei das Lötmittel ein Lötmittel mit hohem Bleianteil ist.
  41. Eine Halbleiterbaugruppe nach Anspruch 36, wobei das Lötmittel ein Zinn-Blei-Lötmittel ist.
  42. Eine Halbleiterbaugruppe nach Anspruch 28, wobei die elektrisch leitenden Partikel kugelförmig sind.
  43. Eine Halbleiterbaugruppe nach Anspruch 28, wobei die elektrisch leitenden Partikel kubisch sind.
  44. Eine Halbleiterbaugruppe nach Anspruch 28, wobei die elektrisch leitenden Partikel Parallelepipede sind.
  45. Eine Halbleiterbaugruppe nach Anspruch 28, wobei die elektrisch leitenden Partikel Kupfer enthält.
  46. Eine Halbleiterbaugruppe nach Anspruch 28, wobei die elektrisch leitenden Partikel mit einer Nickel-Sperrschicht überzogen sind.
  47. Eine Halbleiterbaugruppe nach Anspruch 28, wobei die elektrisch leitenden Partikel mit Zinn passiviert sind.
  48. Eine Halbleiterbaugruppe nach Anspruch 28, wobei die elektrisch leitenden Partikel mit Silber passiviert sind.
  49. Eine Halbleiterbaugruppe nach Anspruch 28, wobei die elektrisch leitenden Partikel Nickel enthalten.
  50. Eine Halbleiterbaugruppe nach Anspruch 28, wobei die elektrisch leitenden Partikel Zinn-Silber enthalten.
  51. Eine Halbleiterbaugruppe nach Anspruch 28, wobei die elektrisch leitenden Partikel Zinn-Bismut enthalten.
  52. Eine Halbleiterbaugruppe nach Anspruch 28, wobei der elektrisch leitende Binder 50-85% des Gesamtgewichts der Zwischenverbindungen umfasst, und die elektrisch leitenden Partikel 5-40% des Gesamtgewichts der Zwischenverbindungen umfassen.
  53. Eine Halbleiterbaugruppe nach Anspruch 54, wobei die elektrisch leitenden Partikel eine Größe von 15μm-65μm haben.
  54. Ein Halbleiterbauelement, umfassend: einen Halbleiterchip mit mindestens einer ersten Leistungselektrode und einer Steuerelektrode auf einer ersten Oberfläche desselben, und eine Zwischenverbindungsstruktur, gebildet auf der Leistungselektrode und der Steuerelektrode, wobei die Zwischenverbindungsstruktur eine Mehrzahl von leitenden Partikeln enthält, die durch einen leitenden Binder aneinander geklebt sind.
  55. Ein Halbleiterbauelement nach Anspruch 54, ferner umfassend eine zweite Leistungselektrode auf der ersten Oberfläche, wobei die zweite Leistungselektrode ferner eine Zwischenverbindungsstruktur beinhaltet, wobei die Zwischenverbindungsstruktur eine Mehrzahl von leitenden Partikeln enthält, die durch einen leitenden Binder aneinander geklebt sind.
  56. Ein Halbleiterbauelement nach Anspruch 54, ferner umfassend eine zweite Leistungselektrode auf einer zweiten Oberfläche des Halbleiterchips, und einen leitenden Behälter, wobei die zweite Leistungselektrode mit einer inneren Oberfläche des leitenden Behälters elektrisch verbunden ist.
  57. Eine Halbleiterbaugruppe nach Anspruch 54, wobei der Binder Lötmittel enthält.
  58. Eine Halbleiterbaugruppe nach Anspruch 54, wobei das Lötmittel Zinn-Silber-Lötmittel enthält.
  59. Eine Halbleiterbaugruppe nach Anspruch 58, wobei das Zinn-Silber-Lötmittel eine Zusammensetzung ist, die im wesentlichen aus 95,5% Sn, 3,8% Silber und 0,7% Cu (Gewichtsprozent) besteht.
  60. Eine Halbleiterbaugruppe nach Anspruch 54, wobei das Lötmittel eine Zusammensetzung ist, die im wesentlichen aus 95% Sn und 5% Sb (Gewichtsprozent) besteht.
  61. Eine Halbleiterbaugruppe nach Anspruch 57, wobei das Lötmittel ein Lötmittel mit hohem Bleianteil ist.
  62. Eine Halbleiterbaugruppe nach Anspruch 57, wobei das Lötmittel ein Zinn-Blei-Lötmittel ist.
  63. Eine Halbleiterbaugruppe nach Anspruch 54, wobei die elektrisch leitenden Partikel kugelförmig sind.
  64. Eine Halbleiterbaugruppe nach Anspruch 54, wobei die elektrisch leitenden Partikel kubisch sind.
  65. Eine Halbleiterbaugruppe nach Anspruch 54, wobei die elektrisch leitenden Partikel Parallelepipede sind.
  66. Eine Halbleiterbaugruppe nach Anspruch 54, wobei die elektrisch leitenden Partikel Kupfer enthalten.
  67. Eine Halbleiterbaugruppe nach Anspruch 54, wobei die elektrisch leitenden Partikel mit einer Nickel-Sperrschicht überzogen sind.
  68. Eine Halbleiterbaugruppe nach Anspruch 54, wobei die elektrisch leitenden Partikel mit Zinn passiviert sind.
  69. Eine Halbleiterbaugruppe nach Anspruch 54, wobei die elektrisch leitenden Partikel mit Silber passiviert sind.
  70. Eine Halbleiterbaugruppe nach Anspruch 54, wobei die elektrisch leitenden Partikel Nickel enthalten.
  71. Eine Halbleiterbaugruppe nach Anspruch 54, wobei die elektrisch leitenden Partikel Zinn-Silber enthalten.
  72. Eine Halbleiterbaugruppe nach Anspruch 54, wobei die elektrisch leitenden Partikel Zinn-Bismut enthalten.
  73. Eine Halbleiterbaugruppe nach Anspruch 54, wobei der elektrisch leitende Binder 50-85% des Gesamtgewichts der Zwischenverbindungen umfasst, und die elektrisch leitenden Partikel 5-40% des Gesamtgewichts der Zwischenverbindungen umfassen.
  74. Eine Halbleiterbaugruppe nach Anspruch 73, wobei die elektrisch leitenden Partikel eine Größe von 15μm-65μm haben.
  75. Eine Halbleiterbaugruppe, umfassend: ein Halbleiterbauelement; einen Behälter, der einen inneren Abschnitt aufweist, in welchem das Halbleiterbauelement untergebracht ist; und eine Gold-Deckschicht auf dem Behälter.
  76. Eine Halbleiterbaugruppe nach Anspruch 75, wobei das Bauelement entweder ein Leistungs-MOSFET, eine Diode, ein IGBT oder ein Leistungs-IC ist.
  77. Eine Halbleiterbaugruppe nach Anspruch 75, wobei das Bauelement mit dem inneren Abschnitt des Behälters elektrisch verbunden ist.
  78. Eine Halbleiterbaugruppe nach Anspruch 75, wobei die Dicke der Gold-Deckschicht 0,05-0,2μm beträgt.
  79. Eine Halbleiterbaugruppe, umfassend: ein Halbleiterbauelement mit einer ersten Elektrode auf einer ersten Oberfläche desselben, und einer zweiten Elektrode auf einer zweiten gegenüberliegenden Oberfläche desselben; einen leitenden Behälter, wobei der leitende Behälter einen inneren Abschnitt und mindestens eine Wand aufweist, wobei die Wand eine externe Verbindungsoberfläche aufweist, die für externe elektrische Verbindung angepasst ist; einen leitenden Klebstoff, aufgebracht zwischen der ersten Elektrode und dem inneren Abschnitt, um den inneren Abschnitt mit der ersten Elektrode elektrisch und mechanisch zu verbinden, wobei das Halbleiterbauelement an dem inneren Abschnitt angebracht ist und von der mindestens einen Wand entfernt ist; eine elektrisch leitende Zwischenverbindungsstruktur, die elektrisch und mechanisch mit der zweiten Elektrode verbunden ist; und eine Passivierungsschicht, die über der zweiten Elektrode gebildet wird und in einem Abstand zwischen dem Halbleiterbauelement und der mindestens einen Wand angeordnet ist, wobei die Zwischenverbindungen durch die Passivierungsstruktur verlaufen.
  80. Eine Halbleiterbaugruppe nach Anspruch 79, wobei die Zwischenverbindungsstruktur Lötmittel enthält.
  81. Eine Halbleiterbaugruppe nach Anspruch 80, wobei das Lötmittel aus 95,5% Sn, 3,8% Ag, 0,7% Cu (Gewichtsprozent) zusammengesetzt ist.
  82. Eine Halbleiterbaugruppe nach Anspruch 80, wobei das Lötmittel aus 96% Sn, 4% Ag (Gewichtsprozent) zusammengesetzt ist.
  83. Eine Halbleiterbaugruppe nach Anspruch 80, wobei das Lötmittel aus 90% Sn, 10% Ag (Gewichtsprozent) zusammengesetzt ist.
  84. Eine Halbleiterbaugruppe nach Anspruch 80, wobei das Lötmittel aus 95% Pb, 5% Sn (Gewichtsprozent) zusammengesetzt ist.
  85. Eine Halbleiterbaugruppe nach Anspruch 80, wobei die Passivierungsschicht entweder Silizium-Epoxyd oder Silizium-Polyester enthält.
  86. Eine Halbleiterbaugruppe nach Anspruch 80, wobei die Passivierungsschicht aus Silizium-Epoxyd, Silizium-Polyester, Acrylat, einen thermischen Katalysator und einen UV-Monomer-Teilkatalysator enthält.
DE112004002018T 2003-10-24 2004-10-25 Halbleiterbauelement-Baugruppe, die ein herausstehendes Zwischenverbindungsmaterial verwendet Ceased DE112004002018T5 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US51409503P 2003-10-24 2003-10-24
US60/514,095 2003-10-24
US55579404P 2004-03-24 2004-03-24
US60/555,794 2004-03-24
US10/970,557 2004-10-21
US10/970,557 US7315081B2 (en) 2003-10-24 2004-10-21 Semiconductor device package utilizing proud interconnect material
PCT/US2004/035308 WO2005041266A2 (en) 2003-10-24 2004-10-25 Semiconductor device package utilizing proud interconnect material

Publications (1)

Publication Number Publication Date
DE112004002018T5 true DE112004002018T5 (de) 2006-10-19

Family

ID=34527956

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004002018T Ceased DE112004002018T5 (de) 2003-10-24 2004-10-25 Halbleiterbauelement-Baugruppe, die ein herausstehendes Zwischenverbindungsmaterial verwendet

Country Status (6)

Country Link
US (2) US7315081B2 (de)
EP (1) EP1678760A4 (de)
DE (1) DE112004002018T5 (de)
GB (1) GB2422247A (de)
TW (1) TWI277162B (de)
WO (1) WO2005041266A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270982B2 (en) 2017-01-30 2022-03-08 Mitsubishi Electric Corporation Method of manufacturing power semiconductor device and power semiconductor device

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US7301235B2 (en) * 2004-06-03 2007-11-27 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
DE102004041088B4 (de) * 2004-08-24 2009-07-02 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US20060193744A1 (en) * 2004-11-13 2006-08-31 Chippac, Inc. Lead-free solder system
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
US7541681B2 (en) * 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
JP4731394B2 (ja) * 2006-05-09 2011-07-20 Ｏｋｉセミコンダクタ株式会社 電子部品内蔵基板及びその製造方法
US7476978B2 (en) * 2006-05-17 2009-01-13 Infineon Technologies, Ag Electronic component having a semiconductor power device
US7757392B2 (en) 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
CN101506989B (zh) 2006-07-31 2014-02-19 威世-硅尼克斯 用于SiC肖特基二极管的钼势垒金属及制造工艺
JP2010165923A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置、及びその製造方法
US8563360B2 (en) * 2009-06-08 2013-10-22 Alpha And Omega Semiconductor, Inc. Power semiconductor device package and fabrication method
US7939370B1 (en) * 2009-10-29 2011-05-10 Alpha And Omega Semiconductor Incorporated Power semiconductor package
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
US8525334B2 (en) * 2010-04-27 2013-09-03 International Rectifier Corporation Semiconductor on semiconductor substrate multi-chip-scale package
US8643176B2 (en) * 2011-07-27 2014-02-04 Infineon Technologies Ag Power semiconductor chip having two metal layers on one face
DE102011115886B4 (de) 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE102011115887A1 (de) * 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
DE102012209513A1 (de) * 2012-06-06 2013-12-12 Osram Opto Semiconductors Gmbh Verbinder, Verfahren zum Verbinden zweier Körper und elektronische Anordnung
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
US9831206B2 (en) * 2014-03-28 2017-11-28 Intel Corporation LPS solder paste based low cost fine pitch pop interconnect solutions
US9607964B2 (en) * 2014-03-28 2017-03-28 Intel Corporation Method and materials for warpage thermal and interconnect solutions
US10276541B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
EP3216554B1 (de) * 2016-03-09 2020-05-06 MTU Aero Engines GmbH Bauteil mit verschleissgeschützten öffnungen und vertiefungen sowie verfahren zur herstellung derselben
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US9966341B1 (en) 2016-10-31 2018-05-08 Infineon Technologies Americas Corp. Input/output pins for chip-embedded substrate
EP3648159B1 (de) * 2018-10-31 2021-12-15 Infineon Technologies Austria AG Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
EP3782764A1 (de) * 2019-08-19 2021-02-24 Heraeus Deutschland GmbH & Co KG Cu-pasten/lotkombination zur erzeugung bleifreier hochtemepraturstabiler lötverbindungen
US11532541B2 (en) 2020-01-28 2022-12-20 Infineon Technologies Ag Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die
US11502012B2 (en) 2020-01-28 2022-11-15 Infineon Technologies Ag Semiconductor packages and methods of manufacturing thereof
CN112201632A (zh) * 2020-08-24 2021-01-08 杰群电子科技（东莞）有限公司 一种半导体器件封装结构及半导体器件封装方法
US11631626B2 (en) 2020-10-05 2023-04-18 Unimicron Technology Corp. Package structure
CN114388454A (zh) * 2020-10-05 2022-04-22 欣兴电子股份有限公司 封装结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147253A (en) * 1975-06-13 1976-12-17 Nec Corp Structure of electrode terminal
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
JPH07235565A (ja) * 1994-02-23 1995-09-05 Toshiba Corp 電子回路装置
JPH11354581A (ja) * 1998-06-12 1999-12-24 Mitsui High Tec Inc 半導体装置の接続端子および半導体装置の実装体
US20020005247A1 (en) * 1999-02-08 2002-01-17 Teresita Ordonez Graham Electrically conductive paste materials and applications
DE60030743T2 (de) * 1999-07-12 2007-09-06 Ibiden Co., Ltd., Ogaki Verfahren zum Herstellen einer Leiterplatte
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
TWI248384B (en) * 2000-06-12 2006-02-01 Hitachi Ltd Electronic device
US6840777B2 (en) * 2000-11-30 2005-01-11 Intel Corporation Solderless electronics packaging
JP3923258B2 (ja) 2001-01-17 2007-05-30 松下電器産業株式会社 電力制御系電子回路装置及びその製造方法
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
JP2004010828A (ja) * 2002-06-10 2004-01-15 Ricoh Co Ltd 導電接着剤及び電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270982B2 (en) 2017-01-30 2022-03-08 Mitsubishi Electric Corporation Method of manufacturing power semiconductor device and power semiconductor device
DE112017006956B4 (de) 2017-01-30 2022-09-08 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung

Also Published As

Publication number Publication date
US20070284722A1 (en) 2007-12-13
GB2422247A (en) 2006-07-19
WO2005041266A2 (en) 2005-05-06
GB0607934D0 (en) 2006-05-31
US7315081B2 (en) 2008-01-01
WO2005041266A3 (en) 2005-08-25
TWI277162B (en) 2007-03-21
US7482681B2 (en) 2009-01-27
US20050121784A1 (en) 2005-06-09
EP1678760A2 (de) 2006-07-12
EP1678760A4 (de) 2012-02-01
TW200520125A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
DE112004002018T5 (de) Halbleiterbauelement-Baugruppe, die ein herausstehendes Zwischenverbindungsmaterial verwendet
DE102016109853B4 (de) Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
DE112004002013T5 (de) Paste für die Bildung einer Verknüpfung und die Verknüpfung gebildet aus der Paste
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102005055280B3 (de) Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102007019686A1 (de) Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102011006489A1 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE102005034485A1 (de) Verbindungselement für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006031405A1 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102009027309A1 (de) Leiterplatten-Kugelmatrix-System mit verbesserter mechanischer Festigkeit
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE10393769T5 (de) Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE112006000745T5 (de) Chip-Scale-Gehäuse
DE102020208360A1 (de) Formdraht, Leiterplatte, Leistungselektronik und Verfahren zur Herstellung einer Leiterplatte
DE102019131857A1 (de) Ein halbleiterbauelement mit einer dose, in der ein halbleiterdie untergebracht ist, der von einer einkapselung eingebettet ist

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004002018

Country of ref document: DE

Date of ref document: 20061019

Kind code of ref document: P

R016 Response to examination communication
R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final