JPH11354581A - 半導体装置の接続端子および半導体装置の実装体 - Google Patents
半導体装置の接続端子および半導体装置の実装体Info
- Publication number
- JPH11354581A JPH11354581A JP16462998A JP16462998A JPH11354581A JP H11354581 A JPH11354581 A JP H11354581A JP 16462998 A JP16462998 A JP 16462998A JP 16462998 A JP16462998 A JP 16462998A JP H11354581 A JPH11354581 A JP H11354581A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- connection terminal
- substrate
- state
- thermal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
(57)【要約】
【課題】熱応力による損傷を防止するのに有効な半導体
装置の接続端子および半導体装置の実装体を提供する。 【解決手段】上記目的を達成するため、本発明では、熱
応力の発生に応じて接続端子を移動させるという点に着
目した。本発明に係る接続端子（１４）は、複数の導電
部材（１２）が包容部材（１０）で包容されており、熱
応力が発生すると、包容部材（１０）とともに各導電部
材（１２）が熱応力の発生方向に移動し、接続端子（１
４）の損傷が防止される。本発明の一実施例では、図５
に示すように、半導体装置（１６）が複数の接続端子
（１４）を介してマザーボード（２８）上に実装され、
カバー（２６）が該実装された半導体装置（１６）をそ
の上面から押圧した状態で配設される。カバー（２６）
の周縁部には、複数のリードが設けられ、当該各リード
がマザーボード（２８）に固定される。
装置の接続端子および半導体装置の実装体を提供する。 【解決手段】上記目的を達成するため、本発明では、熱
応力の発生に応じて接続端子を移動させるという点に着
目した。本発明に係る接続端子（１４）は、複数の導電
部材（１２）が包容部材（１０）で包容されており、熱
応力が発生すると、包容部材（１０）とともに各導電部
材（１２）が熱応力の発生方向に移動し、接続端子（１
４）の損傷が防止される。本発明の一実施例では、図５
に示すように、半導体装置（１６）が複数の接続端子
（１４）を介してマザーボード（２８）上に実装され、
カバー（２６）が該実装された半導体装置（１６）をそ
の上面から押圧した状態で配設される。カバー（２６）
の周縁部には、複数のリードが設けられ、当該各リード
がマザーボード（２８）に固定される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の接続
端子および半導体装置の実装体に関し、特に、熱応力に
よる損傷を防止するのに有効な半導体装置の接続端子お
よび半導体装置の実装体に関する。
端子および半導体装置の実装体に関し、特に、熱応力に
よる損傷を防止するのに有効な半導体装置の接続端子お
よび半導体装置の実装体に関する。
【０００２】
【従来の技術】半導体装置の微細化および小型化という
市場の要求に応えるべく、半田ボールを接続端子として
使用して、実装密度の向上を図ったＢＧＡ型半導体装置
が実用化されている。
市場の要求に応えるべく、半田ボールを接続端子として
使用して、実装密度の向上を図ったＢＧＡ型半導体装置
が実用化されている。
【０００３】このＢＧＡ型半導体装置を基板に実装する
場合には、その底面に配置された半田ボールを溶融し、
該ＢＧＡ型半導体装置を基板に融着する。このようにし
て融着されたＢＧＡ型半導体装置と基板とは、機械的に
固定されているため、温度変化が生じると、ＢＧＡ型半
導体装置と基板との熱膨張係数差に起因して、半田ボー
ルに応力がかかり、該半田ボールが破壊されたり、剥離
してしまうという問題があった。
場合には、その底面に配置された半田ボールを溶融し、
該ＢＧＡ型半導体装置を基板に融着する。このようにし
て融着されたＢＧＡ型半導体装置と基板とは、機械的に
固定されているため、温度変化が生じると、ＢＧＡ型半
導体装置と基板との熱膨張係数差に起因して、半田ボー
ルに応力がかかり、該半田ボールが破壊されたり、剥離
してしまうという問題があった。
【０００４】従来は、この問題を解決するため、ＢＧＡ
型半導体装置と基板との間に樹脂を充填し、半田ボール
にかかる応力を低減させる方法が用いられている。
型半導体装置と基板との間に樹脂を充填し、半田ボール
にかかる応力を低減させる方法が用いられている。
【０００５】
【発明が解決しようとする課題】しかし、上記のように
樹脂を充填する方法では、樹脂を充填する工程が必要と
なるため、リードタイムが長くなるという問題があっ
た。 そこで、本発明は、熱応力による損傷を防止する
のに有効な半導体装置の接続端子および半導体装置の実
装体を提供することを目的とする。
樹脂を充填する方法では、樹脂を充填する工程が必要と
なるため、リードタイムが長くなるという問題があっ
た。 そこで、本発明は、熱応力による損傷を防止する
のに有効な半導体装置の接続端子および半導体装置の実
装体を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、半導体装置（１６）と基板
（１８）とを電気的に接続する半導体装置の接続端子
（１４）において、複数の導電部材（１２）と、前記複
数の導電部材（１２）を包容する包容部材（１０）とを
具備し、前記複数の導電部材（１２）は、個々が移動可
能な状態で前記包容部材（１０）内に密集して配置され
ることを特徴とする。
め、請求項１記載の発明は、半導体装置（１６）と基板
（１８）とを電気的に接続する半導体装置の接続端子
（１４）において、複数の導電部材（１２）と、前記複
数の導電部材（１２）を包容する包容部材（１０）とを
具備し、前記複数の導電部材（１２）は、個々が移動可
能な状態で前記包容部材（１０）内に密集して配置され
ることを特徴とする。
【０００７】また、請求項２記載の発明は、半導体装置
（１６）が接続端子（１４）を介して基板（１８）上に
実装された半導体装置の実装体において、前記接続端子
（１４）は、複数の導電部材（１２）と、前記複数の導
電部材（１２）を包容する包容部材（１０）とを具備
し、前記複数の導電部材（１２）は、個々が移動可能か
つ密着した状態で前記半導体装置（１６）と前記基板
（１８）との間に配置され、前記半導体装置（１６）と
前記基板（１８）とを電気的に接続することを特徴とす
る。
（１６）が接続端子（１４）を介して基板（１８）上に
実装された半導体装置の実装体において、前記接続端子
（１４）は、複数の導電部材（１２）と、前記複数の導
電部材（１２）を包容する包容部材（１０）とを具備
し、前記複数の導電部材（１２）は、個々が移動可能か
つ密着した状態で前記半導体装置（１６）と前記基板
（１８）との間に配置され、前記半導体装置（１６）と
前記基板（１８）とを電気的に接続することを特徴とす
る。
【０００８】また、請求項３記載の発明は、前記半導体
装置（１６）を前記基板（１８）側に押圧する押圧部材
（２４）をさらに具備し、前記押圧部材（２４）は、前
記半導体装置（１６）が押圧されて前記複数の導電部材
（１２）が密着し、該半導体装置と前記基板（１８）と
が電気的に接続された状態で該基板（１８）に固定され
ることを特徴とする。
装置（１６）を前記基板（１８）側に押圧する押圧部材
（２４）をさらに具備し、前記押圧部材（２４）は、前
記半導体装置（１６）が押圧されて前記複数の導電部材
（１２）が密着し、該半導体装置と前記基板（１８）と
が電気的に接続された状態で該基板（１８）に固定され
ることを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１０】（発明の概要）上記目的を達成するため、
本発明では、熱応力の発生に応じて接続端子を移動させ
るという点に着目した。本発明に係る接続端子１４は、
複数の導電部材１２が包容部材１０で包容されており、
熱応力が発生すると、包容部材１０とともに各導電部材
１２が熱応力の発生方向に移動し、接続端子１４の損傷
が防止される。
本発明では、熱応力の発生に応じて接続端子を移動させ
るという点に着目した。本発明に係る接続端子１４は、
複数の導電部材１２が包容部材１０で包容されており、
熱応力が発生すると、包容部材１０とともに各導電部材
１２が熱応力の発生方向に移動し、接続端子１４の損傷
が防止される。
【００１１】（第１の形態）図１は、本発明の第１の形
態に係る接続端子の構成を示す概念図である。本発明の
第１の形態は、熱応力の影響を防止するのに有効な接続
端子として構成される。以下、同図に基づき、この第１
の形態に係る接続端子１４の構成を説明する。
態に係る接続端子の構成を示す概念図である。本発明の
第１の形態は、熱応力の影響を防止するのに有効な接続
端子として構成される。以下、同図に基づき、この第１
の形態に係る接続端子１４の構成を説明する。
【００１２】導電部材１２は、接続端子１４の通電媒体
となる部材である。この接続端子１４は、熱応力が発生
した際に密着した状態で移動させることを考慮すると、
球体で形成することが好ましい。この導電部材１２とし
ては、例えば、半田ボールや金属球が使用できる。さら
に好ましくは、球状の弾性体の表面に金属メッキを施し
たものを導電部材１２として使用する。このように球状
の弾性体を主体とする導電部材１２を使用すれば、熱応
力が該弾性体によって吸収されるため、接続端子１４の
損傷をより効果的に防止できる。
となる部材である。この接続端子１４は、熱応力が発生
した際に密着した状態で移動させることを考慮すると、
球体で形成することが好ましい。この導電部材１２とし
ては、例えば、半田ボールや金属球が使用できる。さら
に好ましくは、球状の弾性体の表面に金属メッキを施し
たものを導電部材１２として使用する。このように球状
の弾性体を主体とする導電部材１２を使用すれば、熱応
力が該弾性体によって吸収されるため、接続端子１４の
損傷をより効果的に防止できる。
【００１３】包容部材１０は、上記のような導電部材１
２を複数包容する部材である。この包容部材１０は、ゴ
ムのような弾性を有する部材であることが好ましく。例
えば、エラストマー等の熱硬化性樹脂が使用できる。弾
性体で構成された包容部材１０は、熱応力の吸収に寄与
する。この包容部材１０は、同図に示すように、複数の
導電部材１２を密集した状態で包容するが、実装前は、
各導電部材１２が厳密に密着していなくてもよく、実装
時に半導体装置の重みで押しつぶされて密着すれはよ
い。このような状態を構成するには、導電部材１２を５
０〜７０体積％で包容部材１０に含ませればよい。包容
部材１０は、導電部材１２が密集して包容されるのであ
れば、どのような形状で構成してもよい。
２を複数包容する部材である。この包容部材１０は、ゴ
ムのような弾性を有する部材であることが好ましく。例
えば、エラストマー等の熱硬化性樹脂が使用できる。弾
性体で構成された包容部材１０は、熱応力の吸収に寄与
する。この包容部材１０は、同図に示すように、複数の
導電部材１２を密集した状態で包容するが、実装前は、
各導電部材１２が厳密に密着していなくてもよく、実装
時に半導体装置の重みで押しつぶされて密着すれはよ
い。このような状態を構成するには、導電部材１２を５
０〜７０体積％で包容部材１０に含ませればよい。包容
部材１０は、導電部材１２が密集して包容されるのであ
れば、どのような形状で構成してもよい。
【００１４】上記のように構成される本発明の第１の形
態によれば、導電部材１２が移動可能な状態で包容され
るため、熱応力が効率よく吸収される。
態によれば、導電部材１２が移動可能な状態で包容され
るため、熱応力が効率よく吸収される。
【００１５】（第２の形態）図２は、本発明の第２の形
態に係る実装体の構成を示す概念図である。本発明の第
２の形態は、熱応力の影響を受けにくい半導体装置の実
装体として構成される。以下、同図に基づき、この第２
の形態に係る実装体の構成を説明する。
態に係る実装体の構成を示す概念図である。本発明の第
２の形態は、熱応力の影響を受けにくい半導体装置の実
装体として構成される。以下、同図に基づき、この第２
の形態に係る実装体の構成を説明する。
【００１６】接続端子１４は、上述した第１の形態に係
る接続端子である。この接続端子１４は、半導体装置１
６と基板１８との間に配置され、該半導体装置１６と基
板１８との電気的接続を達成するとともに、半導体装置
１６と基板１８との熱膨張差に起因して生ずる熱応力を
吸収する。同図に示すように、接続端子１４は、半導体
装置１６と基板１８との間に複数配設される。各接続端
子１４が配設される位置は、半導体装置１６の底面に設
けられたチップ電極と基板１８の上面に設けられた基板
電極との間とするのが一般的であるが、半導体装置１６
の放熱やアースを目的としてチップ電極や基板電極以外
の部分に配設してもよい。
る接続端子である。この接続端子１４は、半導体装置１
６と基板１８との間に配置され、該半導体装置１６と基
板１８との電気的接続を達成するとともに、半導体装置
１６と基板１８との熱膨張差に起因して生ずる熱応力を
吸収する。同図に示すように、接続端子１４は、半導体
装置１６と基板１８との間に複数配設される。各接続端
子１４が配設される位置は、半導体装置１６の底面に設
けられたチップ電極と基板１８の上面に設けられた基板
電極との間とするのが一般的であるが、半導体装置１６
の放熱やアースを目的としてチップ電極や基板電極以外
の部分に配設してもよい。
【００１７】図３は、図２に示す接続端子の構造を示す
概念図である。同図に示すように、各接続端子１４は、
半導体装置１６の重みで垂直方向につぶれた状態となっ
ている。この状態で各導電部材１２は、隣接する導電部
材１２と密着し、チップ電極２０と基板電極２２とを導
通させる。
概念図である。同図に示すように、各接続端子１４は、
半導体装置１６の重みで垂直方向につぶれた状態となっ
ている。この状態で各導電部材１２は、隣接する導電部
材１２と密着し、チップ電極２０と基板電極２２とを導
通させる。
【００１８】上記のように構成される本発明の第２の形
態によれば、半導体装置１６が熱応力を有効に吸収する
接続端子１４を介して基板１８に実装されるため、信頼
性の高い実装状態を構成することができる。
態によれば、半導体装置１６が熱応力を有効に吸収する
接続端子１４を介して基板１８に実装されるため、信頼
性の高い実装状態を構成することができる。
【００１９】（第３の形態）図４は、本発明の第３の形
態に係る実装体の構成を示す概念図である。本発明の第
３の形態は、上述した第２の形態と同様に、熱応力の影
響を受けにくい半導体装置の実装体として構成される。
以下、同図に基づき、この第３の形態に係る実装体の構
成を説明する。
態に係る実装体の構成を示す概念図である。本発明の第
３の形態は、上述した第２の形態と同様に、熱応力の影
響を受けにくい半導体装置の実装体として構成される。
以下、同図に基づき、この第３の形態に係る実装体の構
成を説明する。
【００２０】この第３の形態では、上述した第２の形態
の構成に加え、半導体装置１６を基板１８側に押圧する
押圧部材２４が設けられる。この押圧部材２４によって
押圧された半導体装置１６は、基板１８との間に配設さ
れた接続端子１４を押圧し、接続端子１４内の導電部材
１２同士の密着度をより高めるように作用する。好まし
くは、導電部材１２の密着状態を維持するため、半田付
け等により押圧部材２４を基板１８に固定しておく。よ
り好ましくは、押圧部材２４を金属等の熱伝導率の高い
材料で形成し、半導体装置１６の放熱板として機能させ
る。また、この押圧部材２４は、半導体装置１６の底面
に配設された多数の接続端子が均一に押圧されるよう
に、同図に示すごとく、半導体装置１６を覆うカバー形
状とすることが好ましい。
の構成に加え、半導体装置１６を基板１８側に押圧する
押圧部材２４が設けられる。この押圧部材２４によって
押圧された半導体装置１６は、基板１８との間に配設さ
れた接続端子１４を押圧し、接続端子１４内の導電部材
１２同士の密着度をより高めるように作用する。好まし
くは、導電部材１２の密着状態を維持するため、半田付
け等により押圧部材２４を基板１８に固定しておく。よ
り好ましくは、押圧部材２４を金属等の熱伝導率の高い
材料で形成し、半導体装置１６の放熱板として機能させ
る。また、この押圧部材２４は、半導体装置１６の底面
に配設された多数の接続端子が均一に押圧されるよう
に、同図に示すごとく、半導体装置１６を覆うカバー形
状とすることが好ましい。
【００２１】上記のように構成される本発明の第３の形
態によれば、押圧部材２４の作用により接続端子１４が
押圧された状態で固定されるため、半導体装置１６と基
板１８との良好な電気的接続を維持することができる。
態によれば、押圧部材２４の作用により接続端子１４が
押圧された状態で固定されるため、半導体装置１６と基
板１８との良好な電気的接続を維持することができる。
【００２２】
【実施例】以下、本発明の一実施例を添付図面を参照し
て詳細に説明する。
て詳細に説明する。
【００２３】（実施例の要約）本発明の一実施例では、
図５に示すように、半導体装置１６が複数の接続端子１
４を介してマザーボード２８上に実装され、カバー２６
が該実装された半導体装置１６をその上面から押圧した
状態で配設される。カバー２６の周縁部には、複数のリ
ードが設けられ、当該各リードがマザーボード２８に固
定される。
図５に示すように、半導体装置１６が複数の接続端子１
４を介してマザーボード２８上に実装され、カバー２６
が該実装された半導体装置１６をその上面から押圧した
状態で配設される。カバー２６の周縁部には、複数のリ
ードが設けられ、当該各リードがマザーボード２８に固
定される。
【００２４】（好適な実施例）図５は、本発明の好適な
実施例に係る実装体の構造を示す斜視図である。同図に
示す実装体は、以下のように構成される。
実施例に係る実装体の構造を示す斜視図である。同図に
示す実装体は、以下のように構成される。
【００２５】半導体装置１６は、接続端子１４を介して
マザーボード２８と電気的に接続される。この接続端子
１４は、前述したように、複数の導電部材１２と該導電
部材１２を包容する包容部材１０で構成される。各接続
端子１４は、半導体装置１６に設けられた電極とマザー
ボード２８に設けられた電極との間に配設される。
マザーボード２８と電気的に接続される。この接続端子
１４は、前述したように、複数の導電部材１２と該導電
部材１２を包容する包容部材１０で構成される。各接続
端子１４は、半導体装置１６に設けられた電極とマザー
ボード２８に設けられた電極との間に配設される。
【００２６】半導体装置１６の上面には、リードフレー
ムのような形状を有するカバー２６が銀ペーストで固着
される。このカバー２６は、銅板の表面にニッケルめっ
きを施したもので形成する。該カバー２６の周縁には、
同図に示すように、複数のリードが放射状に設けられて
おり、各リードの先端がマザーボード２８の表面に固定
されている。このように、各リードがマザーボード２８
に固定されることにより、半導体装置１６が均一に押圧
された状態でマザーボード２８に固定される。この状態
で、すべての接続端子１４がややつぶれた形状となり、
該各接続端子１４内の導電部材１２が密着する。
ムのような形状を有するカバー２６が銀ペーストで固着
される。このカバー２６は、銅板の表面にニッケルめっ
きを施したもので形成する。該カバー２６の周縁には、
同図に示すように、複数のリードが放射状に設けられて
おり、各リードの先端がマザーボード２８の表面に固定
されている。このように、各リードがマザーボード２８
に固定されることにより、半導体装置１６が均一に押圧
された状態でマザーボード２８に固定される。この状態
で、すべての接続端子１４がややつぶれた形状となり、
該各接続端子１４内の導電部材１２が密着する。
【００２７】上記のような構造により、同図に示す実装
体は以下のように作用する。
体は以下のように作用する。
【００２８】半導体装置１６が熱サイクルにさらされ、
その温度が上昇すると、該半導体装置１６とマザーボー
ド２８との熱膨張率の差により、各接続端子１４に水平
方向の熱応力がかかる。すると、各接続端子１４内の導
電部材１２が密着状態を保ったまま移動し、各接続端子
１４は、熱応力がかかった方向、即ち、水平方向に変形
する。
その温度が上昇すると、該半導体装置１６とマザーボー
ド２８との熱膨張率の差により、各接続端子１４に水平
方向の熱応力がかかる。すると、各接続端子１４内の導
電部材１２が密着状態を保ったまま移動し、各接続端子
１４は、熱応力がかかった方向、即ち、水平方向に変形
する。
【００２９】その後、半導体装置１６の温度が下降する
と、該半導体装置１６とマザーボード２８との熱膨張率
の差により、上記温度上昇の場合と反対方向の熱応力が
各接続端子１４にかかる。すると、各接続端子１４は、
再び熱応力がかかった方向に変形する。
と、該半導体装置１６とマザーボード２８との熱膨張率
の差により、上記温度上昇の場合と反対方向の熱応力が
各接続端子１４にかかる。すると、各接続端子１４は、
再び熱応力がかかった方向に変形する。
【００３０】半田ボールのような従来の接続端子では、
上記のような繰り返しの変形により、破壊や剥離が生じ
るが、本発明に係る接続端子１４は、自由に変形できる
ため、繰り返しの変形により受ける損傷が低減される次
に、以上説明した半導体装置の実装体の製造方法を説明
する。
上記のような繰り返しの変形により、破壊や剥離が生じ
るが、本発明に係る接続端子１４は、自由に変形できる
ため、繰り返しの変形により受ける損傷が低減される次
に、以上説明した半導体装置の実装体の製造方法を説明
する。
【００３１】まず、図６に示すような半導体装置１６を
用意する。図６は、図５に示す半導体装置１６の構造を
示す断面図である。同図に示す半導体装置１６は、ウェ
ハ３４上にチップ電極として機能するアルミニウムパッ
ド３２が所定数配設されている。そして、該各アルミニ
ウムパッド３２の配設された面がパッシベーション３０
で被覆される。このとき、各アルミニウムパッド３２の
中央は、パッシベーション３０から露呈した状態となっ
ている。
用意する。図６は、図５に示す半導体装置１６の構造を
示す断面図である。同図に示す半導体装置１６は、ウェ
ハ３４上にチップ電極として機能するアルミニウムパッ
ド３２が所定数配設されている。そして、該各アルミニ
ウムパッド３２の配設された面がパッシベーション３０
で被覆される。このとき、各アルミニウムパッド３２の
中央は、パッシベーション３０から露呈した状態となっ
ている。
【００３２】次に、図７に示すように、アルミニウムパ
ッド３２上に、ニッケルやクロムからなるバリアメタル
３６を形成する。図７は、図６に示すアルミニウムパッ
ド３２上にバリアメタル３６が形成された状態を示す断
面図である。このようなバリアメタル３６は、蒸着法や
プラズマによって形成される。
ッド３２上に、ニッケルやクロムからなるバリアメタル
３６を形成する。図７は、図６に示すアルミニウムパッ
ド３２上にバリアメタル３６が形成された状態を示す断
面図である。このようなバリアメタル３６は、蒸着法や
プラズマによって形成される。
【００３３】次に、図８に示すように、上記バリアメタ
ル３６を形成した面にマスク３８を載置する。図８は、
図７に示す半導体装置１６にマスク３８が載置された状
態を示す断面図である。同図に示すように、このマスク
３８には、バリアメタル３６を露呈するのに十分な開口
部が設けられている。
ル３６を形成した面にマスク３８を載置する。図８は、
図７に示す半導体装置１６にマスク３８が載置された状
態を示す断面図である。同図に示すように、このマスク
３８には、バリアメタル３６を露呈するのに十分な開口
部が設けられている。
【００３４】次に、図９に示すように、マスク３８の開
口部に液状樹脂４０を充填する。図９は、マスク３８に
液状樹脂４０が充填された状態を示す断面図である。
口部に液状樹脂４０を充填する。図９は、マスク３８に
液状樹脂４０が充填された状態を示す断面図である。
【００３５】次に、図１０に示すように、マスク３８の
表面でスキージ４２を摺動させ、導電部材１２を液状樹
脂４０中に投入する。図１０は、液状樹脂４０に導電部
材１２が投入された状態を示す断面図である。このと
き、投入される導電部材１２の量は、液状樹脂４０の５
０〜７０体積％とする。
表面でスキージ４２を摺動させ、導電部材１２を液状樹
脂４０中に投入する。図１０は、液状樹脂４０に導電部
材１２が投入された状態を示す断面図である。このと
き、投入される導電部材１２の量は、液状樹脂４０の５
０〜７０体積％とする。
【００３６】尚、この実施例では、液状樹脂４０を充填
した後、導電部材１２を投入する構成としたが、予め導
電部材１２と液状樹脂４０を混ぜたものをマスク３８の
開口部に充填してもよい。
した後、導電部材１２を投入する構成としたが、予め導
電部材１２と液状樹脂４０を混ぜたものをマスク３８の
開口部に充填してもよい。
【００３７】次に、導電部材１２が投入された液状樹脂
４０を硬化させて、接続端子１４を形成する。図１１
は、半導体装置１６に接続端子１４が形成された状態を
示す断面図である。液状樹脂４０の硬化は、該液状樹脂
の種類に応じて熱や光で硬化させる。硬化した樹脂は、
半導体装置１６に固着した状態となる。
４０を硬化させて、接続端子１４を形成する。図１１
は、半導体装置１６に接続端子１４が形成された状態を
示す断面図である。液状樹脂４０の硬化は、該液状樹脂
の種類に応じて熱や光で硬化させる。硬化した樹脂は、
半導体装置１６に固着した状態となる。
【００３８】次に、銀ペースト４４を使用して、半導体
装置１６をカバーに固着する。図１２は、半導体装置１
６がカバーに固着された状態を示す断面図である。同図
では、１個の半導体装置１６が１個のカバーに固着され
た状態を示しているが、このカバー２６は、リードフレ
ームと同様に銅板をスタンピングして形成できるため、
実際には、一の銅板にカバー２６を複数形成しておき、
当該各カバー２６に複数の半導体装置を固着する。
装置１６をカバーに固着する。図１２は、半導体装置１
６がカバーに固着された状態を示す断面図である。同図
では、１個の半導体装置１６が１個のカバーに固着され
た状態を示しているが、このカバー２６は、リードフレ
ームと同様に銅板をスタンピングして形成できるため、
実際には、一の銅板にカバー２６を複数形成しておき、
当該各カバー２６に複数の半導体装置を固着する。
【００３９】次に、図１３に示すように、銅板からカバ
ー２６を切り離して、得られた半導体装置１６をマザー
ボード２８上に配置する。図１３は、半導体装置１６が
マザーボード２８上に配置された状態を示す断面図であ
る。同図に示すように、マザーボード２８には、半導体
装置１６を接続するためのマザー電極５０が設けられて
おり、当該各マザー電極５０と各接続端子１４の位置が
対応するように半導体装置１６を配置する。また、マザ
ーボード２８には、カバー２６を固定するためのメタル
層４８が設けられており、カバー２６のリードがこのメ
タル層４８が設けられた位置に対応するように半導体装
置１６を配置する。メタル層４８の表面には、予めクリ
ーム半田４６が塗布されており、カバー２６の固着時に
使用される。
ー２６を切り離して、得られた半導体装置１６をマザー
ボード２８上に配置する。図１３は、半導体装置１６が
マザーボード２８上に配置された状態を示す断面図であ
る。同図に示すように、マザーボード２８には、半導体
装置１６を接続するためのマザー電極５０が設けられて
おり、当該各マザー電極５０と各接続端子１４の位置が
対応するように半導体装置１６を配置する。また、マザ
ーボード２８には、カバー２６を固定するためのメタル
層４８が設けられており、カバー２６のリードがこのメ
タル層４８が設けられた位置に対応するように半導体装
置１６を配置する。メタル層４８の表面には、予めクリ
ーム半田４６が塗布されており、カバー２６の固着時に
使用される。
【００４０】次に、図１４に示すように、各接続端子１
４をマザー電極５０に接触させた状態でカバー２６をメ
タル層４８に固着する。図１４は、半導体装置１６がマ
ザーボード２８に実装された状態を示す断面図である。
同図に示すように、実装されたときの接続端子１４は、
若干つぶれた状態となっており、該接続端子１４内の導
電部材１２が密着し、半導体装置１６とマザーボード２
８との電気的接続を達成する。
４をマザー電極５０に接触させた状態でカバー２６をメ
タル層４８に固着する。図１４は、半導体装置１６がマ
ザーボード２８に実装された状態を示す断面図である。
同図に示すように、実装されたときの接続端子１４は、
若干つぶれた状態となっており、該接続端子１４内の導
電部材１２が密着し、半導体装置１６とマザーボード２
８との電気的接続を達成する。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
熱応力による損傷を防止するのに有効な半導体装置の接
続端子および半導体装置の実装体を提供することができ
る。
熱応力による損傷を防止するのに有効な半導体装置の接
続端子および半導体装置の実装体を提供することができ
る。
【００４２】また、本発明の第１の形態によれば、導電
部材１２が移動可能な状態で包容されるため、熱応力が
効率よく吸収される。
部材１２が移動可能な状態で包容されるため、熱応力が
効率よく吸収される。
【００４３】また、本発明の第２の形態によれば、半導
体装置１６が熱応力を有効に吸収する接続端子１４を介
して基板１８に実装されるため、信頼性の高い実装状態
を構成することができる。
体装置１６が熱応力を有効に吸収する接続端子１４を介
して基板１８に実装されるため、信頼性の高い実装状態
を構成することができる。
【００４４】また、本発明の第３の形態によれば、押圧
部材２４の作用により接続端子１４が押圧された状態で
固定されるため、半導体装置１６と基板１８との良好な
電気的接続を維持することができる。
部材２４の作用により接続端子１４が押圧された状態で
固定されるため、半導体装置１６と基板１８との良好な
電気的接続を維持することができる。
【図１】本発明の第１の形態に係る接続端子の構成を示
す概念図である。
す概念図である。
【図２】本発明の第２の形態に係る実装体の構成を示す
概念図である。
概念図である。
【図３】図２に示す接続端子の構造を示す概念図であ
る。
る。
【図４】本発明の第３の形態に係る実装体の構成を示す
概念図である。
概念図である。
【図５】本発明の好適な実施例に係る実装体の構造を示
す斜視図である。
す斜視図である。
【図６】図５に示す半導体装置１６の構造を示す断面図
である。
である。
【図７】図６に示すアルミニウムパッド３２上にバリア
メタル３６が形成された状態を示す断面図である。
メタル３６が形成された状態を示す断面図である。
【図８】図７に示す半導体装置１６にマスク３８が載置
された状態を示す断面図である。
された状態を示す断面図である。
【図９】マスク３８に液状樹脂４０が充填された状態を
示す断面図である。
示す断面図である。
【図１０】液状樹脂４０に導電部材１２が投入された状
態を示す断面図である。
態を示す断面図である。
【図１１】半導体装置１６に接続端子１４が形成された
状態を示す断面図である。
状態を示す断面図である。
【図１２】半導体装置１６がカバーに固着された状態を
示す断面図である。
示す断面図である。
【図１３】半導体装置１６がマザーボード２８上に配置
された状態を示す断面図である。
された状態を示す断面図である。
【図１４】半導体装置１６がマザーボード２８に実装さ
れた状態を示す断面図である。
れた状態を示す断面図である。
１０…包容部材、１２…導電部材、１４…接続端子、１
６…半導体装置、１８…基板、２０…チップ電極、２２
…基板電極、２４…押圧部材、２６…カバー、２８…マ
ザーボード、３０…パッシベーション、３２…アルミニ
ウムパッド、３４…ウェハ、３６…バリアメタル、３８
…マスク、４０…液状樹脂、４２…スキージ、４４…銀
ペースト、４６…クリーム半田、４８…メタル層、５０
…マザー電極
６…半導体装置、１８…基板、２０…チップ電極、２２
…基板電極、２４…押圧部材、２６…カバー、２８…マ
ザーボード、３０…パッシベーション、３２…アルミニ
ウムパッド、３４…ウェハ、３６…バリアメタル、３８
…マスク、４０…液状樹脂、４２…スキージ、４４…銀
ペースト、４６…クリーム半田、４８…メタル層、５０
…マザー電極
Claims (3)
- 【請求項１】 半導体装置（１６）と基板（１８）とを
電気的に接続する半導体装置の接続端子（１４）におい
て、 複数の導電部材（１２）と、 前記複数の導電部材（１２）を包容する包容部材（１
０）とを具備し、 前記複数の導電部材（１２）は、 個々が移動可能な状態で前記包容部材（１０）内に密集
して配置されることを特徴とする半導体装置の接続端
子。 - 【請求項２】 半導体装置（１６）が接続端子（１４）
を介して基板（１８）上に実装された半導体装置の実装
体において、 前記接続端子（１４）は、 複数の導電部材（１２）と、 前記複数の導電部材（１２）を包容する包容部材（１
０）とを具備し、 前記複数の導電部材（１２）は、 個々が移動可能かつ密着した状態で前記半導体装置（１
６）と前記基板（１８）との間に配置され、前記半導体
装置（１６）と前記基板（１８）とを電気的に接続する
ことを特徴とする半導体装置の実装体。 - 【請求項３】 前記半導体装置（１６）を前記基板（１
８）側に押圧する押圧部材（２４）をさらに具備し、 前記押圧部材（２４）は、 前記半導体装置（１６）が押圧されて前記複数の導電部
材（１２）が密着し、該半導体装置と前記基板（１８）
とが電気的に接続された状態で該基板（１８）に固定さ
れることを特徴とする請求項２記載の半導体装置の実装
体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16462998A JPH11354581A (ja) | 1998-06-12 | 1998-06-12 | 半導体装置の接続端子および半導体装置の実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16462998A JPH11354581A (ja) | 1998-06-12 | 1998-06-12 | 半導体装置の接続端子および半導体装置の実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354581A true JPH11354581A (ja) | 1999-12-24 |
Family
ID=15796842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16462998A Pending JPH11354581A (ja) | 1998-06-12 | 1998-06-12 | 半導体装置の接続端子および半導体装置の実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354581A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1678760A2 (en) * | 2003-10-24 | 2006-07-12 | International Rectifier Corporation | Semiconductor device package utilizing proud interconnect material |
| JP2007201106A (ja) * | 2006-01-25 | 2007-08-09 | Fujitsu Ltd | 半導体素子接続バンプ及び半導体装置 |
-
1998
- 1998-06-12 JP JP16462998A patent/JPH11354581A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1678760A2 (en) * | 2003-10-24 | 2006-07-12 | International Rectifier Corporation | Semiconductor device package utilizing proud interconnect material |
| EP1678760A4 (en) * | 2003-10-24 | 2012-02-01 | Int Rectifier Corp | WILD CONNECTING MATERIAL USING SEMICONDUCTOR COMPONENTS |
| JP2007201106A (ja) * | 2006-01-25 | 2007-08-09 | Fujitsu Ltd | 半導体素子接続バンプ及び半導体装置 |
| JP4714593B2 (ja) * | 2006-01-25 | 2011-06-29 | 富士通株式会社 | 半導体素子接続バンプ及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0734065B1 (en) | Chip sized semiconductor device and multi-chip-sized semiconductor device | |
| JP3410396B2 (ja) | 高性能集積回路チップパッケージ | |
| US6313521B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6313532B1 (en) | Semiconductor device and method for manufacturing the same | |
| CA2166926C (en) | Packaging multi-chip modules without wire-bond interconnection | |
| US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| JPH10270592A (ja) | 半導体装置及びその製造方法 | |
| JP2002524858A (ja) | 電磁干渉シールド装置及び方法 | |
| JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
| JPH0334196B2 (ja) | ||
| JPH10163386A (ja) | 半導体装置、半導体パッケージおよび実装回路装置 | |
| JP3228339B2 (ja) | 半導体装置およびその製造方法 | |
| US5969417A (en) | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners | |
| KR100250560B1 (ko) | 반도체장치와그제조방법 | |
| JPH11354581A (ja) | 半導体装置の接続端子および半導体装置の実装体 | |
| JP3912445B2 (ja) | 半導体装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH09331004A (ja) | 半導体装置 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2772986B2 (ja) | 半導体装置 | |
| TWI294676B (en) | Semiconductor package structure | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 | |
| JP4371238B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |