JP4714593B2 - 半導体素子接続バンプ及び半導体装置 - Google Patents

半導体素子接続バンプ及び半導体装置 Download PDF

Info

Publication number
JP4714593B2
JP4714593B2 JP2006016862A JP2006016862A JP4714593B2 JP 4714593 B2 JP4714593 B2 JP 4714593B2 JP 2006016862 A JP2006016862 A JP 2006016862A JP 2006016862 A JP2006016862 A JP 2006016862A JP 4714593 B2 JP4714593 B2 JP 4714593B2
Authority
JP
Japan
Prior art keywords
semiconductor element
bump
elastomer
connection bump
element connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006016862A
Other languages
English (en)
Other versions
JP2007201106A (ja
Inventor
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006016862A priority Critical patent/JP4714593B2/ja
Publication of JP2007201106A publication Critical patent/JP2007201106A/ja
Application granted granted Critical
Publication of JP4714593B2 publication Critical patent/JP4714593B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体素子接続バンプ及び半導体装置に関し、より具体的には、半導体素子を回路基板の表面に実装し電気的な接続を行う半導体素子接続バンプ及び当該半導体素子接続バンプを備えた半導体装置に関する。
近年の携帯電話、ネットワーク機器等の電子機器における情報通信の高速化、大容量化に伴い、半導体装置においては、実装される半導体素子間の配線距離を短縮し、半導体素子を高密度に実装することが要求されている。
かかる半導体素子の高密度な実装方法として、半導体素子をパッケージ基板と呼ばれる前記半導体素子よりも大きい回路基板に半田で実装した後、当該パッケージ基板を機器全体の配線回路基板(マザーボード)に再び半田で実装するという方法が従来より知られている。
また、近年、半導体素子の微細化に伴い、入出力ピン数が増加すると共に、環境問題への対応によりクリープが少なく、また、実装温度が高温となる鉛フリーの半田の実用化が進んでいるが、半導体素子とパッケージ基板との熱膨張差に基づく両者間の応力増加に因るクラックや亀裂の発生が問題となっている。
図1は、従来の、半導体素子とパッケージ基板とを接続するバンプの第1の例の断面図である。図1を参照するに、半導体素子1とパッケージ基板2との間に半田バンプ3を設け、当該半田バンプ3を半田10によって固定して半導体素子1をパッケージ基板2に実装し、半導体素子1とパッケージ基板2とを電気的に接続可能としている。
しかしながら、一般に、パッケージ基板2は半導体素子1よりも熱膨張率が大きいため、かかる構造では、半導体装置の製造過程で与えられる熱ストレス等により、パッケージ基板2と半導体素子1の接続箇所において応力が発生し、当該接続箇所が破壊されてしまうおそれがある。
そこで、図2に示すバンプ構造が提案されている。ここで、図2は、従来の、半導体素子とパッケージ基板とを接続するバンプの第2の例の断面図である。
図2を参照するに、半導体素子1とパッケージ基板2との間に、図1に示す半田バンプ3の代わりに樹脂コアバンプ4を設け、当該樹脂コアバンプ4を半田10によって固定して半導体素子1をパッケージ基板2に実装し、半導体素子1とパッケージ基板2とを電気的に接続可能としている。
樹脂コアバンプ4は、半田よりも弾性率が低い樹脂から成る樹脂ボール5をバンプの核として用い、当該樹脂ボール5の表面に金属層6をコーティングして形成されている。また、前記金属層6として、樹脂ボール5の表面に半田層をコーティングする例も従来から提案されている(例えば、特許文献1参照)
半導体素子1とパッケージ基板2との接続に図2に示すような樹脂コアバンプ4を用いることにより、図1に示す半田バンプ3を用いる場合に比し、バンプ全体の弾性率が下げることができ、パッケージ基板2と半導体素子1の接続箇所において応力が発生して当該接続箇所が破壊されてしまうおそれを回避することができる。
特開2002−151532号公報
しかしながら、図2に示すような樹脂コアバンプ4では、バンプの核となる樹脂ボール5は絶縁体であるため、半導体素子1とパッケージ基板2との電気的な接続は、樹脂ボール5の表面にコーティングにより設けられた金属層6のみによって行われることになる。従って、当該金属層6に、熱応力等による変形等でクラックや亀裂が生じた場合には電気特性が低下するため、当該樹脂コアバンプ4を備えた半導体装置の電気的信頼性は低い。
また、図2に示すような樹脂コアバンプ4では、別工程によって、樹脂ボール5の表面に金属層6をコーティングした樹脂コアバンプ4を製造し、当該樹脂コアバンプ4をパッケージ基板2の表面に形成された電極パッドに位置合わせをし、次いで半田10によって固定する必要があるため、製造コストの上昇を招いてしまう。
そこで、本発明は、上記の点に鑑みてなされたものであって、簡易な構造で熱膨張率差によって生じる半導体素子と配線基板との間の応力を低減すると共に、両者間を良好に電気的接続することができる信頼性の高い半導体素子接続バンプ及び当該半導体素子接続バンプを備えた半導体装置を提供することを本発明の目的とする。
本発明の一観点によれば、半導体素子を回路基板に実装し電気的な接続を行う半導体素子接続バンプであって、内部において導体金属粒子が分散して設けられ耐熱性エラストマからなる核を有し、当該核は前記回路基板の表面に形成され、当該核の表面に金属層が形成されたことを特徴とする半導体素子接続バンプが提供される。
当該半導体素子接続バンプにおいて、前記金属層は、半田層であってもよい。
また、前記導体金属粒子は銀粒子であってもよい。更に、前記核に含有される前記導体金属粒子の前記核に対する体積比は約30vol%以上であってもよい。
本発明の別の観点によれば、半導体素子と、前記半導体素子が実装される回路基板と、前記半導体素子と前記回路基板との電気的な接続を行う半導体素子接続バンプと、を備えた半導体装置であって、前記半導体素子接続バンプは、内部において導体金属粒子が分散して設けられ耐熱性エラストマからなる核を有し、当該核は前記回路基板の表面に形成され、当該核の表面に金属層が形成されたことを特徴とする半導体装置が提供される。
本発明によれば、簡易な構造で熱膨張率差によって生じる半導体素子と配線基板との間の応力を低減すると共に、両者間を良好に電気的接続することができる信頼性の高い半導体素子接続バンプ及び当該半導体素子接続バンプを備えた半導体装置を提供することができる。
以下、本発明の実施の形態について図3乃至図5を参照して説明する。
図3は、本発明の実施の形態における半導体実装バンプ(以下では、単に「バンプ」という)の断面図であって、当該バンプは、半導体装置において半導体素子とパッケージ基板とを接続する半導体素子接続バンプである。
図3を参照するに、半導体素子1とパッケージ基板2との間であって、当該パッケージ基板2上に後述する構造を有するバンプ20を設け、当該バンプ20を半田10によって半導体素子1に固定して半導体素子1をパッケージ基板2に実装し、半導体素子1とパッケージ基板2とを電気的に接続可能としている。
バンプ20は、当該バンプ20の核となるエラストマボール25と、エラストマボール25の表面にコーティングにより形成された金属層である半田層30とを含む。
エラストマボール25は外形が略半球状に形成され、パッケージ基板2の表面の接続端子上に直接設けられている。
エラストマボール25は、耐熱性エラストマから成る。耐熱性エラストマは、常温でゴム状の弾性を有する高分子物質であり、例えば、シリコーンエラストマ、エポキシ変性アクリロニトリルブタジエンゴム、フッ素ゴム、二トリルゴム等がこれに該当する。
耐熱性エラストマは、半田の弾性率(約20GPa乃至30GPa)、鉛フリーの半田の弾性率(約60GPa)、後述する銅の弾性率(約70GPa)に比し十分に低い弾性率(約100MPa)を有する。
また、バンプ20の製造過程において熱が加えられるため、かかる熱により分解されてしまうことを回避すべく、当該エラストマには耐熱性が要求される。
かかる耐熱性エラストマから成るエラストマボール25中には、導体金属粒子として、例えば銀粒子35が、複数分散させられて混ぜられている。
ところで、図4は、抵抗値とエラストマボール25に含有される銀粒子35のエラストマボール25全体に対する体積比との関係を示すグラフである。
図4に示されるように、エラストマボール25に含有される銀粒子35のエラストマボール25全体に対する体積比は、約30vol%以上であることが望ましい。
銀粒子35のエラストマボール25全体に対する体積比が約30vol%以上であれば、実装したときに半田に亀裂が入ってもエラストマ中の導体金属粒子が導通をとることができ、また、半導体装置において使用可能な抵抗値(約10mΩ)を得ることができる。
銀粒子35のエラストマボール25全体に対する体積比が約30vol%よりも小さければ、エラストマボール35の表面に銀粒子35が露出せず、エラストマボール25の表面に形成された半田層30の半田との接合によるアンカー効果が生ぜず、エラストマボール35と半田層30の高い密着力を確保することができない。
上述のように、エラストマボール25の表面には金属層として半田層30がコーティングされているが、かかる半田層30は、半田ペーストの塗布又は半田リフロー等により形成されている。
但し、エラストマボール25の表面にコーティングして形成された金属層は、半田層30に限定されない。例えば、半田層30の代わりに、無電解メッキ法、又は無電解メッキ法と電解メッキ法の双方を用いて銅メッキ層をコーティングしてもよい。上述したように銅の弾性率は約70GPaであり、他の金属材料(導体)に比し低いため、弾性率の低いエラストマボール25と相俟って、低コストで応力緩和を図ることができるからである。
しかしながら、半田や銅等以外の種類の金属から成る金属層をエラストマボール25の表面に形成すると、当該エラストマボール25を有するバンプ20を半導体素子1に固定するために用いられる半田10が拡散し、硬く脆い化合物が厚く成長し、強度低下を招くおそれがある。
一方、半田層30であれば、上述したように半田の弾性率は約20乃至30GPaであり他の金属材料(導体)の弾性率に比し低く、また、硬く脆い化合物が厚く成長されることも無いため、応力緩和という観点から、エラストマボール25の表面にコーティングして形成された金属層として最も望ましい。
このように、本実施の形態のバンプ20によれば、バンプの核として、低弾性率を有するエラストマから成るエラストマボール25を用いているため、バンプ20全体の弾性率を低減することができ、半導体素子1とパッケージ基板2との熱膨張率差によって発生する応力を低減することができるため、変形に対して力を分散することができる。
更に、エラストマボール25中に分散され、エラストマボール25の表面に露出した導体金属粒子である銀粒子35、即ち、エラストマボール25とエラストマボール25上にコーティングされた半田層35との界面に設けられた銀粒子35と、半田層35を構成する半田との間にアンカー効果が発生し、当該銀粒子35が半田層35の半田と機械的に接合する。従って、当該半田層35とエラストマボール25との密着力が向上する。
エラストマボール25中に分散している銀粒子35により電気的接続が行われるため、仮に応力の作用に因る変形等のために半田層30にクラックや亀裂等が発生した場合においても、バンプ20全体として安定した電気特性を保証することができ、電気的接続の信頼性の向上を図ることができる。
次に、図5を参照して、上述の構造を備えたバンプ20の製造工程について説明する。ここで、図5は、本発明の実施の形態のバンプ20の製造工程を示す図である。
図5−(A)に示すように、上述の半田材料の弾性率よりも低い弾性率を有する耐熱性エラストマから成り、予め内部において銀粒子35が複数分散されたエラストマ未硬化物状態にあるエラストマボール25を、バンプ20の核として、周知のスクリーン印刷等により略半球状にパッケージ基板2の接続端子40上に直接形成する。
次いで、加熱処理を行い、エラストマボール25を熱硬化させる。エラストマボール25を構成するエラストマには耐熱性が要求されるため、かかる加熱処理によりエラストマが分解されてしまうことを回避することができる。
次に、図5−(B)に示すように、バンプ20の表面に金属層として半田層30を、半田ペーストの塗布又は半田リフロー等によりコーティングして形成する。この結果、内部において銀粒子35が分散されバンプの核となるエラストマボール25と、当該エラストマボール25の表面にコーティングして形成された半田層30とを含むバンプ20がパッケージ基板2上に形成される。
最後に、図5−(C)に示すように、上述の工程を経てパッケージ基板2上に形成されたバンプ20を、半田10によって半導体素子1に固定して半導体素子1をパッケージ基板2に実装し、半導体素子1とパッケージ基板2とを電気的に接続可能としている。
このように、本発明の実施の形態におけるバンプ20は、予め内部において銀粒子35を分散させたエラストマボール25を、周知のスクリーン印刷等を用いてパッケージ基板2の接続端子40上に形成し、当該エラストマボール25の表面に半田層30をコーティングして形成される。
従って、簡易な工程で、低弾性率を有し、エラストマボール25と半田層35との密着力が高く、電気的接続の信頼性の高いバンプ20を製造することができ、量産性に優れる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
(付記1) 半導体素子を回路基板に実装し電気的な接続を行う半導体素子接続バンプであって、
内部において導体金属粒子が分散して設けられ耐熱性エラストマからなる核を有し、
当該核の表面に金属層が形成されたことを特徴とする半導体素子接続バンプ。
(付記2) 付記1記載の半導体素子接続バンプであって、
前記金属層は、半田層であることを特徴とする半導体素子接続バンプ。
(付記3) 付記1記載の半導体素子接続バンプであって、
前記金属層は、銅メッキ層であることを特徴とする半導体素子接続バンプ。
(付記4) 付記1乃至3いずれか一項記載の半導体素子接続バンプであって、
前記導体金属粒子は銀粒子であることを特徴とする半導体素子接続バンプ。
(付記5) 付記1乃至4いずれか一項記載の半導体素子接続バンプであって、
前記核に含有される前記導体金属粒子の前記核に対する体積比は約30vol%以上であることを特徴とする半導体素子接続バンプ。
(付記6) 付記1乃至5いずれか一項記載の半導体素子接続バンプであって、
前記導体金属粒子は、前記核と前記金属層の界面に設けられていることを特徴とする半導体素子接続バンプ。
(付記7) 付記1乃至6いずれか一項記載の半導体素子接続バンプであって、
前記耐熱性エラストマがシリコーンエラストマであることを特徴とする半導体素子接続バンプ。
(付記8) 付記1乃至6いずれか一項記載の半導体素子接続バンプであって、
前記耐熱性エラストマがエポキシ変性アクリロニトリルブタジエンゴムであることを特徴とする半導体素子接続バンプ。
(付記9) 半導体素子と、
前記半導体素子が実装される回路基板と、
前記半導体素子と前記回路基板との電気的な接続を行う半導体素子接続バンプと、を備えた半導体装置であって、
前記半導体素子接続バンプは、
内部において導体金属粒子が分散して設けられ耐熱性エラストマからなる核を有し、
当該核の表面に金属層が形成されたことを特徴とする半導体装置。
(付記10) 付記9記載の半導体装置であって、
前記半導体素子接続バンプが半田によって前記半導体素子に固定されて前記半導体素子が前記回路基板に実装されることを特徴とする半導体装置。
従来の、半導体素子とパッケージ基板とを接続するバンプの第1の例の断面図である。 従来の、半導体素子とパッケージ基板とを接続するバンプの第2の例の断面図である。 本発明の実施の形態における、半導体素子とパッケージ基板とを接続するバンプの断面図である。 抵抗値とエラストマボールに含有される銀粒子のエラストマボール全体に対する体積比との関係を示すグラフである。 本発明の実施の形態のバンプの製造工程を示す図である。
符号の説明
1 半導体素子
2 パッケージ基板
3 半導体バンプ
4 樹脂コアバンプ
5 樹脂ボール
6 金属層
10 半田
20 バンプ
25 エラストマボール
30 半田層
35 銀粒子
40 接続端子

Claims (5)

  1. 半導体素子を回路基板に実装し電気的な接続を行う半導体素子接続バンプであって、
    内部において導体金属粒子が分散して設けられ耐熱性エラストマからなる核を有し、
    当該核は前記回路基板の表面に形成され、当該核の表面に金属層が形成されたことを特徴とする半導体素子接続バンプ。
  2. 請求項1記載の半導体素子接続バンプであって、
    前記金属層は、半田層であることを特徴とする半導体素子接続バンプ。
  3. 請求項1又は2記載の半導体素子接続バンプであって、
    前記導体金属粒子は銀粒子であることを特徴とする半導体素子接続バンプ。
  4. 請求項1乃至3いずれか一項記載の半導体素子接続バンプであって、
    前記核に含有される前記導体金属粒子の前記核に対する体積比は約30vol%以上であることを特徴とする半導体素子接続バンプ。
  5. 半導体素子と、
    前記半導体素子が実装される回路基板と、
    前記半導体素子と前記回路基板との電気的な接続を行う半導体素子接続バンプと、を備えた半導体装置であって、
    前記半導体素子接続バンプは、
    内部において導体金属粒子が分散して設けられ耐熱性エラストマからなる核を有し、
    当該核は前記回路基板の表面に形成され、当該核の表面に金属層が形成されたことを特徴とする半導体装置。
JP2006016862A 2006-01-25 2006-01-25 半導体素子接続バンプ及び半導体装置 Expired - Fee Related JP4714593B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006016862A JP4714593B2 (ja) 2006-01-25 2006-01-25 半導体素子接続バンプ及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006016862A JP4714593B2 (ja) 2006-01-25 2006-01-25 半導体素子接続バンプ及び半導体装置

Publications (2)

Publication Number Publication Date
JP2007201106A JP2007201106A (ja) 2007-08-09
JP4714593B2 true JP4714593B2 (ja) 2011-06-29

Family

ID=38455394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006016862A Expired - Fee Related JP4714593B2 (ja) 2006-01-25 2006-01-25 半導体素子接続バンプ及び半導体装置

Country Status (1)

Country Link
JP (1) JP4714593B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5333220B2 (ja) * 2007-08-27 2013-11-06 日本電気株式会社 半導体装置の実装構造及び半導体装置の実装方法
JP5386302B2 (ja) 2009-10-27 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP7293056B2 (ja) * 2019-09-12 2023-06-19 キオクシア株式会社 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
JPH11354581A (ja) * 1998-06-12 1999-12-24 Mitsui High Tec Inc 半導体装置の接続端子および半導体装置の実装体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
JPH11354581A (ja) * 1998-06-12 1999-12-24 Mitsui High Tec Inc 半導体装置の接続端子および半導体装置の実装体

Also Published As

Publication number Publication date
JP2007201106A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
US10128161B2 (en) 3D printed hermetic package assembly and method
US20070095563A1 (en) Circuit board having deformation interrupting section and circuit board forming method
WO2006070652A1 (ja) 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器
KR100659447B1 (ko) 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기
JP2002314000A (ja) ボール・グリッド・アレイ基板ビア構造
JP4714593B2 (ja) 半導体素子接続バンプ及び半導体装置
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2013065811A (ja) プリント回路基板及びその製造方法
KR20060097308A (ko) 실장용 솔더를 구비하는 반도체 패키지
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
JP2011258835A (ja) 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材
JP5750101B2 (ja) コネクタ
JP4770504B2 (ja) プリント基板およびプリント基板の製造方法
US20130087371A1 (en) Electronic packaging connector and methods for its production
US20140091456A1 (en) Using collapse limiter structures between elements to reduce solder bump bridging
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
WO2017203859A1 (ja) 電子回路装置及び方法
JP2000133680A (ja) 面実装用接合部材
JPH11245082A (ja) 電子部品の面実装用接続部材
JP3780088B2 (ja) 電子部品の面実装用接合部材
CN100521180C (zh) 具有强化层的半导体封装结构及其封装方法
US20060003580A1 (en) Under bump metallurgy process on passivation opening
JP2005050882A (ja) 積層型配線基板および電気装置並びにその実装構造
JP2002170852A (ja) 電子部品素子の実装方法およびその実装体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110328

LAPS Cancellation because of no payment of annual fees