CN112201632A - 一种半导体器件封装结构及半导体器件封装方法 - Google Patents

一种半导体器件封装结构及半导体器件封装方法 Download PDF

Info

Publication number
CN112201632A
CN112201632A CN202010856404.6A CN202010856404A CN112201632A CN 112201632 A CN112201632 A CN 112201632A CN 202010856404 A CN202010856404 A CN 202010856404A CN 112201632 A CN112201632 A CN 112201632A
Authority
CN
China
Prior art keywords
packaging
graphene
bonding film
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010856404.6A
Other languages
English (en)
Inventor
王琇如
唐和明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202010856404.6A priority Critical patent/CN112201632A/zh
Publication of CN112201632A publication Critical patent/CN112201632A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Abstract

本发明公开一种半导体器件封装结构及半导体器件封装方法；该封装结构包括：半导体管芯，在其第一端上设有正面电极，在其第二端上设有背面电极，第一端与第二端相对；石墨烯结合膜；封装容器，其包括连接板和侧壁板；侧壁板由连接板延伸并弯折，以与连接板围成封装空间；侧壁板包括外引端；半导体管芯设于封装空间内，半导体管芯的第二端、石墨烯结合膜和连接板依次结合；背面电极依次通过石墨烯结合膜、连接板与外引端电连接；该封装方法中，通过石墨烯结合膜将半导体管芯与封装容器连接。本发明能够更加精准地控制石墨烯结合膜的厚度，且可克服焊角过高导致的问题，封装结构的可靠性高，封装效率高。

Description

一种半导体器件封装结构及半导体器件封装方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种半导体器件封装结构及半 导体器件封装方法。
背景技术
目前，为了能够提高半导体器件的散热性能，采用杯形的封装容器对半导 体管芯进行封装以形成封装结构，半导体管芯的背面通过导电结合材料(如导 电银胶)与封装容器进行电连接，半导体管芯背面的背面电极通过封装容器外 引，此种封装结构的散热性能良好；此种封装结构在封装制程中，需要将形成 于半导体管芯与封装容器之间的导电结合层的厚度控制在合适的范围内，以保 证电性连接的可靠性。
但是，在现有的封装制程中，导电结合材料的用量不好控制，导电结合层 的厚度不容易控制，并且容易在半导体管芯的管芯侧壁上形成焊角(由导电结 合材料固化形成)；现有的封装结构中，位于管芯侧壁上的焊角的高度常常过 大，影响封装结构的可靠性。
发明内容
本发明实施例的一个目的在于：提供一种半导体器件封装结构，其能够更 加精准地控制石墨烯结合膜的厚度，且可克服焊角过高导致的问题，封装结构 的可靠性高。
本发明实施例的另一个目的在于：提供一种半导体器件封装方法，其能够 更加精准地控制石墨烯结合膜的厚度，且可克服焊角过高导致的问题，封装效 率高，封装结构的可靠性高。
为达上述目的，本发明采用以下技术方案：
一种半导体器件封装结构，包括：
半导体管芯，在其第一端上设有正面电极，在其第二端上设有背面电极， 所述第一端与所述第二端相对；
石墨烯结合膜；
封装容器，其包括连接板和侧壁板；所述侧壁板由所述连接板延伸并弯折， 以与所述连接板围成封装空间；所述半导体管芯设于所述封装空间内，所述半 导体管芯的第二端、所述石墨烯结合膜和所述连接板依次结合；所述侧壁板包 括外引端，所述背面电极通过所述石墨烯结合膜、所述连接板与外引端电连接。
作为优选，所述封装容器为金属容器。
作为优选，所述石墨烯结合膜的一端与所述半导体管芯的第二端键合或粘 合，所述石墨烯结合膜的另一端与所述连接板键合或粘合。
作为优选，所述石墨烯结合膜包括膜本体，还包括离散地分布于所述膜本 体内部的银颗粒。
作为优选，所述石墨烯结合膜的厚度与所述半导体管芯的厚度的比例为0.1 至0.4。
作为优选，所述正面电极包括源极和栅极，所述背面电极包括漏极。
作为优选，还包括基板；所述外引端、所述正面电极分别通过导电焊材层 焊接于所述基板。
一种半导体器件封装方法，包括如下步骤：
S10：提供半导体管芯，半导体管芯的第一端上设有正面电极，半导体管芯 的第二端上设有背面电极，所述第一端与所述第二端相对；
S20：在半导体管芯的第二端上附着石墨烯结合膜，以使所述半导体管芯的 第二端与所述石墨烯结合膜结合，以使所述背面电极与所述石墨烯结合膜电连 接，从而形成第一结合结构；
S30：提供封装容器，所述封装容器包括连接板和侧壁板；所述侧壁板由所 述连接板延伸并弯折，以与所述连接板围成封装空间；所述侧壁板包括外引端；
S40：将所述第一结合结构放置于所述封装容器的封装空间内，将所述第一 结合结构的石墨烯结合膜附着于所述连接板，以使所述石墨烯结合膜远离所述 半导体管芯的一端与所述连接板结合，以形成封装本体。
作为优选，在所述S10步骤中，提供晶圆，所述晶圆上包括若干所述半导 体管芯；若干所述半导体管芯的第二端共面，均位于所述晶圆的背面；
在所述S20步骤中，包括：
S21：通过贴装或键合的方式，将石墨烯结合膜附着于所述晶圆的背面；
S22：切割晶圆，以获得若干所述第一结合结构。
作为优选，所述封装方法还包括S50步骤和S60步骤；
S50：对所述封装本体进行烘烤固化，以使所述石墨烯结合膜分别与所述半 导体管芯、所述封装容器可靠结合；
S60：提供基板，将所述封装本体的外引端、所述正面电极分别焊接于所述 基板，以使所述正面电极与所述基板电连接，所述背面电极与所述基板电连接。
本发明的有益效果为：该半导体器件封装结构，能够更加精准地控制石墨 烯结合膜的厚度，且可克服焊角过高导致的问题，封装结构的可靠性高；该半 导体器件封装方法，能够更加精准地控制石墨烯结合膜的厚度，且可克服焊角 过高导致的问题，封装效率高，封装结构的可靠性高。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为本发明其一实施例所述半导体器件封装结构的结构示意图；
图2为本发明另一实施例所述半导体器件封装结构的结构示意图；
图3为图2中的A部放大图；
图4为本发明另一实施例所述半导体器件封装结构的结构示意图；
图5为本发明另一实施例所述半导体器件封装结构的结构示意图；
图6为本发明实施例所述半导体器件封装方法的示意图；
图中：10、半导体管芯；11、第一端；13、管芯侧壁；141、源极；142、 栅极；15、漏极；20、石墨烯结合膜；21、膜本体；22、银颗粒；30、封装容 器；31、连接板；32、侧壁板；321、外引端；50、焊盘；60、基板；70、焊材 层。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚， 下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描 述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中 的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实 施例，都属于本发明保护的范围。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”、“固定” 应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以 是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相 连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普 通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上” 或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不 是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征 “之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或 仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下 方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特 征水平高度小于第二特征。
本发明提出一种半导体器件封装结构，其能够更加精准地控制石墨烯结合 膜20的厚度，且可克服焊角过高导致的问题，封装结构的可靠性高。
如图1-6所示，在发明的所述半导体器件封装结构的一实施例中，该半导 体封装器件包括：
半导体管芯10，在其第一端11上设有正面电极，在其第二端上设有背面电 极，所述第一端11与所述第二端相对；
石墨烯结合膜20；
封装容器30，其包括连接板31和侧壁板32；所述侧壁板32由所述连接板 31延伸并弯折，以与所述连接板31围成封装空间；所述侧壁板32包括外引端 321；所述半导体管芯10设于所述封装空间内，所述半导体管芯10的第二端、 所述石墨烯结合膜20和所述连接板31依次结合；所述侧壁板32包括外引端321， 所述背面电极通过所述石墨烯结合膜20、所述连接板31与外引端321电连接。
具体地，所述半导体管芯10的周向侧壁为管芯侧壁13。
本发明的石墨烯结合膜20作为导电结合层，不仅用于将所述半导体管芯10 固定于所述连接板31，还用于实现所述背面电极与所述连接板31之间的电连接。
现有的半导体器件封装结构，将半导体管芯10装入封装容器30，通过涂覆 于半导体管芯10的背面与封装容器30之间的导电结合材料(如导电银胶)， 将半导体管芯10固定于封装容器30，并且封装容器30作为半导体管芯10背面 的背面电极的外引端321，此种封装结构的散热性能良好；此种封装结构在封装 制程中，需要将形成于半导体管芯10与封装容器30之间的导电结合层的厚度 控制在合适的范围内，以保证电性连接的可靠性，但是，在封装制程中，导电 结合材料的用量不容易控制，导电结合层的厚度不容易控制，并且容易在半导 体管芯10的管芯侧壁13上形成焊角(由导电结合材料固化形成)。当导电结 合材料过少时，导电结合层的厚度过小，但是容易出现空穴，导致半导体管芯 10的背面电极与封装容器30之间的电性接触不良；当导电结合材料过多时，导 电结合层的厚度过大，导致导热效果降低，并且容易使得过多导电结合材料附 着于管芯侧壁13，导致在管芯侧壁13上形成的焊角的高度过高，当焊角高度超 过半导体管芯10的厚度的85％时，在高温高湿的条件下，容易出现封装不良的 故障，如短路。
本发明采用石墨烯结合膜20作为半导体管芯10与封装容器30之间的导电 结合层，由于石墨烯结合膜20为固态膜，在封装制程中，可以根据封装结构的 整体尺寸、半导体管芯10的厚度等数据，选取合适厚度的石墨烯结合膜20，通 过贴装步骤或键合步骤，将半导体管芯10、石墨烯结合膜20以及封装容器30 贴装为一体，以将半导体管芯10固定于封装容器30，且完成背面电极与封装容 器30之间的电性连接。石墨烯结合膜20的厚度可以选择，且其在贴装制程中， 厚度不会发生较大改变，厚度的误差可以控制在正负3mm内，并且石墨烯结合 膜20保持为固态，避免在管芯侧壁13上形成过高的焊角。
本发明的半导体器件封装结构，由于半导体管芯10运行产生的热量，不仅 可以通过与半导体管芯10的第二端直接接触的封装容器30直接散出，也可以 通过与半导体管芯10的第一端11直接接触的基板60直接散出，封装结构的散 热性能良好；更重要的是，半导体管芯10与封装容器30之间，通过石墨烯结 合膜20进行连接，石墨烯结合膜20具有高热导率，采用石墨烯结合膜20的封 装结构，相对于采用导电银胶或焊锡等导电结合材料的封装结构，封装结构的 散热性能得到提高。
具体地，石墨烯结合膜20的热导率为500W/mK至5500W/mK，相对于采用环 氧树脂封装材料封装的封装结构，本发明的封装结构的散热能力、载流能力， 能至少提升2倍。
本发明的半导体器件封装结构，在封装制程中，可以直接在晶圆上附着石 墨烯结合膜20，再进行划片操作，将晶圆划分成若干半导体管芯10，如此，仅 需要一次操作，即可同时在若干半导体管芯10上附着石墨烯结合膜20；如此， 无需对每粒半导体管芯10进行点胶操作；采用本发明的半导体器件封装结构， 可提高封装效率。
本发明的半导体器件封装结构，采用石墨烯结合膜20作为导电结合层，相 对于现有技术中采用含大量银的银胶作为导电结合材料，可有效降低封装成本。
本发明的半导体器件封装结构，在应用时，封装容器30的侧壁板32的外 引端321通过导电焊材与基板60焊接，以将封装容器30与基板60之间的封装 空间密封，从而对半导体管芯10进行物理保护以及电气保护，无需采用环氧树 脂封装材料，可有效降低热阻。
在一些实施例中，采用正面和背面均具有粘性的石墨烯结合膜20，在封装 制程中，仅需要通过将半导体管芯10与石墨烯结合膜20压紧粘合，将连接板31与石墨烯结合膜20压紧粘合，即可实现将半导体管芯10与封装容器30的连 接。
在另外一些实施例中，通过键合的方式，实现石墨烯结合膜20与半导体管 芯10之间、石墨烯结合膜20与连接板31之间的结合。
具体地，在封装制程中，可以采用压合键合的方式、或热压键合的方式， 以使得石墨烯结合膜20与半导体管芯10第二端之间、以及石墨烯结合膜20与 连接板31之间的分子(或原子)扩散形成分子(或原子)间结合键，从而实现 石墨烯结合膜20与半导体管芯10之间、石墨烯结合膜20与连接板31之间的 结合。
具体地，在封装制程中，将所述石墨烯结合膜20放置于所述金属容器的连 接板31上，通过压合的方式，使得金属容器和/或所述石墨烯结合膜20的表面 发生的塑性形变，使得金属容器表面的分子与石墨烯结合膜20表面的分子之间 产生分子间作用力，产生分子联结键，从而实现石墨烯结合膜20与金属容器的 键合。
其中，在石墨烯结合膜20与金属容器键合制程中，可以采用超声波键合的 方式进行键合，在键合制程中，通过超声波焊接压头的高频振动波传到金属容 器的表面、以及石墨烯结合膜20的表面，在加压的情况下，使得两个表面相互 摩擦而产生分子层之间的熔合。
在另外一些实施例中，在封装制程中，采用一面具有粘性，另外一面不具 备粘性的石墨烯结合膜20，石墨烯结合膜20的一面通过粘贴的形式结合于所述 半导体管芯10或所述连接板31，石墨烯结合膜20的另一面通过键合的形式结 合于所述连接板31或所述半导体管芯10。
进一步地，为了提高所述半导体封装结构的散热性能，采用内部具有银颗 粒22的石墨烯结合膜20作为导电结合层。银颗粒22具有良好地导热性能。
具体地，所述石墨烯结合膜20包括膜本体21，还包括离散地分布于所述膜 本体21内部的银颗粒22。具体地，本发明采用的石墨烯结合膜20仅在膜本体 21内混合部分银颗粒22或银粉，相对于采用含有大量银的导电银胶，仍能够降 低封装成本。
进一步地，所述石墨烯结合膜20的厚度与所述半导体管芯10的厚度的比 例为0.1至0.4。在本实施例中，采用厚度为200mm的半导体管芯10时，采用 厚度为52mm的石墨烯结合膜20；石墨烯结合膜20过薄时，无法可靠实现半导 体管芯10与封装容器30之间的连接，过厚时，导热性能降低。
进一步地，所述半导体管芯10为管芯，所述管芯为二极管、或MOSFET半 导体管芯10或I GBT半导体管芯10。
进一步地，所述半导体管芯10为MOSFET半导体管芯10；所述正面电极包 括源极141和栅极142，所述背面电极包括漏极15。
本发明的封装结构在用于封装MOSFET半导体管芯10时，将硅片转入铜容 器，硅片的第一端11的漏极15和源极141可以直接通过焊盘50焊接于基板60， 硅片的第一端11适当敦化以使源极141和漏极15绝缘，以使器件焊接于基板 60时，钝化层起到阻焊膜的作用，防止短路，此钝化层也保护了管脚，防止栅 极142区域污染及潮气。本发明的封装结构省掉了传统的管脚框架、引线键合 以及塑封材料，从而降低了封装过程中增加的阻抗，提高了半导体器件封装结 构的载流能力和散热性能。
进一步地，为了通过所述侧壁板32将所述背面电极与外部的元器件或电路 载体电连接，所述连接板31上至少包括第一电连接部，所述侧壁板32上至少 包括第二电连接部，所述第一电连接部与所述第二电连接部电连接。
进一步地，本实施例中，采用金属容器作为封装容器30，也即，所述连接 板31为金属连接板31，所述侧壁板32为金属侧壁板32，所述金属连接板31 与所述金属侧壁板32连接，如此，所述背面电极可通过所述石墨烯结合层、所 述连接板31、所述侧壁板32与外部进行电连接。
进一步地，所述封装容器30为铜容器。铜容器具有良好的导电导热性能。
进一步地，还包括基板60；所述侧壁板32的端面为外引面；所述外引面、 所述正面电极分别通过导电焊材层70焊接于所述基板60，以与所述基板60电 连接。
具体地，所述基板60上设有多个焊区，所述外引面321、所述正面电极(一 个或多个)分别与所述基板60上的焊区电连接。其中，所述基板60为用于将 所述半导体管芯10与电路板进行电连接的中间连接件，如陶瓷覆铜基板，或所 述基板60为电路板。
进一步地，所述外引面、所述正面电极分别设有焊盘50，或在所述基板60 上设有若干焊盘50。
本实施例中，在所述基板60上设有三个焊盘50，所述外引面、所述源极 141、所述栅极142分别通过不同的焊材层70与不同的焊盘50电连接，以实现 所述半导体管芯10上的正面电极、背面电极与所述基板60的电连接。
其中，所述基板60为PCB板或其他基板60。
本发明还提出一种半导体器件封装方法，其能够更加精准地控制石墨烯结 合膜20的厚度，且可克服焊角过高导致的问题，封装效率高，封装结构的可靠 性高。
如图1-6所示，在本发明的所述半导体器件封装方法的一实施例中，该封 装方法包括如下步骤：
S10：提供半导体管芯10，所述半导体管芯10的第一端11上设有正面电极， 所述半导体管芯10的第二端上设有背面电极，所述第一端11与所述第二端相 对；
S20：在半导体管芯10的第二端上附着石墨烯结合膜20，以使所述半导体 管芯10的第二端与所述石墨烯结合膜20结合，以使所述背面电极与所述石墨 烯结合膜20电连接，从而形成第一结合结构；
S30：提供封装容器30，所述封装容器30包括连接板31和侧壁板32；所 述侧壁板32由所述连接板31延伸并弯折，以与所述连接板31围成封装空间； 所述侧壁板32包括外引端321；
S40：将所述第一结合结构放置于所述封装容器30的封装空间内，将所述 第一结合结构的石墨烯结合膜20附着于所述连接板31，以使所述石墨烯结合膜 20远离所述半导体管芯10的一端与所述连接板31结合，以形成封装本体。
进一步地，在所述S10步骤中，提供晶圆，所述晶圆上包括若干所述半导 体管芯10；若干所述半导体管芯10的第二端共面，均位于所述晶圆的背面；
在所述S20步骤中，包括：
S21：通过贴装或键合的方式，将石墨烯结合膜20附着于所述晶圆的背面；
S22：切割晶圆，以获得若干所述第一结合结构。
具体地，在S21步骤中，通过压合的方式使得石墨烯结合膜20粘合于所述 晶圆的背面，或通过热压的方式使得石墨烯结合膜20键合于所述晶圆的背面。
进一步地，在所述S40步骤中，通过压合或热压的方式，将所述第一结合 结构的石墨烯结合膜20远离所述半导体管芯10的一端附着于所述连接板31。
进一步地，所述封装方法还包括S50步骤和S60步骤；
S50：对所述封装本体进行烘烤固化，以使所述石墨烯结合膜20分别与所 述半导体管芯10、所述封装容器30可靠结合；
S60：提供基板60，将所述封装本体的外引端321、所述正面电极分别焊接 于所述基板60，以使所述正面电极与所述基板60电连接，所述背面电极与所述 基板60电连接。
进一步地，在所述S50步骤之后,还包括S51步骤，S51：打标，采用激光 打标机等打标装置，在每个所述封装本体上打印标签。
进一步地，在所述S51步骤之后，还包括S52步骤，S52:通过剪切/成形， 将若干所述封装本体之间分成独立的个体。
采用本发明的封装方法，其通过采用石墨烯结合膜20作为导电结合材料， 相对于采用点胶制程的传统封装方法而言，在本发明的封装方法中，石墨烯结 合膜20的厚度可控，且可避免在封装结构的管芯侧壁13出现焊角过高的情况， 采用本封装方法，可以得到封装可靠，运行性能良好，散热良好的半导体器件 封装结构。
本发明的封装方法，通过先将石墨烯结合膜20附着于包括若干半导体管芯 10的晶圆表面，再通过晶圆划片，从而可以使得每粒半导体管芯10的第二端附 着所述石墨烯结合膜20，如此，可以高效地实现在多粒半导体管芯10上附着石 墨烯结合膜20，封装效率更高。
于本文的描述中，需要理解的是，术语“上”、“下”、“左、”“右” 等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简 化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的 方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第 二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结 合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少 一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是 相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施 方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见， 本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适 当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本 发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的 解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具 体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (10)

1.一种半导体器件封装结构，其特征在于，包括：
半导体管芯(10)，在其第一端(11)上设有正面电极，在其第二端上设有背面电极，所述第一端(11)与所述第二端相对；
石墨烯结合膜(20)；
封装容器(30)，其包括连接板(31)和侧壁板(32)；所述侧壁板(32)由所述连接板(31)延伸并弯折，以与所述连接板(31)围成封装空间；所述半导体管芯(10)设于所述封装空间内，所述半导体管芯(10)的第二端、所述石墨烯结合膜(20)和所述连接板(31)依次结合；所述侧壁板(32)包括外引端(321)，所述背面电极通过所述石墨烯结合膜(20)、所述连接板(31)与外引端(321)电连接。
2.根据权利要求1所述的半导体器件封装结构，其特征在于，所述封装容器(30)为金属容器。
3.根据权利要求1所述的半导体器件封装结构，其特征在于，所述石墨烯结合膜(20)的一端与所述半导体管芯(10)的第二端键合或粘合，所述石墨烯结合膜(20)的另一端与所述连接板(31)键合或粘合。
4.根据权利要求1所述的半导体器件封装结构，其特征在于，所述石墨烯结合膜(20)包括膜本体(21)，还包括离散地分布于所述膜本体(21)内部的银颗粒(22)。
5.根据权利要求1所述的半导体器件封装结构，其特征在于，所述石墨烯结合膜(20)的厚度与所述半导体管芯(10)的厚度的比例为0.1至0.4。
6.根据权利要求1-5任一项所述的半导体器件封装结构，其特征在于，所述正面电极包括源极(141)和栅极(142)，所述背面电极包括漏极(15)。
7.根据权利要求1-5任一项所述的半导体器件封装结构，其特征在于：还包括基板(60)；所述外引端(321)、所述正面电极分别通过导电焊材层(70)焊接于所述基板(60)。
8.一种半导体器件封装方法，其特征在于，包括如下步骤：
S10：提供半导体管芯(10)，半导体管芯(10)的第一端(11)上设有正面电极，半导体管芯(10)的第二端上设有背面电极，所述第一端(11)与所述第二端相对；
S20：在半导体管芯(10)的第二端上附着石墨烯结合膜(20)，以使所述半导体管芯(10)的第二端与所述石墨烯结合膜(20)结合，以使所述背面电极与所述石墨烯结合膜(20)电连接，从而形成第一结合结构；
S30：提供封装容器(30)，所述封装容器(30)包括连接板(31)和侧壁板(32)；所述侧壁板(32)由所述连接板(31)延伸并弯折，以与所述连接板(31)围成封装空间；所述侧壁板(32)包括外引端(321)；
S40：将所述第一结合结构放置于所述封装容器(30)的封装空间内，将所述第一结合结构的石墨烯结合膜(20)附着于所述连接板(31)，以使所述石墨烯结合膜(20)远离所述半导体管芯(10)的一端与所述连接板(31)结合，以形成封装本体。
9.根据权利要求8所述的半导体器件封装方法，其特征在于，在所述S10步骤中，提供晶圆，所述晶圆上包括若干所述半导体管芯(10)；若干所述半导体管芯(10)的第二端共面，均位于所述晶圆的背面；
在所述S20步骤中，包括：
S21：通过贴装或键合的方式，将石墨烯结合膜(20)附着于所述晶圆的背面；
S22：切割晶圆，以获得若干所述第一结合结构。
10.根据权利要求8所述的半导体器件封装方法，其特征在于，所述封装方法还包括S50步骤和S60步骤；
S50：对所述封装本体进行烘烤固化，以使所述石墨烯结合膜(20)分别与所述半导体管芯(10)、所述封装容器(30)可靠结合；
S60：提供基板(60)，将所述封装本体的外引端(321)、所述正面电极分别焊接于所述基板(60)，以使所述正面电极与所述基板(60)电连接，所述背面电极与所述基板(60)电连接。
CN202010856404.6A 2020-08-24 2020-08-24 一种半导体器件封装结构及半导体器件封装方法 Pending CN112201632A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010856404.6A CN112201632A (zh) 2020-08-24 2020-08-24 一种半导体器件封装结构及半导体器件封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010856404.6A CN112201632A (zh) 2020-08-24 2020-08-24 一种半导体器件封装结构及半导体器件封装方法

Publications (1)

Publication Number Publication Date
CN112201632A true CN112201632A (zh) 2021-01-08

Family

ID=74006188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010856404.6A Pending CN112201632A (zh) 2020-08-24 2020-08-24 一种半导体器件封装结构及半导体器件封装方法

Country Status (1)

Country Link
CN (1) CN112201632A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410185A (zh) * 2021-06-04 2021-09-17 深圳真茂佳半导体有限公司 功率半导体器件封装结构及其制造方法
CN114823549A (zh) * 2022-06-27 2022-07-29 北京升宇科技有限公司 一种纵向半导体器件的封装结构及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050121784A1 (en) * 2003-10-24 2005-06-09 Martin Standing Semiconductor device package utilizing proud interconnect material
US20070134846A1 (en) * 2003-10-07 2007-06-14 Nagase & Co. Ltd. Electronic member fabricating method and ic chip with adhesive material
US20160059535A1 (en) * 2014-08-29 2016-03-03 Materion Corporation Conductive bond foils

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134846A1 (en) * 2003-10-07 2007-06-14 Nagase & Co. Ltd. Electronic member fabricating method and ic chip with adhesive material
US20050121784A1 (en) * 2003-10-24 2005-06-09 Martin Standing Semiconductor device package utilizing proud interconnect material
US20160059535A1 (en) * 2014-08-29 2016-03-03 Materion Corporation Conductive bond foils

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410185A (zh) * 2021-06-04 2021-09-17 深圳真茂佳半导体有限公司 功率半导体器件封装结构及其制造方法
CN113410185B (zh) * 2021-06-04 2021-12-14 深圳真茂佳半导体有限公司 功率半导体器件封装结构及其制造方法
CN114823549A (zh) * 2022-06-27 2022-07-29 北京升宇科技有限公司 一种纵向半导体器件的封装结构及封装方法
CN114823549B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法

Similar Documents

Publication Publication Date Title
JP4479121B2 (ja) 半導体装置の製造方法
JP3927759B2 (ja) 回路基板への電子部品の実装方法
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
CN102420217A (zh) 多芯片半导体封装体及其组装
US8022558B2 (en) Semiconductor package with ribbon with metal layers
CN210516700U (zh) 一种半导体芯片封装结构
CN112201632A (zh) 一种半导体器件封装结构及半导体器件封装方法
US20070126107A1 (en) Multi-chip semiconductor connector assembly method
CN218730911U (zh) 一种内绝缘的双面散热封装结构
TWI406376B (zh) 晶片封裝構造
JP5262983B2 (ja) モールドパッケージおよびその製造方法
US20230215788A1 (en) Power module and manufacturing method thereof, converter, and electronic device
JPH08139218A (ja) 混成集積回路装置およびその製造方法
CN102354688A (zh) 一种功率模块
CN212113705U (zh) 一种功率半导体模块
CN212485342U (zh) 一种结构可靠的贴片式二极管
CN114709185A (zh) 功率模块及其内部电气连接方法
CN212084994U (zh) 一种并联封装的器件组
CN112164679B (zh) 一种散热良好的半导体器件封装结构及封装方法
CN202394862U (zh) 一种功率模块
TWI382509B (zh) 無外接腳式半導體封裝構造
CN220510060U (zh) 一种cob封装基板
CN213026106U (zh) 一种散热良好的管芯封装结构
CN213340380U (zh) 一种半导体器件封装结构
CN112366188B (zh) 一种具有散热齿片的半导体器件封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination