CN114823549B - 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法 - Google Patents
一种纵向场效应晶体管vdmos芯片的封装结构及封装方法 Download PDFInfo
- Publication number
- CN114823549B CN114823549B CN202210735846.4A CN202210735846A CN114823549B CN 114823549 B CN114823549 B CN 114823549B CN 202210735846 A CN202210735846 A CN 202210735846A CN 114823549 B CN114823549 B CN 114823549B
- Authority
- CN
- China
- Prior art keywords
- chip
- vdmos
- substrate
- stage
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000005669 field effect Effects 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 230000007704 transition Effects 0.000 claims description 31
- 239000000565 sealant Substances 0.000 claims description 29
- 238000003466 welding Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 16
- 229910000679 solder Inorganic materials 0.000 claims description 16
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 230000003014 reinforcing effect Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 230000035939 shock Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 230000008602 contraction Effects 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000013464 silicone adhesive Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000012945 sealing adhesive Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/54—Providing fillings in containers, e.g. gas fillings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Packaging Frangible Articles (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种纵向场效应晶体管VDMOS芯片的封装结构和封装方法。所述结构包括基板、VOMOS芯片和壳体，VDMOS芯片与所述基板固定连接，壳体为开口向下的、半封闭的一体化双台阶连续结构。所述VDMOS芯片的顶面与所述中心段的底面固定连接；第二台阶段的底面与所述基板的底面位于同一平面，且所述基板的位于所述VDMOS芯片四周的上表面与所述第一台阶段的下表面顶抵。本发明的封装结构能够提高向壳体上方散热的效率，且具有结构的整体性和稳固性，且能够耐受高温及高热冲击。
Description
技术领域
本发明涉及集成电路封装技术领域，具体为一种纵向场效应晶体管VDMOS芯片的封装结构及封装方法。
背景技术
纵向晶体管是指晶体管的沟道位于纵向方向上的晶体管，包括纵向场效应管(VFET)和VDMOS。与横向晶体管器件不同的是，在纵向晶体管中，源极和漏极区域不设置在栅极的两侧。
纵向晶体管能够提高系统集成度。由于在纵向上确定栅极长度，因此晶体管的面积减小，即使在集成度增大时通道长度也无关紧要。此外，纵向晶体管可以使用栅电极的一部分或整个表面保证足够的沟道宽度，从而提高晶体管的电流特性。
对于纵向晶体管的封装来说，由于纵向晶体管的特征尺寸减小和纵横比增加，接触电阻将增加，并且难以防止底部源极/漏极接触和栅极之间的电短路。特别的，对于应用于航空、航天、勘探、军用等特殊用途的纵向半导体器件来说，通常要求其具有耐高温及耐温度冲击等。例如，在某些应用场合，需要芯片封装置结构能够在-65摄氏度至150摄氏度范围温度循环500次以上的环境下保持其结构完整和性能完好。
发明内容
(一)要解决的技术问题
本发明一方面旨在解决的问题现有的纵向晶体管的封装结构在高温及高温度冲击易于损坏的问题；本发明另一方面的问题现有的纵向晶体管封装工艺过程复杂，不利于工业化规模生产。
(二)技术方案
为解决上述技术问题中的至少一个，本发明一方面提出一种纵向场效应晶体管VDMOS芯片的封装结构，包括基板、VDMOS芯片和壳体，所述VDMOS芯片与所述基板固定连接，所述壳体为开口向下的半封闭结构，且自其中心向四周延伸出中心段、第一台阶段和第二台阶段，第一台阶段在竖直方向上低于中心段，第二台阶段在竖直方向上低于第一台阶段；在所述中心段与所述第一台阶段之间，以及所述第一台阶段与第二台阶段之间，分别由第一过渡段和第二过渡段连接；所述VDMOS芯片的顶面与所述中心段的底面固定连接；所述第二台阶段的底面与所述基板的底面位于同一平面。
根据本发明的优选实施方式，所述基板的位于所述VDMOS芯片四周的上表面与所述第一台阶段的下表面顶抵。
根据本发明的优选实施方式，所述基板的位于所述VDMOS芯片四周的上表面与所述第一台阶段的下表面相距50～200微米。
根据本发明的优选实施方式，所述基板的位于所述VDMOS芯片四周的上表面与所述第一台阶段的下表面固定连接。
根据本发明的优选实施方式，所述VDMOS芯片在竖直方向上的外侧面与所述第一过渡段之间具有第一间隙。
根据本发明的优选实施方式，所述第一间隙在水平方向上的宽度0.3至0.5毫米。
根据本发明的优选实施方式，所述第一间隙内填充有密封胶。
根据本发明的优选实施方式，在所述基板的朝向所述第一间隙处开设有至少两个通孔，所述通孔用于灌注所述密封胶。
根据本发明的优选实施方式，所述基板在竖直方向上的外侧面与所述第二过渡段之间具有第二间隙。
根据本发明的优选实施方式，所述第二间隙在水平方向上的宽度0.3至0.5毫米。
根据本发明的优选实施方式，所述第一过渡段和第二过渡段中的至少一个为倾斜段。
根据本发明的优选实施方式，所述壳体为一体化金属材料构成。
根据本发明的优选实施方式，所述第二台阶段的顶面与所述中心段齐平。
根据本发明的优选实施方式，所述基板与壳体在水平方向的CTE值之差小于或等于5ppm/℃。
根据本发明的优选实施方式，所述基板与VDMOS芯片在水平方向的CTE值之差小于或等于15ppm/℃。
根据本发明的优选实施方式，所述基板与VDMOS芯片之间采用金-金互连的方式电性连接。
本发明的另一方面提出一种纵向场效应昌体管VDMOS芯片的封装方法，包括如下步骤：在基板上固定连接VDMOS芯片；将壳体覆盖于连接有所述VDMOS芯片的基板上，该壳体自其中心向四周延伸出中心段、第一台阶段和第二台阶段，在所述中心段与所述第一台阶段之间，以及所述第一台阶段与第二台阶段之间，分别由第一过渡段和第二过渡段连接，所述第二台阶段的底面与所述基板的底面位于同一平面；将所述VDMOS芯片的顶面与所述壳体的中心段的底面固定连接。
根据本发明的优选实施方式，在基板上固定连接VDMOS芯片包括：采用金-金互连的方式将所述基板与VDMOS芯片电性连接。
根据本发明的优选实施方式，采用无焊料的低温超声焊接方式将所述VDMOS芯片与基板进行焊接。
根据本发明的优选实施方式，在将所述VDMOS芯片的顶面与所述壳体的中心段的底面固定连接的同时，将所述基板的位于所述VDMOS芯片四周的上表面与所述第一台阶段的下表面固定连接。
根据本发明的优选实施方式，还包括：在第一间隙中填充密封胶，所述第一间隙位于所述VDMOS芯片在竖直方向上的外侧面与所述第一过渡段之间。
根据本发明的优选实施方式，在所述基板的朝向所述第一间隙处开设有至少两个通孔，所述通孔用于灌注所述密封胶。
根据本发明的优选实施方式，还包括：通过对金属板材进行一体化冲压成形工艺形成所述壳体。
本发明的第三方面提出一种纵向场效应晶体管VDMOS芯片的封装结构，由上述的纵向半导体器件的封装方法制造而成。
(三)有益效果
本发明的封装结构的壳体为开口向下的、半封闭的一体化双台阶连续结构，减小了壳体下方多余的空间部分，能够提高半导体器件的封装结构向壳体上方散热的效率。并且由于壳体下方的空间被充分利用，减少了填充物的体积，降低了生产成本。
本发明的封装结构的壳体为一体化个双台阶连续结构，具有结构的整体性和稳固性，能够有效的卸除热膨胀产生的应用，因此能够耐受高温及高热冲击。
本发明的封装结构易于工艺实现，成本低廉，适合大规模工业化生产。
附图说明
图1是本发明的VDMOS芯片的封装结构的第一实施例的结构示意图。
图2是图1所示的第一实施例的俯视图。
图3是本发明的VDMOS芯片的封装结构的第二实施例的结构示意图。
图4是本发明的VDMOS芯片的封装结构的第三实施例的结构示意图。
图5是图4所示的第三实施例的俯视图。
图6是本发明的VDMOS芯片的封装结构的第四实施例的结构示意图。
图7是图6所示的第四实施例的俯视图。
图8是本发明的VDMOS芯片的封装结构的第五实施例的结构示意图。
图9至图13是本发明的VDMOS芯片的封装方法的一个实施例工艺过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
本发明提出一种纵向场效应晶体管VDMOS芯片的封装结构和相应的封装方法。本发明中所称的纵向半导体是指工作电流或工作电场的方向位于纵向方向上的半导体器件。例如，对于晶体管来说，是指沟道方向位于纵向方向上。纵向半导体包括纵向场效应晶体管、纵向电容器，纵向存储器等。
图1是本发明的VDMOS芯片的封装结构的第一实施例的结构示意图。该实施例以VDMOS芯片为例进行说明，VDMOS具有高输入阻抗和低驱动功率，开关速度快且温度特性好，常被用于高功率电器控制。但是，应当理解，本发明的封装结构不限于应用到VDMOS芯片的封装，而是其他纵向半导体器件的封装同样适用。
如图1所示，所述封装结构包括基板1、VDMOS芯片2和壳体3。图中的基板1放置于PCB板上，所述VDMOS芯片2固定于所述基板1的上方，即相对于PCB板的另一侧。在VDMOS芯片2的上方，壳体3置于其上，且形成一开口向下的半封闭结构。
图2是图1所示的第一实施例的俯视图。壳体3在俯视方向上的形状可以是正方形、矩形或圆形等，在该实施例中，壳体3在俯视方向上的形状是四角带缺口的矩形。使壳体边缘具有缺口，是壳体成形时自然形成，它一方面有利于减小应力集中，另一方面，可以防止当壳体焊接至PCB板时焊料的渗入封装器件内，因为如果壳体过于密闭，在焊接时，液体的焊料因毛细作用会向器件内部回渗，这种回渗可能会导致器件内部线路短路或器件结构被破坏，造成严生的不良后果。但是，应当理解，在本发明中不论是对壳体的形状还是对基板或半导体器件的形状均没有特定的限制，且壳体的形状可以根据纵向半导体器件自身的形状而选择合适的形状。优选的，壳体3在俯视方向上的形状与VDMOS芯片或基板一致，但尺寸应略大于基板1，以便壳体3倒扣于基板和半导体器件上时，能够完全覆盖基板1。
在该实施例中，VDMOS芯片2下方的源极和漏极的接合点通过焊球焊接的方式与基板上的接线点固定连接。在焊接之前对芯片2或基板进行植球工艺，在焊接之后对基板1和VDMOS芯片2之间的焊接区域进行下填充工艺，优选为采用导热性和密封性能良好的填充料。相对于传统VDMOS芯片陶瓷封装内部采用键合丝的方式，该实施例的封装体积能够减小2～3倍。焊球焊接方式相对于键合方式，因为取消了键合丝，极大减小了器件漏极和源极电极至PCB板的导通阻抗，并且极大减小了键合丝带来的寄生影响。
在该实施例中，作为优选实施方式，所述基板与VDMOS芯片2在水平方向的CTE值之差小于或等于15ppm/℃。对于某些特殊应用环境，其要求在-65摄氏度至150摄氏度范围内温度循环500次以上而结构完整、功能良好，这就要求封装结构具有在高温和高热冲击下具有超优良结构稳固性。发明人经理论计算和实验验证发现，当基板与VDMOS芯片的CTE值的差保持在15(ppm/℃)以内时，配合本发明的封装结构和工艺方法，该实施例的封装结构能够通过-65℃～150℃的500次以上的温度循环测试而保持结构完整且功能良好。
在该实施例中，作为优选实施方式，所述基板与VDMOS芯片2之间采用金-金互连的方式电性连接。通过无焊料的低温超声焊接方式将VDMOS芯片2的引脚与基板上的焊盘进行焊接。由于采用了金-金互连的方式，能够克服常规的铝制焊盘与金球之间焊接时产生的柯肯达尔效应而使得焊接失效，防止了焊接点的开裂，进一步提高器件封装环境下的结构稳定性和耐热冲击性能。并且，采用低温无焊料焊接技术，一方面不会因高温焊导致的基板热变形，另一方面，与常规的再流焊接技术相比，不会产生焊料熔化的再流淌，防止了由此可能产生的芯片管脚之间产生异物，增加了器件的良率。
再参见图1，本发明提出采用一体式壳体结构，也就是说，壳体具有一个开口向下的半封闭结构，且该半封闭结构的顶面和四周侧面形成一个连续的结构。更进一步来说，该壳体形成一个双台阶连续结构。即，该自壳体3的中心向四周延伸出中心段31、第一台阶段32和第二台阶段33，第一台阶段32在竖直方向上低于中心段31，第二台阶段33在竖直方向上低于第一台阶段32。双台阶连续结构使得壳体3的顶面三维形状与芯片、基板整体构成的顶面三维形状相契合，减小了壳体下方多余的空间部分，能够提高半导体器件的封装结构向壳体上方散热的效率。同时，由于壳体下方的空间被充分利用，减少了填充物的体积，降低了生产成本。
在该实施例中，作为一种优选的实施方式，所述VDMOS芯片2的顶面与所述壳体3的中心段31的底面固定连接，且优选为焊接固定连接；通过使芯片2与壳体3相固定，增加了器件的结构稳定性，并且，当采用焊接连接时，VDMOS芯片2在工作中产生的热量可能经由焊料直接传导至壳体3，增加了散热的效率，有利于封装结构在高温状态下保持正常工作。更优选的是，所述壳体3采用导热率高的金属，例如钨铜，以便进一步提高散热效率。
在该实施例中，作为一种优选实施方式，所述第二台阶段33的底面与所述基板1的底面位于同一平面。参见图1，本发明的封装结构最终将结合到PCB板A上，PCB板与基板的底面通过焊接等方式进行线路连接(图1中省略了相关连接结构)。当所述第二台阶段33的底面与所述基板1的底面位于同一平面时，当基板放置于PCB板上时，壳体3的周侧底面也与PCB板正好相抵接，由此使得本发明的封装结构结合到PCB板上时正好形成一个四周加固结构。这种四周加固结构有利于维持壳体内部器件的结构保持稳定。需要说明的是，考虑到基板1与PCB板之间连接结构(焊料)的厚度，基板1的底面应当略高于第二台阶段33的底面，但由于该高度很小，通常在几十到几百微米，因此有时候也可以忽略不计。因此，本发明中所称的“位于同一平面”包括高度差相对于基本厚度极小的情况。
此外，本发明不限于第二台阶段33的底面与PCB版是否固定连接，当不固定连接时，壳体33的周侧不受PCB版本身胀缩的影响，能够防止封装结构在边缘发生翘曲或开裂；当固定连接时，壳体在安装于PCB板上更加具有结构的稳定性，更加有利于防止机械冲击带来的损坏。此外，固定连接的方式不限于采用粘结或焊接的方式形成。
再参见图1，在该实施例中，作为优选实施方式，所述基板1的位于所述VDMOS芯片2四周的上表面与所述壳体3的第一台阶段32的下表面顶抵。由此，壳体3的第一台阶段32由基板1直接支承，使得封装结构在竖直方向上更加具有结构的整体性和稳固性。
作为该实施例的一种实施方式，所述基板1的位于VDMOS芯片2的四周的上表面与所述壳体3第一台阶段32的下表面固定连接。这种实施方式是为了加强竖直方向上的结构稳固性。为了防止水平方向上因热冲击产生的翘曲，在这种实施方式中，优选为所述基板1和所述壳体之间的热膨胀系数(CTE)接近，例如不高于5ppm/℃。此外，所述固定连接优选为焊接方式固定连接，并优选为导热率好的焊料，以便基板更有效地通过壳体进行散热，提高封装结构的整体散热效率。
图3是本发明的第二实施例的封装结构的示意图。在该实施例中，所述基板1的位于VDMOS芯片2的四周的上表面与所述壳体3第一台阶段32的下表面不相互顶抵，而是相距一个很小的间距，例如50至200微米，优先为100微米。由于二者有间距，因此壳体3在水平和竖直方向上的限制作用将更加的小，从而避免了基板在热冲击条件下发生翘曲。同时，由于二者的间距极小，基板1仍能够在一定程度上限制壳体3在竖直方向上的活动，使封装结构在竖直方向上也能保持一定的结构整体性和稳固性。
再参见图1和图2，我们将中心段与第一台阶段之间，以及第一台阶段与第二台阶段之间的部分分别称为第一过渡段和第二过渡段。在第一和第二实施例中，作为优选实施方式，所述VDMOS芯片2在竖直方向上的外侧面与所述第一过渡段之间具有一定的距离，在此称为第一间隙。由于存在第一间隙，使得VDMOS芯片2在水平方向上的热膨胀不会顶抵壳体的第一过渡段，这样，芯片2的在热冲击下的机械应力能够得到有效释放，防止了封装结构的整体结构被破坏。
为了对芯片2进行密封，所述第一间隙中填充有密封胶，密封胶通常是具有良好柔性和密封性能的树脂材料，例如硅酮胶或环氧胶。同时，为了在工艺上灌注密封胶，在所述基板1的朝向所述第一间隙处开设有至少两个通孔，其中至少一个通孔用于注入密封胶，至少一个通孔在注入密封胶时用作出气孔。密封胶通常在注入完成后进行固化。当注入了密封胶之后，在封装结构经受热冲击后时，由芯片2的热膨胀产生的机械应力被传递到密封胶，由于通孔的存在，密封胶的形变在通孔处不受阻碍，因此，密封胶的形变能够一定程度上卸除芯片2的热膨胀产生的机械应力，使得封装结构的整体结构不会因热冲击而造成损坏。综合考虑封装结构的整体尺寸以及应力卸除效果，第一间隙在水平方向上的宽度优选为0.3至0.5毫米。
在第一和第二实施例中，作为优选实施方式，所述基板1在竖直方向上的外侧面与所述第二过渡段之间也具有间隙，在此称为第二间隙。如前所述，为了防止基板水平方向上因热冲击产生的翘曲，所述基板1和所述壳体3之间的热膨胀系数最好相互接近，例如不高于5ppm/℃。但是，仍有可能因热膨胀系数的不同而使得基板1和壳体3之间产生不同的伸缩长度。此时，由于第二间隙的存在，基板的长度变化不会对壳体第二过渡段产生顶抵作用，从而保持了防止了因热冲击而造成损坏。综合考虑封装结构的整体尺寸以及防热冲击效果，所述第二间隙在水平方向上的宽度优选为0.3至0.5毫米。
此外，为了进一步提高密封性，在其他一些实施方式中，特别当基板1的位于VDMOS芯片2的四周的上表面与所述壳体3第一台阶段32的下表面相距一个很小的间距时，可以在第二间隙中也填充密封胶。由于密封胶具有一定的柔性且下方具有开口，因此不会对基板在水平方向上的伸缩造成阻碍。
图4是本发明的第三实施例的封装结构的示意图。在该实施例中，与第二实施例不同的是，所述第一过渡段为一个倾斜段。图5是该实施例的俯视图，图中深色区域即为倾斜的第一过渡段。该倾斜段不但有利于水平方向应用的卸除，而且有利于竖直方向的应用卸除。例如在水平方向上，当第一间隙中填充有密封胶时，来自芯片的热膨胀产生的水平方向上的应力未由密封胶完全卸除时，该倾斜段仍能对应力做进一步的卸除。进一步来说，该倾斜段与水平面的夹角优选为45至90度。
图6是本发明的第四实施例的封装结构的示意图。在该实施例中，与第三实施例不同的是，所述第二过渡段也为一个倾斜段。图7是该实施例的俯视图，图中深色区域即为倾斜的两个过渡段。同样的，该倾斜的第二过渡段既有利于水平方向应用的卸除，也有利于竖直方向的应用卸除。例如，当壳体本身因热冲击而膨胀时，其四周可能与PCB进行固定而无法产生位移，此时，由于倾斜段的存在，壳体发生的形变可由倾斜段的倾斜度的变化而得到吸收，由此防止了壳体3整体从PCB板上脱离，或者壳体3与芯片2之间产生裂纹。进一步来说，该第二过渡段的倾斜段与水平面的夹角优选为45至90度。
图8是本发明的VDMOS芯片的封装结构的第五实施例的结构示意图。该第五实施例与第一实施例不同的是，第二台阶段32的顶面与中心段31齐平。也就是说，该第二台阶段32的内侧面仍为双台阶连续结构，但其外侧表面简化为单台阶连续结构。该实施例中，由于壳体外表面结构更加简单，使得封装结构外形更加规整，同时，对于壳体的制造来说，由于壳体少了一次弯折，因此工艺上更加简单。
图9至图13是本发明的VDMOS芯片的封装方法的一个实施例工艺过程示意图。
S1、在基板上固定连接VDMOS芯片；
如图9所示，在该实施例中，基板1为BT树脂基板，优选为所述BT基板1和VDMOS芯片2之间的热膨胀系数接近，例如不高于15ppm/℃,VDMOS芯片2的下方的源极和漏极的接合点通过焊球焊接的方式与基板上的接线点固定连接。在焊接之前对芯片2或基板进行植球工艺，在焊接之后对基板1和VDMOS芯片2之间的在倒装焊接之后对基板1和芯片2之间的焊接区域进行下填充工艺，优选为采用导热性和密封性能良好的填充料。相对于传统VDMOS芯片陶瓷封装内部采用键合丝的方式，该实施例的封装体积能够减小2～3倍。焊球焊接方式相对于键合方式，因为取消了键合丝，极大减小了器件漏极和源极电极至PCB板的导通阻抗，并且极大减小了键合丝带来的寄生影响。
S2、将壳体覆盖于连接有所述VDMOS芯片的基板上。
在该实施例中，如图11所示，壳体具有一个双台阶连续结构。为此，该步骤S2之前还可以包括一个形成壳体的步骤。该实施例中通过对金属板材进行一体化冲压成形工艺形成所述壳体。一体冲压成形对于延展性强的金属材料来说是一种工艺过程简单，成品率高且成本低廉的方法，通过采用不同的冲压模具，可以生成不同尺寸或造型的壳体。
如前所述，冲压形成的壳体自壳体的中心向四周延伸出中心段31、第一台阶段32和第二台阶段33，第一台阶段32在竖直方向上低于中心段31，第二台阶段33在竖直方向上低于第一台阶段32。双台阶连续结构使得壳体3的顶面三维形状与芯片、基板整体构成的顶面三维形状相契合，减小了壳体下方多余的空间部分，能够提高半导体器件的封装结构向壳体上方散热的效率。同时，由于壳体下方的空间被充分利用，减少了填充物的体积，降低了生产成本。
在该实施例中，作为优选实施方式，所述基板与VDMOS芯片2之间采用金-金互连的方式电性连接。通过无焊料的低温超声焊接方式将VDMOS芯片2的引脚与基板上的焊盘进行焊接。由于采用了金-金互连的方式，能够克服常规的铝制焊盘与金球之间焊接时产生的柯肯达尔效应而使得焊接失效，防止了焊接点的开裂，进一步提高器件封装环境下的结构稳定性和耐热冲击性能。并且，采用低温无焊料焊接技术，一方面不会因高温焊导致的基板热变形，另一方面，与常规的再流焊接技术相比，不会产生焊料熔化的再流淌，防止了由此可能产生的芯片管脚之间产生异物，增加了器件的良率。
S3、将VDMOS芯片的顶面与所述壳体的中心段的底面固定连接，同时，将所述基板的位于VDMOS芯片四周的上表面与所述第一台阶段的下表面固定连接。
所述固定连接优选为焊接方式固定连接，并优选为导热率好的焊料，以便基板更有效地通过壳体进行散热，提高封装结构的整体散热效率。所述为了防止水平方向上因热冲击产生的翘曲，在这种实施方式中，优选为所述基板1和所述壳体之间的热膨胀系数接近，例如不高于5ppm/℃。
在其他的实施例中，该步骤S3可以只将VDMOS芯片2的顶面与所述壳体的中心段的底面固定连接，但不将VDMOS芯片2的基板1上所述基板的位于VDMOS芯片四周的上表面与所述第一台阶段的下表面固定连接。一种实施方式是基板1的位于所述VDMOS芯片2四周的上表面与所述壳体3的第一台阶段32的下表面顶抵，另一种方式是二者之间相距一个很小的间距，例如50至200微米，优选为100微米。对于后一种情况，由于二者有间距，因此壳体3在水平和竖直方向上的限制作用将更加的小，从而避免了基板在热冲击条件下发生翘曲。同时，由于二者的间距极小，基板1仍能够在一定程度上限制壳体3在竖直方向上的活动，使封装结构在竖直方向上也能保持一定的结构整体性和稳固性。。
S4、在第一间隙中填充密封胶。
如图12所示，所述的第一间隙是指位于所述VDMOS芯片在竖直方向上的外侧面与第一过渡段之间的间隙。
为了对芯片2进行密封，所述第一间隙中填充有密封胶，密封胶通常是具有良好柔性和密封性能的树脂材料，例如硅酮胶或环氧胶。同时，为了在工艺上灌注密封胶，在所述基板1的朝向所述第一间隙处开设有至少两个通孔，其中至少一个通孔用于注入密封胶，至少一个通孔在注入密封胶时用作出气孔。密封胶通常在注入完成后进行固化，得到图13所示的结构。当注入了密封胶之后，在封装结构经受热冲击后时，由芯片2的热膨胀产生的机械应力被传递到密封胶，由于通孔的存在，密封胶的形变在通孔处不受阻碍，因此，密封胶的形变能够一定程度上卸除芯片2的热膨胀产生的机械应力，使得封装结构的整体结构不会因热冲击而造成损坏。综合考虑封装结构的整体尺寸以及应力卸除效果，第一间隙在水平方向上的宽度优选为0.3至0.5毫米。
需要说明的是，灌注密封胶的工艺需要在真空环境下进行。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (18)
1.一种纵向场效应晶体管VDMOS芯片的封装结构，包括基板、VDMOS芯片和壳体，所述VDMOS芯片下方的源极和漏极的接合点通过焊球焊接的方式与基板上的接线点固定连接，其特征在于：
所述壳体为开口向下的半封闭结构，为一体化金属材料构成，且自其中心向四周延伸出中心段、第一台阶段和第二台阶段，第一台阶段在竖直方向上低于中心段，第二台阶段在竖直方向上低于第一台阶段；
在所述中心段与所述第一台阶段之间，以及所述第一台阶段与第二台阶段之间，分别由第一过渡段和第二过渡段连接；
所述VDMOS芯片在竖直方向上的外侧面与所述第一过渡段之间具有第一间隙；
所述VDMOS芯片的顶面与所述中心段的底面固定连接；
所述第二台阶段的底面与所述基板的底面位于同一平面，以便所述基板放置于PCB板上时，壳体的周侧底面也与PCB板正好相抵接，由此使得所述封装结构结合到PCB板上时形成一个四周加固结构；
所述基板为BT树脂基板，其与壳体在水平方向的CTE值之差小于或等于5ppm/℃；
所述基板与VDMOS芯片在水平方向的CTE值之差小于或等于15ppm/℃；
所述封装结构能够通过-65℃~150℃的500次以上的温度循环测试。
2.如权利要求1所述的纵向场效应晶体管VDMOS芯片的封装结构，其特征在于，
所述基板的位于所述VDMOS芯片四周的上表面与所述第一台阶段的下表面顶抵。
3.如权利要求1所述的纵向场效应晶体管VDMOS芯片的封装结构，其特征在于，所述基板的位于所述VDMOS芯片四周的上表面与所述第一台阶段的下表面相距50~200微米。
4.如权利要求1所述的纵向场效应晶体管VDMOS芯片的封装结构，其特征在于，
所述基板的位于所述VDMOS芯片四周的上表面与所述第一台阶段的下表面固定连接。
5.如权利要求1所述的纵向场效应晶体管VDMOS芯片的封装结构，其特征在于，所述第一间隙在水平方向上的宽度0.3至0.5毫米。
6.如权利要求1所述的纵向场效应晶体管VDMOS芯片的封装结构，其特征在于，在所述基板的朝向所述第一间隙处开设有至少两个通孔，所述通孔用于灌注密封胶。
7.如权利要求1所述的纵向场效应晶体管VDMOS芯片的封装结构，其特征在于，所述基板在竖直方向上的外侧面与所述第二过渡段之间具有第二间隙。
8.如权利要求7所述的纵向场效应晶体管VDMOS芯片的封装结构，其特征在于，所述第二间隙在水平方向上的宽度0.3至0.5毫米。
9.如权利要求1所述的纵向场效应晶体管VDMOS芯片的封装结构，其特征在于，
所述第一过渡段和第二过渡段中的至少一个为倾斜段。
10.如权利要求1至9中任一项所述的纵向场效应晶体管VDMOS芯片的封装结构，其特征在于，所述第二台阶段的顶面与所述中心段齐平。
11.如权利要求1至9中任一项所述的纵向场效应晶体管VDMOS芯片的封装结构，其特征在于，所述基板与VDMOS芯片之间采用金-金互连的方式电性连接。
12.一种纵向场效应晶体管VDMOS芯片的封装方法，其特征在于包括如下步骤：
VDMOS芯片下方的源极和漏极的接合点通过焊球焊接的方式与基板上的接线点固定连接；
将壳体覆盖于连接有所述VDMOS芯片的基板上，该壳体为一体化金属材料构成，且自其中心向四周延伸出中心段、第一台阶段和第二台阶段，在所述中心段与所述第一台阶段之间，以及所述第一台阶段与第二台阶段之间，分别由第一过渡段和第二过渡段连接，所述第二台阶段的底面与所述基板的底面位于同一平面，以便所述基板放置于PCB板上时，壳体的周侧底面也与PCB板正好相抵接，由此使得封装结构结合到PCB板上时形成一个四周加固结构；
将所述VDMOS芯片的顶面与所述壳体的中心段的底面固定连接；
第一间隙位于所述VDMOS芯片在竖直方向上的外侧面与所述第一过渡段之间；
所述基板为BT树脂基板，其与壳体在水平方向的CTE值之差小于或等于5ppm/℃；
所述基板与VDMOS芯片在水平方向的CTE值之差小于或等于15ppm/℃；
所述封装结构能够通过-65℃~150℃的500次以上的温度循环测试。
13.如权利要求12所述的纵向场效应晶体管VDMOS芯片的封装方法，其特征在于，在基板上固定连接纵向VDMOS芯片包括：采用金-金互连的方式将所述基板与VDMOS芯片电性连接。
14.如权利要求12所述的纵向场效应晶体管VDMOS芯片的封装方法，其特征在于，采用无焊料的低温超声焊接方式将所述VDMOS芯片与基板进行焊接。
15.如权利要求12所述的纵向场效应晶体管VDMOS芯片的封装方法，其特征在于，在将所述VDMOS芯片的顶面与所述壳体的中心段的底面固定连接的同时，将所述基板的位于所述VDMOS芯片四周的上表面与所述第一台阶段的下表面固定连接。
16.如权利要求15所述的纵向场效应晶体管VDMOS芯片的封装方法，其特征在于，在所述基板的朝向所述第一间隙处开设有至少两个通孔，所述通孔用于灌注密封胶。
17.如权利要求12所述的纵向场效应晶体管VDMOS芯片的封装方法，其特征在于，还包括：通过对金属板材进行一体化冲压成形工艺形成所述壳体。
18.一种纵向场效应晶体管VDMOS芯片的封装结构，其特征在于，由权利要求12至17中的任一项所述的纵向场效应晶体管VDMOS芯片的封装方法制造而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210735846.4A CN114823549B (zh) | 2022-06-27 | 2022-06-27 | 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210735846.4A CN114823549B (zh) | 2022-06-27 | 2022-06-27 | 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114823549A CN114823549A (zh) | 2022-07-29 |
| CN114823549B true CN114823549B (zh) | 2022-11-11 |
Family
ID=82523330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210735846.4A Active CN114823549B (zh) | 2022-06-27 | 2022-06-27 | 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114823549B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231700A (zh) * | 2016-12-21 | 2018-06-29 | 苏州迈瑞微电子有限公司 | 芯片封装结构和方法 |
| CN109727944A (zh) * | 2017-10-31 | 2019-05-07 | 长鑫存储技术有限公司 | 一种集成封装半导体器件 |
| CN112201632A (zh) * | 2020-08-24 | 2021-01-08 | 杰群电子科技（东莞）有限公司 | 一种半导体器件封装结构及半导体器件封装方法 |
| CN212393004U (zh) * | 2020-07-22 | 2021-01-22 | 潍坊歌尔微电子有限公司 | 麦克风模组和音频设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0544329A3 (en) * | 1991-11-28 | 1993-09-01 | Kabushiki Kaisha Toshiba | Semiconductor package |
| JP3316714B2 (ja) * | 1994-05-31 | 2002-08-19 | 三菱電機株式会社 | 半導体装置 |
| KR101584471B1 (ko) * | 2011-12-16 | 2016-01-22 | 인텔 코포레이션 | 마이크로일렉트로닉 다이용 패키지, 패키지를 구비한 마이크로일렉트로닉 조립체, 마이크로일렉트로닉 시스템, 및 마이크로일렉트로닉 패키지의 다이 응력 감소 방법 |
| US10236229B2 (en) * | 2016-06-24 | 2019-03-19 | Xilinx, Inc. | Stacked silicon package assembly having conformal lid |
| CN109637939B (zh) * | 2017-10-09 | 2020-08-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体封装模具、半导体器件及半导体器件的封装方法 |
| US11574877B2 (en) * | 2020-09-02 | 2023-02-07 | Intel Corporation | Semiconductor miniaturization through component placement on stepped stiffener |
| CN113629028A (zh) * | 2021-08-26 | 2021-11-09 | 西安紫光国芯半导体有限公司 | 一种散热盖板及芯片 |
-
2022
- 2022-06-27 CN CN202210735846.4A patent/CN114823549B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231700A (zh) * | 2016-12-21 | 2018-06-29 | 苏州迈瑞微电子有限公司 | 芯片封装结构和方法 |
| CN109727944A (zh) * | 2017-10-31 | 2019-05-07 | 长鑫存储技术有限公司 | 一种集成封装半导体器件 |
| CN212393004U (zh) * | 2020-07-22 | 2021-01-22 | 潍坊歌尔微电子有限公司 | 麦克风模组和音频设备 |
| CN112201632A (zh) * | 2020-08-24 | 2021-01-08 | 杰群电子科技（东莞）有限公司 | 一种半导体器件封装结构及半导体器件封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114823549A (zh) | 2022-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| US7279789B2 (en) | Thermally enhanced three-dimensional package and method for manufacturing the same | |
| US6847103B1 (en) | Semiconductor package with exposed die pad and body-locking leadframe | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US8981552B2 (en) | Power converter, semiconductor device, and method for manufacturing power converter | |
| US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
| KR20090039411A (ko) | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 | |
| JP2012104790A (ja) | 半導体装置 | |
| JP4254527B2 (ja) | 半導体装置 | |
| KR101928681B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
| CN110199579B (zh) | 电子模块以及电子模块的制造方法 | |
| WO2007124410A2 (en) | Thermally enhanced bga package with ground ring | |
| TWI681523B (zh) | 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架 | |
| KR20120132530A (ko) | 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법 | |
| US20230215788A1 (en) | Power module and manufacturing method thereof, converter, and electronic device | |
| US20090321920A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN114823549B (zh) | 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法 | |
| JP2010263108A (ja) | 半導体装置及びその製造方法 | |
| CN110970372A (zh) | 包括具有嵌入式半导体管芯的间隔件的半导体器件组件 | |
| JPH02129951A (ja) | 半導体装置の製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP4324773B2 (ja) | 半導体装置の製造方法 | |
| JP2022053848A (ja) | 半導体装置 | |
| JPH06204385A (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| CN114823550B (zh) | 一种适于批量生产的芯片封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |