JP2022053848A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022053848A
JP2022053848A JP2020160708A JP2020160708A JP2022053848A JP 2022053848 A JP2022053848 A JP 2022053848A JP 2020160708 A JP2020160708 A JP 2020160708A JP 2020160708 A JP2020160708 A JP 2020160708A JP 2022053848 A JP2022053848 A JP 2022053848A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
printed circuit
control
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020160708A
Other languages
English (en)
Inventor
健史 寺島
Takeshi Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020160708A priority Critical patent/JP2022053848A/ja
Priority to CN202110842363.XA priority patent/CN114258219A/zh
Priority to US17/386,341 priority patent/US11658151B2/en
Publication of JP2022053848A publication Critical patent/JP2022053848A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0213—Venting apertures; Constructional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】プリント回路基板の温度上昇を抑制する。【解決手段】ケース５０は、裏面の主回路領域６１に隣接する制御回路領域６２にプリント回路基板４０がスペーサ部６０ｂを介して配置され、プリント回路基板４０と底部６０の底面６０ａとに隙間６４が設けられている。このため、プリント回路基板４０は、発熱した第１，第２半導体チップ３１，３２の熱による熱干渉を受けにくくなり、プリント回路基板４０の温度上昇を抑制することができる。これに伴い、プリント回路基板４０に配置された制御ＩＣも熱干渉を受けにくくなる。このため、半導体装置１０の使用が制御ＩＣの動作保証温度に制限されず、制御ＩＣの動作保証温度以上でも半導体装置１０を使用することができ、半導体装置１０の信頼性の向上を図ることができる。【選択図】図２

Description

本発明は、半導体装置に関する。
半導体装置は、パワーデバイスを含む。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を具備する半導体チップである。また、半導体チップは、主回路基板に配置されている。主回路基板は、回路パターンと当該回路パターンがおもて面に形成された絶縁板とを含んでいる。さらに、半導体装置は、電子部品を含む。電子部品の一例は、制御ＩＣ（Integrated Circuit）である。制御ＩＣは、当該半導体チップの駆動制御を行う。このようなＩＰＭ（Intelligent Power Module）と呼ばれる半導体装置では、ケースの底面に半導体チップが配置された主回路基板に隣接して、制御ＩＣが搭載されたプリント回路基板が接合材を介して設けられている（例えば、特許文献１参照）。
特開２００９－２８９８３１号公報
上記の半導体装置では、発熱した半導体チップの熱が主回路基板から、隣接するプリント回路基板に伝導する。プリント回路基板の温度が上昇すると制御ＩＣの温度も上昇する。この際、例えば、制御ＩＣの動作保証温度が半導体チップの動作保証温度よりも低い場合、半導体チップの動作保証温度に達する前に、制御ＩＣの動作保証温度に達してしまう。この結果、半導体装置全体の動作保証温度の向上を図ることができないという問題があった。
本発明は、このような点に鑑みてなされたものであり、プリント回路基板の温度上昇が抑制された半導体装置を提供することを目的とする。
本発明の一観点によれば、絶縁板と前記絶縁板のおもて面に設けられる回路パターンと前記絶縁板の裏面が設けられる金属板とを含む主回路基板及び前記回路パターンに接合される半導体チップを含む半導体ユニットと、プリント回路基板と、平板状の底部と前記底部の外縁に沿って枠状に形成された側壁部とを含み、前記底部の底部おもて面の主回路領域が平面視で前記絶縁板に対応して開口されて、前記主回路領域に前記底部の底部裏面から前記半導体ユニットが設けられ、前記底部おもて面の前記主回路領域に隣接する制御回路領域に前記プリント回路基板がスペーサを介して配置され、前記プリント回路基板と前記底部おもて面とに隙間が設けられているケースと、を有する半導体装置が提供される。
開示の技術によれば、半導体チップからプリント回路基板への熱干渉を低減して、半導体装置の動作保証温度の向上を図り、半導体装置の信頼性の低下を図ることができる。
第１の実施の形態の半導体装置の平面図である。 第１の実施の形態の半導体装置の断面図である。 第１の実施の形態の半導体装置の製造方法を示すフローチャートである。 参考例の半導体装置の平面図である。 参考例の半導体装置の断面図である。 第１の実施の形態の変形例の半導体装置の断面図である。 第２の実施の形態の半導体装置の平面図である。 第２の実施の形態の半導体装置の断面図である。 第２の実施の形態の変形例の半導体装置の断面図である。 第３の実施の形態の半導体装置の断面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図２の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図２の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図２の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図２の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。
［第１の実施の形態］
第１の実施の形態における半導体装置１０について、図１及び図２を用いて説明する。図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の断面図である。なお、図１では、封止部材９５の図示を省略している。図２は、図１の一点鎖線Ｘ－Ｘの断面図を示している。但し、図２では、ボンディングワイヤ３３，４３並びに制御ＩＣ４２の図示を省略している。
半導体装置１０は、半導体ユニット３０とプリント回路基板４０と半導体ユニット３０及びプリント回路基板４０を収納するケース５０とを含んでいる。半導体ユニット３０は、主回路基板２０と主回路基板２０に搭載された第１，第２半導体チップ３１，３２とを含む。なお、半導体ユニット３０は、第１，第２半導体チップ３１，３２を６組有している。主回路基板２０は、絶縁板２１と回路パターン２２と金属ベース基板２３とを含んでいる。
絶縁板２１は、例えば、有機絶縁層またはセラミックス基板を用いることができる。有機絶縁層は、熱抵抗の小さい樹脂と熱伝導率が大きい材料との組み合わせにより構成される。前者の樹脂は、例えば、エポキシ樹脂、液晶ポリマーの絶縁樹脂である。後者の材料は、例えば、窒化硼素、酸化アルミニウム、酸化珪素である。セラミックス基板は、熱伝導性のよいセラミックスにより構成される。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素を主成分とする材料により構成されている。また、このような絶縁板２１は、平面視で、矩形状を成している。また、絶縁板２１の厚さは、０．５ｍｍ以上、２．０ｍｍ以下である。
回路パターン２２は、所定の回路を構成する。回路パターン２２は、例えば、３組の第１，第２半導体チップ３１，３２が搭載されているものが絶縁板２１のおもて面の右側に１枚、１組の第１，第２半導体チップ３１，３２が搭載されているものが絶縁板２１のおもて面の左側に３枚、何も搭載されていないものが１枚ある。また、これらの回路パターン２２は、第１，第２半導体チップ３１，３２が配置される一方の領域が絶縁板２１の図１中上方に沿って配置され、他方の領域が絶縁板２１の図１中下方に延伸して配置されている。なお、回路パターン２２は、合計６組の第１，第２半導体チップ３１，３２が設けられている場合を示しているに過ぎない。第１，第２半導体チップ３１，３２は６組に限らず、半導体装置１０の仕様等に応じた組数と当該組数に応じて回路パターン２２を設けることができる。複数の回路パターン２２は、絶縁板２１のおもて面にそれぞれ形成されている。また、回路パターン２２は、導電性に優れた金属を主成分として構成される。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金である。また、回路パターン２２の厚さは、０．５ｍｍ以上、１．５ｍｍ以下である。回路パターン２２の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。このような回路パターン２２は、絶縁板２１の一方の面に形成された導電性の板または箔をエッチングして形成される。または、導電性の板を絶縁板２１の一方の面に貼り合わせて形成される。なお、回路パターン２２の厚さは、好ましくは、０．１ｍｍ以上、１．０ｍｍ以下であり、より好ましくは、０．２ｍｍ以上、０．５ｍｍ以下である。
金属ベース基板２３は、熱伝導性に優れた金属を主成分として構成されている。また、金属ベース基板２３の角部にＲ面加工が施されてもよい。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、金属ベース基板２３は、平面視で、矩形状を成しており、ケース５０の底部６０における主回路領域６１及び制御回路領域６２（後述）に対応している。金属ベース基板２３の厚さは、０．５ｍｍ以上、２．０ｍｍ以下である。金属ベース基板２３の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金が挙げられる。
なお、絶縁板２１がセラミックス基板、金属ベース基板２３が金属箔である場合には、回路パターン２２、絶縁板２１及び金属ベース基板２３に対して、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。なお、このような構成を有する半導体ユニット３０の回路パターン２２の形状、配置位置及び個数、第１，第２半導体チップ３１，３２の配置位置及び個数は一例であり、図１及び図２に限らず、設計等により適宜設定される。
第１，第２半導体チップ３１，３２は、シリコン、炭化シリコンまたは窒化ガリウムから構成されるパワー半導体チップである。第１半導体チップ３１は、スイッチング素子を含んでいる。スイッチング素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴが挙げられる。第１半導体チップ３１がＩＧＢＴである場合には、裏面に主電極としてコレクタ電極を、おもて面に、ゲート電極及び主電極としてエミッタ電極をそれぞれ備えている。第１半導体チップ３１がパワーＭＯＳＦＥＴである場合には、裏面に主電極としてドレイン電極を、おもて面に、ゲート電極及び主電極としてソース電極をそれぞれ備えている。上記の第１半導体チップ３１は、その裏面が回路パターン２２上に接合部材（図示を省略）により接合されている。なお、接合部材は、本実施の形態において、はんだまたは金属焼結体が用いられる。はんだは、所定の合金を主成分とする鉛フリーはんだにより構成される。所定の合金とは、例えば、錫－銀からなる合金、錫－亜鉛からなる合金、錫－アンチモンからなる合金のうち少なくともいずれかの合金である。はんだには、銅、ビスマス、インジウム、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。金属焼結体は、例えば、アルミニウム、銅が用いられる。
第２半導体チップ３２は、ダイオード素子を含んでいる。ダイオード素子は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）が挙げられる。このような第２半導体チップ３２は、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。上記の第２半導体チップ３２は、その裏面が回路パターン２２上に接合部材により接合されている。
このような第１，第２半導体チップ３１，３２の厚さは、例えば、１８０μｍ以上、２２０μｍ以下であって、平均は、２００μｍ程度である。第１，第２半導体チップ３１，３２の動作保証温度は、例えば、１４５℃以下である。あるいは、高温動作保証の第１，第２半導体チップ３１，３２の動作保証温度は、例えば、１６５℃以下である。つまり、第１，第２半導体チップ３１，３２は、１４５℃で使用される場合がある。また、高温動作保証の第１，第２半導体チップ３１，３２は、１６５℃で使用される場合がある。第１，第２半導体チップ３１，３２に代えて、ＩＧＢＴとＦＷＤとの機能を合わせ持つＲＣ（Reverse-Conducting）－ＩＧＢＴを用いてもよい。第１，第２半導体チップ３１，３２に代えて用いられるＲＣ-ＩＧＢＴでも、第１，第２半導体チップ３１，３２と同様の動作保証温度である。
プリント回路基板４０は、ケース５０の底面６０ａに対して水平に配置されている主回路基板２０に隣接して、図１中上方に設けられている。このようなプリント回路基板４０は、絶縁板と当該絶縁板のおもて面に形成された複数の上部回路パターンとを備えている。また、プリント回路基板４０は、当該絶縁板の裏面に複数の下部回路パターンを備えていてもよい。さらに、プリント回路基板４０は、おもて面から裏面に貫通する複数の貫通孔４１が所定の位置に形成されている。なお、所定の位置とは、例えば、プリント回路基板４０の主回路領域６１に対して反対側の縁部である。
絶縁板は、平板状であって絶縁性の材質により構成されている。このような材質は、基体に対して樹脂を浸漬させたものが用いられる。この基体は、例えば、紙、ガラス布、ガラス不織布が用いられる。樹脂には、例えば、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂が用いられる。絶縁板の具体例としては、紙フェノール基板、紙エポキシ基板、ガラスエポキシ基板、ガラスポリイミド基板、ガラスコンポジット基板が用いられる。このような絶縁板もまた、平面視で矩形状である。絶縁板は、角部がＲ形状またはＣ形状に面取りされていてもよい。
上部回路パターン及び下部回路パターンは、所定の回路が構成されるよう複数で、所定のパターン形状を成している。上部回路パターン及び下部回路パターンは、導電性に優れた材質により構成されている。このような材質として、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金等により構成されている。上部回路パターン及び下部回路パターンの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。このめっき処理で用いられる材料は、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金等がある。
このようなプリント回路基板４０は、例えば、次のようにして形成することができる。絶縁板のおもて面及び裏面にそれぞれ金属箔を張り付けて、所定形状のレジストを印刷する。印刷したレジストをマスクとして、絶縁板のおもて面及び裏面のそれぞれの金属箔をエッチングして、残ったレジストを除去する。これにより、絶縁板のおもて面及び裏面に上部回路パターン及び下部回路パターンがそれぞれ形成される。そして、絶縁板と上部回路パターン及び下部回路パターンとの積層体の所定の位置に対して孔開け加工を行って、複数の貫通孔４１を形成する。貫通孔４１に対してめっき処理を行ってもよい。この際、例えば、はんだめっき、無電解金めっきが行われる。水溶性フラックス処理を行ってもよい。
また、プリント回路基板４０には電子部品として制御ＩＣ４２が設けられ、上部回路パターンと電気的に接続されている。本実施の形態では、制御ＩＣ４２は、図１に示されるように、第１半導体チップ３１のゲート電極（制御電極）にボンディングワイヤ４３により電気的かつ機械的に接続されている。制御ＩＣ４２は、所定のタイミングにより、第１半導体チップ３１に対して制御電圧を印加する。なお、この際、用いられるボンディングワイヤ４３は、導電性に優れた材質により構成されている。当該材質として、例えば、金、銀、銅、アルミニウム、または、少なくともこれらの１種を含む合金により構成されている。また、ボンディングワイヤ４３の径は、例えば、１００μｍ以上、２５０μｍ以下である。なお、プリント回路基板４０には、制御ＩＣ４２の他に、必要な別の電子部品を搭載してもよい。このような電子部品は、例えば、サーミスタ、コンデンサ、抵抗、電流センサ、温度センサが挙げられる。また、制御ＩＣ４２の動作保証温度は、第１，第２半導体チップ３１，３２よりも低い。通常の制御ＩＣ４２の動作保証温度は、例えば、１１５℃以下である。あるいは、高温動作保証の制御ＩＣ４２の動作保証温度は、例えば、１３０℃以下である。つまり、通常の制御ＩＣ４２は、１１５℃より高温で使用されると誤動作や破損するおそれがある。また、高温動作保証の制御ＩＣ４２においても、１３０℃より高温で使用されると誤動作や破損するおそれがある。
このような主回路基板２０及びプリント回路基板４０では、以下のような配置が好ましい。すなわち、平面視で、第１，第２半導体チップ３１，３２は、プリント回路基板４０に重複することが無いように、主回路基板２０に配置されることが好ましい。さらに、側面視で、第１，第２半導体チップ３１，３２のおもて面は、隙間６４内に位置していることが好ましい。
また、主回路基板２０内で第１，第２半導体チップ３１，３２間、第２半導体チップ３２と回路パターン２２間等がボンディングワイヤ３３により電気的かつ機械的に接続されている。プリント回路基板４０と主回路基板２０の回路パターン２２間もまたボンディングワイヤ３３により電気的かつ機械的に接続されている。ここで用いられるボンディングワイヤ３３もまた記述の導電性に優れた材質により構成されている。また、ボンディングワイヤ３３の径は、例えば、４００μｍ以上、１．００ｍｍ以下である。
次に、ケース５０について説明する。ケース５０は、底部６０と底部６０の周縁部を取り囲んで一体的に形成された枠部７０とを含んでいる。さらにケース５０は、主電流接続端子８０ａ～８０ｅと制御端子９０とを含んでいる。なお、以下では、主電流接続端子８０ａ～８０ｅを特に区別しない場合には、主電流接続端子８０として説明する。このようなケース５０は、例えば、熱可塑性樹脂を用いた射出成形により、主電流接続端子８０と制御端子９０とを含んで形成される。熱可塑性樹脂は、例えば、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂が挙げられる。
底部６０は、平面視で矩形状を成している。底部６０は、そのおもて面（底部おもて面）である底面６０ａに主回路領域６１及び制御回路領域６２がそれぞれ設定されている。主回路領域６１には主回路基板２０が配置され、制御回路領域６２にプリント回路基板４０が配置される。すなわち、底部６０のおもて面に、図１に示されるように、平面視で、図１下側に主回路領域６１が設定されている。また、底部６０の主回路領域６１は開口されている。なお、開口された主回路領域６１の開口縁部の裏面側にテーパが形成されてもよい。さらに、底部６０の裏面（底部裏面）もまた裏面開口部６３が形成されている。なお、裏面開口部６３は主回路領域６１に対応する箇所は貫通されている。底部６０に対して、その裏面側から半導体ユニット３０が取り付けられる。すなわち、金属ベース基板２３が裏面開口部６３に取り付けられて、主回路基板２０が、開口された主回路領域６１から露出される。なお、底部６０の裏面開口部６３に対して金属ベース基板２３は接着部材（図示を省略）により取り付けられる。このようにして取り付けられた金属ベース基板２３の裏面は底部６０の裏面よりも外側（図２中下側）に突出している。または、金属ベース基板２３の裏面が底部６０の裏面に対して同一平面を成してもよい。
金属ベース基板２３を底部６０の裏面開口部６３に接合する接着部材は、例えば、熱硬化性樹脂系接着剤または有機系接着剤が用いられる。熱硬化性樹脂系接着剤は、例えば、エポキシ樹脂、フェノール樹脂を主成分とする。有機系接着剤は、例えば、シリコーンゴム、クロロプレンゴムを主成分とするエラストマー系接着剤である。好ましくは、エポキシ樹脂またはシリコーンゴムを主成分とする。
制御回路領域６２は、底部６０のおもて面に、主回路領域６１の側壁部７３の反対側に隣接して設定されている。底部６０の底面６０ａの制御回路領域６２にはスペーサ部６０ｂが設けられている。スペーサ部６０ｂは、底部６０を含むケース５０と同じ材質であって、底部６０に一体的に形成されてもよい。また、スペーサ部６０ｂは、ケース５０と異なる材料で構成されて、底部６０の制御回路領域６２に別途配置されてもよい。この場合のスペーサ部６０ｂは、例えば、ケース５０と異なる樹脂、カーボン、金属により構成される。なお、本実施の形態では、スペーサ部６０ｂは、ケース５０と同じ材質であって、底部６０に一体的に形成されている場合を例に挙げている。制御回路領域６２にスペーサ部６０ｂを介してプリント回路基板４０が配置される。これにより、プリント回路基板４０の裏面と底部６０の底面６０ａとの間に隙間６４が生じる。したがって、発熱した第１，第２半導体チップ３１，３２から主回路基板２０、金属ベース基板２３並びに底部６０を経由して伝導した熱がプリント回路基板４０に対して伝導しにくくなる。このため、プリント回路基板４０に搭載されている制御ＩＣ４２に対する熱干渉を抑制することができる。
スペーサ部６０ｂは、例えば、円柱、角柱、円錐台、角錐台である。スペーサ部６０ｂは、特に、円錐台、角錐台の場合には、制御回路領域６２に安定して設けられ、プリント回路基板４０に接する面積を少なくすることができる。このため、このようなスペーサ部６０ｂは、プリント回路基板４０を安定して支持できると共に、プリント回路基板４０に対する熱干渉を抑制することができる。また、スペーサ部６０ｂの厚さは、０．５ｍｍ以上、１０ｍｍ以下である。スペーサ部６０ｂの厚さが薄すぎると、熱干渉の抑制効果がなくなり、厚すぎると半導体装置１０の厚さが厚くなり、好ましくない。このようなスペーサ部６０ｂは、制御回路領域６２に対して複数設けることができる。これにより、プリント回路基板４０を制御回路領域６２に安定して配置することができる。また、平面視で、スペーサ部６０ｂの総面積は、隙間６４のうち、５％以上、２５％以下であることが好ましい。この総面積が小さすぎると、プリント回路基板４０を安定して配置することが困難になり、大きすぎると熱緩衝を抑制することができなくなる。また、スペーサ部６０ｂは、制御回路領域６２に対して、以下の条件を満たしつつ、一か所に偏ることなく配置されることが好ましい。なお、第１の実施の形態では、スペーサ部６０ｂは、図２に示される位置に、側壁部７１に沿って複数設けられている場合を示している。また、スペーサ部６０ｂは、制御回路領域６２にプリント回路基板４０が配置された際に、プリント回路基板４０に搭載されている制御ＩＣ４２に重ならない箇所に設けられる。このため、制御ＩＣ４２は、熱が伝導されたスペーサ部６０ｂから離れることで、より熱干渉が抑制されるようになる。また、隙間６４は、制御ＩＣ４２の下部領域に位置するようにスペーサ部６０ｂが設けられる。このように、制御ＩＣ４２の下部領域に隙間６４があることで、制御ＩＣ４２の主回路基板２０からの熱緩衝を抑制することができる。また、好ましくは、ボンディングワイヤ３３，４３が直接接続されているプリント回路基板４０の上部回路パターンの接続領域の下部に位置するようにスペーサ部６０ｂが設けられる。こうすることでプリント回路基板４０の上部回路パターンとボンディングワイヤ３３，４３との接続箇所が断線するのが抑制される。なお、図２に示すスペーサ部６０ｂの配置位置はこのような条件を満たした一例に過ぎない。
枠部７０は、平面視で枠型を成している。このような枠部７０は、底部６０の各辺にそれぞれ一体的に形成された側壁部７１～７４を備える。また、枠部７０は、底部６０を取り囲んで開口領域７５が構成される。側壁部７１～７４の高さは、全て同一の高さである。側壁部７１，７３は、底部６０の長辺にそれぞれ設けられている。側壁部７３及び底部６０には、主電流接続端子８０ａ～８０ｅがそれぞれ側壁部７３に沿って一体成形されている。また、側壁部７１及び底部６０には、制御端子９０が側壁部７１に沿ってそれぞれ一体成形されている。
主電流接続端子８０は、側面視で、図２に示されるように、Ｌ字形状を成している。具体的には、主電流接続端子８０は、Ｌ字型に曲げられた板状の部材で形成されている。主電流接続端子８０は、例えば、厚さが１００μｍ以上、１．０ｍｍ未満であり、幅が１．０ｍｍ以上、１０ｍｍ以下である。主電流接続端子８０ａは、外部接続部８１ａと内部接続部８２ａとを有している。外部接続部８１ａは一端部が側壁部７３の上面から上方に延伸して、他端部は側壁部７３及び底部６０内で内部接続部８２ａに一体的に接続される。内部接続部８２ａの他端部は底部６０から露出されている。内部接続部８２ａの他端部は回路パターン２２にボンディングワイヤ３３により電気的にかつ機械的に接続されている。同様に、主電流接続端子８０ｂ～８０ｅは、外部接続部８１ｂ～８１ｅと内部接続部８２ｂ～８２ｅとを有している。外部接続部８１ｂ～８１ｅは一端部が側壁部７３の上面から上方に延伸して、他端部は側壁部７３及び底部６０内で内部接続部８２ｂ～８２ｅに一体的に接続される。内部接続部８２ｂ～８２ｅの他端部は底部６０から露出されている。内部接続部８２ｂ～８２ｅの他端部は回路パターン２２にボンディングワイヤ３３により電気的にかつ機械的に接続されている。なお、主電流接続端子８０ａ～８０ｅが備える外部接続部８１ａ～８１ｅ及び内部接続部８２ａ～８２ｅは、それぞれ特に区別しない場合には、図２に示されるように、外部接続部８１及び内部接続部８２として説明する。主電流接続端子８０は、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、ニッケル、または、少なくともこれらの一種を含む合金等により構成されている。主電流接続端子８０の表面に対して、めっき処理を行ってもよい。このめっき処理で用いられる材料は、ニッケル、または、ニッケル合金がある。
制御端子９０は、側面視で、図２に示されるように、釣り針状（Ｊ字形状）を成している。具体的には、制御端子９０は、Ｊ字型に曲げられた角柱状あるいは円柱形状の部材で形成されている。制御端子９０は、例えば、断面の直径あるいは対角が１００μｍ以上、２．０ｍｍ以下である。このような制御端子９０は、側壁部７１から上方に延伸する外部端子部９１と底部６０の底面６０ａに対して上方に延伸する内部端子部９２とを備える。さらに、制御端子９０は、外部端子部９２と外部端子部９１とを繋ぎ、ケース５０に埋設されている中間部を備える。中間部は、側壁部７１の上面において外部端子部９１の下端に接続され、側壁部７１の内部で下方に延伸し、底部６０の内部で開口領域７５側に延伸し、底面６０の内部で上方に延伸し、底面６０ａにおいて内部端子部９２の下端に接続されている。また、制御端子９０の内部端子部９２は、プリント回路基板４０の貫通孔４１を貫通している。制御端子９０の内部端子部９２は、さらに、はんだ（図示を省略）により貫通孔４１に接続されていてよい。貫通孔４１は、円柱形状であってよい。内部端子部９２の直径あるいは対角は、貫通孔４１の内径と同じかまたは若干小さくてよい。また、制御端子９０の内部端子部９２が貫通孔４１に圧入されていてもよい。圧入されるように、内部端子部９２の直径あるいは対角は、貫通孔４１の内径と同じかまたは若干大きくてもよい。
このようにして、プリント回路基板４０は、制御端子９０の内部端子部９２に接続されるため、制御回路領域６２からの位置ずれが防止される。また、この際、制御端子９０の内部端子部９２は、プリント回路基板４０の上部回路パターンまたは下部回路パターンに電気的に接続されている。制御端子９０の外部端子部９１が外部から制御信号が入力されると制御端子９０の内部端子部９２及びプリント回路基板４０を導通する。そして、プリント回路基板４０から制御ＩＣ４２に制御信号が入力されるに応じて、制御ＩＣ４２から第１半導体チップ３１のゲート電極に対してボンディングワイヤ４３を経由して制御信号が出力される。制御端子９０は、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、ニッケル、または、少なくともこれらの一種を含む合金等により構成されている。制御端子９０の表面に対して、めっき処理を行ってもよい。このめっき処理で用いられる材料は、ニッケル、または、ニッケル合金がある。
このようにプリント回路基板４０はスペーサ部６０ｂによりその裏面が支持されると共に、制御端子９０の内部端子部９２に接続されて制御回路領域６２に維持されている。このため、プリント回路基板４０は接着部材を用いることなく位置ずれが防止されて、制御回路領域６２に対して隙間６４を空けて安定して配置される。
そして、側壁部７２，７４は、底部６０の短辺にそれぞれ設けられている。側壁部７２，７４には、半導体装置１０の裏面に冷却器を取り付ける際の取り付け孔を設けてもよい。半導体装置１０の裏面（金属ベース基板２３の裏面）に冷却器（図示を省略）をはんだ、銀ろう、放熱グリースあるいは放熱シート等を介して取り付けて放熱性を向上させることができる。この場合の冷却器は、例えば、熱伝導性に優れた金属を主成分として構成される。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金が挙げられる。また、冷却器として、例えば、ヒートシンク並びに水冷による冷却装置を適用することができる。また、金属ベース基板２３をこのような冷却器と一体化させてもよい。
このような部品を含むケース５０の開口領域７５に封止部材９５が充填され開口領域７５内が封止部材９５により封止されている。封止部材９５は、熱硬化性樹脂と当該熱硬化性樹脂に含有されている無機物フィラーとを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂を含む群から選択される少なくとも１種を主成分とする。好ましくは、熱硬化性樹脂は、エポキシ樹脂を主成分とする。また、無機物フィラーには、酸化珪素を主成分とする無機物が用いられる。また、ハロゲン系、アンチモン系、水酸化金属系等の難燃剤を配合することなく、高い難燃性を保つことができる。無機物フィラーは、封止原料全体の７０ｖｏｌ％以上、９０ｖｏｌ％以下である。
封止部材９５は、プリント回路基板４０の裏面と底部６０の底面６０ａとの間の隙間６４にも充填されている。なお、隙間６４は、封止部材９５の他にも、例えば、接着部材が含まれてもよい。この場合の接着部材は、例えば、熱硬化性樹脂系接着剤または有機系接着剤が用いられる。熱硬化性樹脂系接着剤は、例えば、エポキシ樹脂、フェノール樹脂を主成分とする。有機系接着剤は、例えば、シリコーンゴム、クロロプレンゴムを主成分とするエラストマー系接着剤である。好ましくは、金属ベース基板２３の取り付けに用いられたものと同じ、エポキシ樹脂またはシリコーンゴムを主成分とする。また、隙間６４は封止部材９５で完全に封止されずに、空隙（ボイド）を含んでもよい。この場合の空隙は、好ましくは、制御ＩＣ４２の下部にあたるプリント回路基板４０の裏面と底面６０ａとの間の隙間６４に形成されている。そうすることで、後述する発熱した第１，第２半導体チップ３１，３２の熱による熱干渉をさらに受けにくくすることができる。そこで、制御ＩＣ４２の下部が空隙となるように、例えば、制御ＩＣ４２の輪郭に対応してスペーサ部６０ｂを底面６０ａに形成してもよい。すなわち、この場合のスペーサ部６０ｂは、平面視で枠型状を成す。枠型状のスペーサ部６０ｂで囲まれた領域には封止部材９５が充填されず空隙となる。本実施の形態の場合（図１）には、このようなスペーサ部６０ｂを４つの制御ＩＣ４２に対応させてそれぞれ形成してもよい。
また、好ましくは、ボンディングワイヤ４３が直接接続されているプリント回路基板４０の上部回路パターンの接続領域の下部にあたる隙間６４には、空隙が形成されていない。つまり、接続領域の下部の隙間６４は、封止部材９５または接着部材で充填されていることが好ましい。これは、接続領域の下部に空隙がある場合、半導体装置１０の動作時の応力及び歪によりプリント回路基板４０の上部回路パターンとボンディングワイヤ３３，４３との接続が引き剥がされ、断線するおそれがあるためである。
なお、図１及び図２では、主回路領域６１及び制御回路領域６２にそれぞれ主回路基板２０及びプリント回路基板４０が対応するように配置されている場合を示している。ところで、半導体装置１０の大容量化に伴い、放熱性を向上させるために主回路基板２０の面積を大きくしてもよい。他方、半導体装置１０の小型化を図る場合がある。このため、主回路領域６１及び制御回路領域６２の境界がプリント回路基板４０の下方に及ぶ場合がある。すなわち、主回路領域６１を広げて、制御回路領域６２を狭める。これにより、半導体装置１０のサイズ（底部６０の面積）を維持しつつ、広げられた主回路領域６１に対応して主回路基板２０の面積を大きくすることができる。さらに、プリント回路基板４０の面積が維持される場合には、平面視で、主回路基板２０は、プリント回路基板４０と一部重複する。この場合、主回路基板２０はプリント回路基板４０に配置されている制御ＩＣ４２の下部まで広げさせることができる。
次に、このような半導体装置１０の製造方法について、図３を用いて説明する。図３は、第１の実施の形態の半導体装置の製造方法を示すフローチャートである。まず、半導体装置１０の構成部品を準備する準備工程を行う（図３のステップＳ１）。半導体装置１０の構成部品には、図１及び図２で説明した、第１，第２半導体チップ３１，３２、主電流接続端子８０及び制御端子９０を含むケース５０、プリント回路基板４０、封止原料等である。また、この際、半導体ユニット３０を組み立てておく。
次いで、半導体ユニット３０をケース５０の裏側から取り付ける取付工程を行う（図３のステップＳ２）。この際、主回路基板２０を底部６０の主回路領域６１から露出するように金属ベース基板２３をケース５０の底部６０の裏面開口部６３に接着部材により取り付ける。
次いで、ケース５０の底部６０における制御回路領域６２にプリント回路基板４０を配置する。そして、プリント回路基板４０に制御ＩＣ４２を導電性接着剤またははんだを介して搭載する（図３のステップＳ３）。この際、プリント回路基板４０の貫通孔４１に裏面からケース５０の制御端子９０の内部端子部９２を挿入する。さらに、貫通孔４１から上方に突出する制御端子９０の内部端子部９２を貫通孔４１に対してはんだ付けを行ってもよい。また、制御端子９０の内部端子部９２が貫通孔４１に圧入されてもよい。また、プリント回路基板４０の裏面は、底部６０の制御回路領域６２のスペーサ部６０ｂにより支持される。
次いで、主回路基板２０とプリント回路基板４０と主電流接続端子８０との間で適宜ボンディングワイヤ３３，４３により配線する配線工程を行う（図３のステップＳ４）。プリント回路基板４０は、制御端子９０の内部端子部９２に接続されて固定されているために、制御回路領域６２に対する位置ずれが防止されて、適切にボンディングワイヤ３３，４３の配線を行うことができる。
次いで、ケース５０の開口領域７５に液状の封止部材を充填する（図３のステップＳ５）。また、真空中で封止部材を注入することで、ケース５０内の隅々までボイドが発生することなく行き渡る。また、このような封止部材は、充填する前に、真空中でボイドを除く脱泡が行われる。当該脱泡後、真空中で溶融状態の封止部材を撹拌し、完全に脱泡することでさらなるボイドの発生を抑制することができる。
次いで、硬化処理を行う（図３のステップＳ６）。まず、液状の封止部材が開口領域７５に充填されたケース５０を所定温度で加熱する。なお、この際の加熱温度は、１２０℃以上、１８０℃以下である。こうして、液状の封止部材が封止部材９５に硬化する。以上により、図１及び図２に示した、半導体装置１０が製造される。
ここで、半導体装置１０に対する参考例の半導体装置１００について図４及び図５を用いて説明する。図４は、参考例の半導体装置の平面図であり、図５は、参考例の半導体装置の断面図である。なお、図４は、封止部材の記載を省略している。図５は、図４の一点鎖線Ｘ－Ｘにおける断面図である。また、図４及び図５において、半導体装置１０と異なる構成や以下の説明で用いられる構成に符号を付している。
半導体装置１００は、半導体装置１０において、以下の点が異なっている。半導体装置１００では、制御端子９０は外部端子部９１と内部端子部９２とを含んでいる。外部端子部９１は側壁部７１から上方に延伸している。内部端子部９２はプリント回路基板４０の貫通孔４１を貫通しておらず、側壁部７１に設けられた段差部７１ａに露出されている。制御端子９０は、外部端子部９１と内部端子部９２とが側壁部７１内でＬ字状を成して接続されている。露出されている制御端子９０の内部端子部９２とプリント回路基板４０の上部回路パターンとがボンディングワイヤ３３により電気的にかつ機械的に接続されている。また、ケース５０の底部６０における制御回路領域６２にスペーサ部６０ｂが設けられていない。プリント回路基板４０は底面６０ａの制御回路領域６２に接着部材６０ｄを介して固着されている。半導体装置１００のこの他の構成は、半導体装置１０と同様であってそれらの説明は省略する。
このような半導体装置１００では、発熱した第１，第２半導体チップ３１，３２からの熱は主回路基板２０、金属ベース基板２３及び底部６０（並びに接着部材６０ｄ）を経由してプリント回路基板４０に伝導する。このため、プリント回路基板４０に搭載された制御ＩＣ４２は熱干渉を受けてしまう。この際、制御ＩＣ４２の動作保証温度が、第１，第２半導体チップ３１，３２よりも低い場合には、温度が第１，第２半導体チップ３１，３２の動作保証温度に達する前に制御ＩＣ４２の動作保証温度に達してしまう。このため、第１，第２半導体チップ３１，３２の動作保証温度内で使用していても、制御ＩＣ４２の動作保証温度を超えてしまい、制御ＩＣ４２の誤動作や破損が生じてしまう。あるいは、半導体装置１００の使用に対して温度的な制限がかかってしまう。
これに対して、半導体装置１０は、絶縁板２１と絶縁板２１のおもて面に設けられる回路パターン２２と絶縁板２１の裏面が設けられる金属ベース基板２３とを含む主回路基板２０及び回路パターン２２に接合される第１，第２半導体チップ３１，３２を含む半導体ユニット３０と、プリント回路基板４０とを含む。さらに、半導体装置１０は、ケース５０を含む。ケース５０は、平板状の底部６０と底部６０の外縁に沿って枠状に形成された側壁部７１～７４とを含み、底部６０の底面６０ａ（底部おもて面）の主回路領域６１が平面視で絶縁板２１に対応して開口されて、主回路領域６１に底部６０の裏面（底部裏面）から半導体ユニット３０が設けられている。さらに、ケース５０は、裏面の主回路領域６１に隣接する制御回路領域６２にプリント回路基板４０がスペーサ部６０ｂを介して配置され、プリント回路基板４０と底部６０の底面６０ａとに隙間６４が設けられている。このため、プリント回路基板４０は、発熱した第１，第２半導体チップ３１，３２の熱による熱干渉を受けにくくなり、プリント回路基板４０の温度上昇を抑制することができる。これに伴い、プリント回路基板４０に配置された制御ＩＣ４２も熱干渉を受けにくくなる。このため、半導体装置１０の使用が制御ＩＣ４２の動作保証温度に制限されず、制御ＩＣ４２の動作保証温度以上でも半導体装置１０を使用することができ、半導体装置１０の信頼性の向上を図ることができる。
また、プリント回路基板４０の温度上昇が抑制される。このため、プリント回路基板４０の耐熱性を下げることができ、プリント回路基板４０に用いる素材の選択性が広がり、製造コストの低下を図ることができる。また、プリント回路基板４０の配置に接着部材を用いておらず、接着部材の塗布並びに固化工程を省略できる。また、プリント回路基板４０と制御端子９０とのボンディングワイヤ３３による接続工程も必要としない。このため、半導体装置１０の製造コストを低減することができる。
また、半導体装置１０の変形例について、図６を用いて説明する。図６は、第１の実施の形態の変形例の半導体装置の断面図である。なお、図６は、変形例の半導体装置における図２の断面図に対応している。図６に示される半導体装置１０では、底部６０に保護支持部６０ｃが形成されている。保護支持部６０ｃは、スペーサ部６０ｂと同じ高さを成している。なお、保護支持部６０ｃは、スペーサ部６０ｂと同様に、底部６０を含むケース５０と同じ材質であって、底部６０に一体的に形成されてもよい。また、保護支持部６０ｃは、ケース５０と異なる材料で構成されて、底部６０の制御回路領域６２に別途配置されてもよい。この場合の保護支持部６０ｃは、平面視で、筒状を成している。底部６０の底面６０ａから突出される制御端子９０の内部端子部９２は、保護支持部６０ｃを貫通してプリント回路基板４０の貫通孔４１に裏面側から接続されている。図６の半導体装置１０のその他の構成は、図１及び図２の半導体装置１０と同様である。
図６に示す半導体装置１０では、スペーサ部６０ｂと共に、保護支持部６０ｃが配置されている。このため、プリント回路基板４０を制御回路領域６２に配置すると、プリント回路基板４０はスペーサ部６０ｂ及び保護支持部６０ｃにより支持されるために、より安定して配置することができる。また、制御端子９０の内部端子部９２の隙間６４に表出する部分が保護支持部６０ｃにより保護される。このため、制御端子９０の内部端子部９２の損傷等を防止することができる。
［第２の実施の形態］
第２の実施の形態の半導体装置について、図７及び図８を用いて説明する。図７は、第２の実施の形態の半導体装置の平面図であり、図８は、第２の実施の形態の半導体装置の断面図である。なお、図７では、封止部材９５の図示を省略している。図８は、図７の一点鎖線Ｘ－Ｘの断面図を示している。但し、図８では、ボンディングワイヤ３３，４３並びに制御ＩＣ４２の図示を省略している。
半導体装置１０ａは、半導体装置１０に対して以下の点が異なっている。半導体装置１０ａでは、制御端子９０が外部端子部９１と内部端子部９２とを備え、直線状を成している。具体的には、制御端子９０は、棒形状の角柱あるいは円柱形状の部材で形成されている。また、制御端子９０は、プリント回路基板４０の貫通孔４１を貫通して、内部端子部９２が底部６０に略垂直に埋設されて、突き立っている。このような制御端子９０は、例えば、断面の直径あるいは対角が１００μｍ以上、２．０ｍｍ以下である。制御端子９０のプリント回路基板４０の貫通孔４１に対応する部分は、貫通孔４１の内径と同じかまたは若干小さくてよい。また、制御端子９０が貫通孔４１に圧入されていてもよい。圧入されるように、プリント回路基板４０の貫通孔４１に対応する制御端子９０の部分の直径あるいは対角は、貫通孔４１の内径と同じかまたは若干大きくてよい。また、プリント回路基板４０の貫通孔４１に対応する制御端子９０の部分より上方あるいは下方の直径あるいは対角は、貫通孔４１の内径より小さくてよい。このようにして、プリント回路基板４０は、制御端子９０の内部端子部９２に接続されるため、制御回路領域６２からの位置ずれが防止される。半導体装置１０ａのこの他の構成は、半導体装置１０と同様であってそれらの説明は省略する。
このように半導体装置１０ａでも、プリント回路基板４０はスペーサ部６０ｂによりその裏面が支持されると共に、底部６０に突き立てられた制御端子９０の内部端子部９２に接続されている。このため、プリント回路基板４０は接着部材を用いることなく位置ずれが防止されて、制御回路領域６２に対して隙間６４を空けて安定して配置される。
次に、このような半導体装置１０ａの製造方法について、図３を参照しながら説明する。なお、第１の実施の形態と同様の工程についてはその説明を簡略化する。まず、半導体装置１０ａの構成部品を準備する準備工程を行う（図３のステップＳ１）。半導体装置１０ａの構成部品には、第１，第２半導体チップ３１，３２、主電流接続端子８０のみを含むケース５０、プリント回路基板４０、封止原料等である。この際、半導体ユニット３０を組み立てておく。また、制御端子９０を用意しておく。
次いで、半導体ユニット３０をケース５０の裏側から取り付ける取付工程を行う（図３のステップＳ２）。次いで、プリント回路基板４０の貫通孔４１に制御端子９０を挿通させる。ケース５０の底部６０における制御回路領域６２に制御端子９０が挿通して接続されたプリント回路基板４０を配置する配置工程を行う。また、プリント回路基板４０に制御ＩＣ４２をはんだを介して搭載する（図３のステップＳ３）。この際、プリント回路基板４０の裏面は、底部６０の制御回路領域６２のスペーサ部６０ｂにより支持される。さらに、プリント回路基板４０の貫通孔４１に挿通されて接続された制御端子９０の内部端子部９２が底部６０に埋設される。これにより、プリント回路基板４０は、制御端子９０の内部端子部９２に接続されて制御回路領域６２に維持されているために、制御回路領域６２に対する位置ずれが防止される。この状態で、以下、第１の実施の形態と同様に、図３のステップＳ４～Ｓ６の工程が行われる。以上により、図７及び図８に示した、半導体装置１０ａが製造される。
このような半導体装置１０ａでも、プリント回路基板４０は、発熱した第１，第２半導体チップ３１，３２の熱による熱干渉を受けにくくなり、プリント回路基板４０の温度上昇を抑制することができる。これに伴い、プリント回路基板４０に配置された制御ＩＣ４２も熱干渉を受けにくくなる。このため、半導体装置１０ａの使用が制御ＩＣ４２の動作保証温度に制限されず、制御ＩＣ４２の動作保証温度以上でも半導体装置１０ａを使用することができるようになり、半導体装置１０ａの信頼性の向上を図ることができる。また、プリント回路基板４０の温度上昇が抑制されるため、プリント回路基板４０の耐熱性を下げることができ、プリント回路基板４０に用いる素材の選択性が広がり、製造コストの低下を図ることができる。また、プリント回路基板４０の配置に接着部材を用いておらず、接着部材の塗布並びに固化工程を省略できる。また、プリント回路基板４０と制御端子９０とのボンディングワイヤによる接続工程も必要としない。また、半導体装置１０ａのケース５０は、半導体装置１０のケース５０より複雑ではないため、製造しやすい。このため、半導体装置１０ａの製造コストをより低減することができる。
また、第１の実施の形態の半導体装置１０でも、制御端子９０の内部端子部９２の周りに、図６に示した保護支持部６０ｃを形成してもよい。この場合の保護支持部６０ｃもまた、スペーサ部６０ｂと同じ高さを成し、底部６０を含むケース５０と同じ材質であって、底部６０に一体的に形成されてもよい。また、保護支持部６０ｃは、ケース５０と異なる材料で構成されて、平面視で筒状を成して、底部６０の制御回路領域６２に別途配置されてもよい。
また、半導体装置１０ａの変形例について、図９を用いて説明する。図９は、第２の実施の形態の変形例の半導体装置の断面図である。なお、図９は、変形例の半導体装置１０ａにおける図８の断面図に対応している。図９に示される半導体装置１０ａでは、制御端子９０の内部端子部９２の側面から制御端子９０の延伸方向に対して直交して突出する支持部９２ａが設けられている。支持部９２ａは制御端子９０の内部端子部９２の側周に沿って環状に形成されてもよく、側周に沿って不連続に２個以上形成されてもよい。このような支持部９２ａは周知従来の金属加工技術により形成される。また、支持部９２ａの高さは、スペーサ部６０ｂの高さと同一またはスペーサ部６０ｂの高さ未満である。支持部９２ａは、制御端子９０がプリント回路基板４０の貫通孔４１に接続されると、プリント回路基板４０の裏面に当接する。また、このような制御端子９０は、プリント回路基板４０の貫通孔４１に対して裏面側から外部端子部９１を挿通して、支持部９２ａをプリント回路基板４０の裏面に当接させる。
このようにして制御端子９０が接続されたプリント回路基板４０を制御回路領域６２に配置すると、プリント回路基板４０の裏面は、底部６０の制御回路領域６２のスペーサ部６０ｂにより支持される。さらに、プリント回路基板４０の貫通孔４１に接続された制御端子９０の内部端子部９２を底部６０に埋設させる。この際、プリント回路基板４０は支持部９２ａにより支持されているため、プリント回路基板４０はより安定して制御回路領域６２に配置される。なお、第１の実施の形態の半導体装置１０でも、制御端子９０の内部端子部９２の周りに、図９に示した支持部９２ａを形成してもよい。
［第３の実施の形態］
第３の実施の形態の半導体装置１０ｂについて、図１０を用いて説明する。図１０は、第３の実施の形態の半導体装置の断面図である。なお、半導体装置１０ｂの平面図は、図４と同様である。また、図１０は、図４の一点鎖線Ｘ－Ｘに対応する箇所での断面図である。半導体装置１０ｂは、半導体装置１００に対して以下の点が異なっている。半導体装置１０ｂでは、ケース５０の底部６０の制御回路領域６２には、複数のスペーサ部６０ｂが形成されている。この場合のスペーサ部６０ｂも、底部６０を含むケース５０と同じ材質であって、底部６０に一体的に形成されてもよい。また、スペーサ部６０ｂは、ケース５０と異なる材料で構成されて、底部６０の制御回路領域６２に別途配置されてもよい。但し、第３の実施の形態では、スペーサ部６０ｂは、ケース５０と同じ材質であって、底部６０に一体的に形成されていることが好ましい。これにより、後述するように、スペーサ部６０ｂに配置されたプリント回路基板４０の位置ずれが防止される。プリント回路基板４０は、当該スペーサ部６０ｂに接着部材６０ｄを介して配置されている。このため、スペーサ部６０ｂは、プリント回路基板４０が安定に配置されるような個数、位置に設けられている。半導体装置１０ｂは、これら以外の構成は、半導体装置１００と同様であって、それらの説明は省略する。
このように半導体装置１０ｂは、ケース５０の底部６０の制御回路領域６２に複数のスペーサ部６０ｂに接着部材６０ｄを介してプリント回路基板４０は配置することができる。これにより、プリント回路基板４０と底部６０の底面６０ａとの間に隙間６４を設けることができる。また、プリント回路基板４０は接着部材６０ｄにより制御回路領域６２に固着され、位置ずれが抑制される。
次に、このような半導体装置１０ｂの製造方法について、図３を参考にして説明する。なお、第１の実施の形態と同様の工程についてはその説明を簡略化する。まず、半導体装置１０ｂの構成部品を準備する準備工程を行う（図３のステップＳ１）。半導体装置１０ｂの構成部品には、第１，第２半導体チップ３１，３２、主電流接続端子８０及び制御端子９０を含むケース５０、プリント回路基板４０、封止原料等である。また、この際、半導体ユニット３０を組み立てておく。この際のケース５０は、図１０に示されるように、主電流接続端子８０及び制御端子９０が一体成形されている。また、ケース５０の底部６０の制御回路領域６２に複数のスペーサ部６０ｂが一体的に設けられている。
次いで、半導体ユニット３０をケース５０の裏側から取り付ける取付工程を行う（図３のステップＳ２）。次いで、ケース５０の底部６０における制御回路領域６２の複数のスペーサ部６０ｂに対して接着部材６０ｄを介してプリント回路基板４０を配置する配置工程を行う。また、プリント回路基板４０に制御ＩＣ４２をはんだを介して搭載する（図３のステップＳ３）。次いで、主回路基板２０とプリント回路基板４０と主電流接続端子８０と制御端子９０との間で適宜ボンディングワイヤ３３，４３により配線する配線工程を行う（図３のステップＳ４）。プリント回路基板４０は、ケース５０の底部６０の複数のスペーサ部６０ｂに接着部材６０ｄにより固着されているために、制御回路領域６２に対する位置ずれが防止されて、適切にボンディングワイヤ３３，４３の配線を行うことができる。以下、第１の実施の形態と同様に、図３のステップＳ５～Ｓ６の工程が行われる。以上により、図１０に示した、半導体装置１０ｂが製造される。
このようにして製造された半導体装置１０ｂでも、プリント回路基板４０は、発熱した第１，第２半導体チップ３１，３２の熱による熱干渉を受けにくくなり、プリント回路基板４０の温度上昇を抑制することができる。これに伴い、プリント回路基板４０に配置された制御ＩＣ４２も熱干渉を受けにくくなる。このため、半導体装置１０ｂの使用が制御ＩＣ４２の動作保証温度に制限されず、制御ＩＣ４２の動作保証温度以上でも半導体装置１０ｂを使用することができ、半導体装置１０ｂの信頼性の向上を図ることができる。また、プリント回路基板４０の温度上昇が抑制されるため、プリント回路基板４０の耐熱性を下げることができ、プリント回路基板４０に用いる素材の選択性が広がり、製造コストの低下を図ることができる。
１０，１０ａ，１０ｂ 半導体装置
２０ 主回路基板
２１ 絶縁板
２２ 回路パターン
２３ 金属ベース基板
３０ 半導体ユニット
３１ 第１半導体チップ
３２ 第２半導体チップ
３３，４３ ボンディングワイヤ
４０ プリント回路基板
４１ 貫通孔
４２ 制御ＩＣ
５０ ケース
６０ 底部
６０ａ 底面
６０ｂ スペーサ部
６０ｃ 保護支持部
６０ｄ 接着部材
６１ 主回路領域
６２ 制御回路領域
６３ 裏面開口部
６４ 隙間
７０ 枠部
７１～７４ 側壁部
７１ａ 段差部
７５ 開口領域
８０，８０ａ～８０ｅ 主電流接続端子
８１，８１ａ～８１ｅ 外部接続部
８２，８２ａ～８２ｅ 内部接続部
９０ 制御端子
９１ 外部端子部
９２ 内部端子部
９２ａ 支持部
９５ 封止部材

Claims (14)

  1. 絶縁板と前記絶縁板のおもて面に設けられる回路パターンと前記絶縁板の裏面が設けられる金属板とを含む主回路基板及び前記回路パターンに接合される半導体チップを含む半導体ユニットと、
    プリント回路基板と、
    平板状の底部と前記底部の外縁に沿って枠状に形成された側壁部とを含み、前記底部の底部おもて面の主回路領域が平面視で前記絶縁板に対応して開口されて、前記主回路領域に前記底部の底部裏面から前記半導体ユニットが設けられ、前記底部おもて面の前記主回路領域に隣接する制御回路領域に前記プリント回路基板がスペーサを介して配置され、前記プリント回路基板と前記底部おもて面とに隙間が設けられているケースと、
    を有する半導体装置。
  2. 一端部が前記半導体装置のおもて面から外部に延出し、前記ケース内の前記プリント回路基板の前記主回路領域の反対側の側部に他端部が電気的及び機械的に接続された外部接続端子をさらに有する、
    請求項１に記載の半導体装置。
  3. 前記他端部は前記プリント回路基板を貫通している、
    請求項２に記載の半導体装置。
  4. 前記外部接続端子は、
    前記一端部と前記他端部との間の中間部が、前記底部及び前記側壁部に埋設され、
    前記他端部が、前記底部おもて面から延出し、
    前記一端部が、前記側壁部から外部に延出している、
    請求項３に記載の半導体装置。
  5. 前記他端部は、前記プリント回路基板の前記底部おもて面に対向するプリント裏面から前記プリント回路基板のプリントおもて面に向けて貫通して接続されている、
    請求項４に記載の半導体装置。
  6. 前記外部接続端子は、
    前記他端部の先端が前記底部に埋設され、前記他端部の中程が前記底部おもて面から延出して前記プリント回路基板を貫通しており、
    前記一端部と前記他端部との間の中間部が、前記半導体装置の内部で前記半導体装置のおもて面まで延出しており、
    前記一端部が前記半導体装置のおもて面から外部に延出している、
    請求項３に記載の半導体装置。
  7. 前記外部接続端子は、前記他端部側の側部から前記側部に直交して突出し、前記プリント回路基板の前記プリント裏面を支持する支持部が設けられている、
    請求項５に記載の半導体装置。
  8. 平面視で、前記プリント回路基板は、前記半導体チップに対して重複することなく配置されている、
    請求項１乃至７のいずれかに記載の半導体装置。
  9. 側面視で、前記半導体チップのおもて面は、前記隙間に位置している、
    請求項８に記載の半導体装置。
  10. 前記制御回路領域上に前記スペーサを介して配置される前記プリント回路基板上に設けられた電子部品をさらに有し、
    前記主回路基板は、前記電子部品の下部領域まで及んでいる、
    請求項９に記載の半導体装置。
  11. 前記ケース内を封止する封止部材をさらに有し、
    前記隙間に前記封止部材が充填されている、
    請求項１乃至１０のいずれかに記載の半導体装置。
  12. 前記プリント回路基板上に設けられた電子部品をさらに有し、
    前記スペーサは、前記制御回路領域の前記電子部品に対応する箇所以外に設けられている、
    請求項１に記載の半導体装置。
  13. 前記隙間は、前記電子部品の下部領域に設けられている、
    請求項１２に記載の半導体装置。
  14. 前記隙間には、前記封止部材または空隙が含まれている、
    請求項１１に記載の半導体装置。
JP2020160708A 2020-09-25 2020-09-25 半導体装置 Pending JP2022053848A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020160708A JP2022053848A (ja) 2020-09-25 2020-09-25 半導体装置
CN202110842363.XA CN114258219A (zh) 2020-09-25 2021-07-26 半导体装置
US17/386,341 US11658151B2 (en) 2020-09-25 2021-07-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020160708A JP2022053848A (ja) 2020-09-25 2020-09-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2022053848A true JP2022053848A (ja) 2022-04-06

Family

ID=80789688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020160708A Pending JP2022053848A (ja) 2020-09-25 2020-09-25 半導体装置

Country Status (3)

Country Link
US (1) US11658151B2 (ja)
JP (1) JP2022053848A (ja)
CN (1) CN114258219A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243306A1 (ja) * 2022-06-13 2023-12-21 ローム株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068446A (ja) 1998-08-25 2000-03-03 Hitachi Ltd パワー半導体モジュール
JP5279345B2 (ja) 2008-05-27 2013-09-04 三菱電機株式会社 電力変換装置の収納構造
JP6981033B2 (ja) 2017-04-19 2021-12-15 富士電機株式会社 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243306A1 (ja) * 2022-06-13 2023-12-21 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US11658151B2 (en) 2023-05-23
CN114258219A (zh) 2022-03-29
US20220102316A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
JP3923258B2 (ja) 電力制御系電子回路装置及びその製造方法
JP4254527B2 (ja) 半導体装置
KR102004785B1 (ko) 반도체모듈 패키지 및 그 제조 방법
JPWO2012011210A1 (ja) 半導体装置及びその製造方法
JPWO2007026944A1 (ja) 回路装置およびその製造方法
US11177236B2 (en) Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
JP5071719B2 (ja) 電力用半導体装置
JP2016006806A (ja) 半導体装置
JPWO2014103133A1 (ja) 半導体装置
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
JP2022053848A (ja) 半導体装置
JP2016018842A (ja) 半導体装置
CN108735722B (zh) 半导体装置及半导体装置的制造方法
JP7476540B2 (ja) 半導体装置
JP2021180278A (ja) 半導体装置及び半導体装置の製造方法
JP2021132080A (ja) 半導体装置
CN112447691A (zh) 半导体装置及半导体装置的制造方法
JP2021034384A (ja) 半導体装置
JP7494521B2 (ja) 半導体装置及び半導体装置の製造方法
JP2004048084A (ja) 半導体パワーモジュール
US20230269868A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
WO2022044541A1 (ja) 半導体装置
JP6741135B1 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507