JP3927759B2 - 回路基板への電子部品の実装方法 - Google Patents

回路基板への電子部品の実装方法 Download PDF

Info

Publication number
JP3927759B2
JP3927759B2 JP2000156287A JP2000156287A JP3927759B2 JP 3927759 B2 JP3927759 B2 JP 3927759B2 JP 2000156287 A JP2000156287 A JP 2000156287A JP 2000156287 A JP2000156287 A JP 2000156287A JP 3927759 B2 JP3927759 B2 JP 3927759B2
Authority
JP
Japan
Prior art keywords
circuit board
electronic component
thermosetting resin
electrode
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000156287A
Other languages
English (en)
Other versions
JP2001007159A (ja
Inventor
一人 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JP2001007159A publication Critical patent/JP2001007159A/ja
Application granted granted Critical
Publication of JP3927759B2 publication Critical patent/JP3927759B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13699—Material of the matrix
    • H01L2224/1379—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13798—Fillers
    • H01L2224/13799—Base material
    • H01L2224/138—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Description

【０００１】
（技術分野）
本発明は、電子回路用プリント基板に電子部品例えばＩＣチップや表面弾性波（ＳＡＷ）デバイスなどを単体（ＩＣチップの場合にはベアＩＣ）状態で実装する回路基板への電子部品の実装方法に関するものである。
【０００２】
（背景技術）
今日、電子回路基板は、あらゆる製品に使用されるようになり、日増しにその性能が向上し、回路基板上で用いられる周波数も高くなっており、インピーダンスが低くなるフリップチップ実装は高周波を使用する電子機器に適した実装方法となっている。また、携帯機器の増加から、回路基板にＩＣチップをパッケージではなく裸のまま搭載するフリップチップ実装が求められている。このために、ＩＣチップそのまま単体で回路基板に搭載したときのＩＣチップや、電子機器及びフラットパネルディスブレイへ実装したＩＣチップには、一定数の不良品が混在している。また、上記フリップチップ以外にもＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等が用いられるようになってきている。
【０００３】
従来の電子機器の回路基板へＩＣチップを接合する方法（従来例１）としては特公平０６−６６３５５号公報等により開示されたものがある。これを図６３に示す。図６３に示すように、バンプ７３を形成したＩＣチップ７１にＡｇペースト７４を転写して回路基板７６の電極７５に接続したのちＡｇペースト７４を硬化し、その後、封止材７８をＩＣチップ７１と回路基板７６の間に流し込む方法が一般的に知られている。
【０００４】
また、液晶ディスプレイにＩＣチップを接合する方法（従来例２）として、図６４，６５に示される特公昭６２−６６５２号公報のように、異方性導電フィルム８０を使用するものであって、絶縁性樹脂８３中に導電性微片８２を加えて構成する異方性導電接着剤層８１をセパレータ８５から剥がして基板や液晶ディスプレイ８４のガラスに塗布し、ＩＣチップ８６を熱圧着することによって、Ａｕバンプ８７の下以外のＩＣチップ８６の下面と基板８４の間に上記異方性導電接着剤層８１が介在している半導体チップの接続構造が、一般に知られている。
【０００５】
第３従来例としては、ＵＶ硬化樹脂を基板に塗布し、その上にＩＣチップをマウントし加圧しながら、ＵＶ照射することにより両者の間の樹脂を硬化し、その収縮力により両者間のコンタクトを維持する方法が、知られている。
【０００６】
このように、ＩＣチップを接合するには、フラットパッケージのようなＩＣチップをリードフレーム上にダイボンディングし、ＩＣチップの電極とリードフレームをワイヤボンドしてつなぎ、樹脂成形してパッケージを形成した後に、クリームハンダを回路基板に印刷し、その上にフラットパッケージＩＣを搭載しリフローするという工程を行うことにより、上記接合が行われていた。これらのＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）といわれる工法では、工程が長く、生産に時間を要し、回路基板を小型化するのが困難であった。例えばＩＣチップは、フラットパックに封止された状態では、ＩＣチップの約４倍程度の面積を必要とするため、小型化を妨げる要因となっていた。
【０００７】
これに対し、工程の短縮と小型軽量化の為にＩＣチップを裸の状態でダイレクトに基板に搭載するフリップチップ工法が最近では用いられるようになってきた。このフリップチップ工法は、ＩＣチップへのバンプ形成、バンプレベリング、Ａｇ・Ｐｄペースト転写、実装、検査、封止樹脂による封止、検査とを行うスタッド・バンプ・ボンディング（ＳＢＢ）や、ＩＣチップへのバンプ形成と基板へのＵＶ硬化樹脂塗布とを並行して行い、その後、実装、樹脂のＵＶ硬化、検査を行うＵＶ樹脂接合のような多くの工法が開発されている。
【０００８】
ところが、どの工法においてもＩＣチップのバンプと基板の電極を接合するペーストの硬化や封止樹脂の塗布硬化に時間がかかり生産性が悪いという欠点を有していた。また、回路基板にセラミックやガラスを用いる必要が有り、高価となる欠点を有していた。従来例１のような導電性ペーストを接合材に用いる工法においては、その転写量を安定化するために、ＩＣチップのバンプはレベリングして、平坦化してから用いる必要があった。
【０００９】
また、従来例２のような異方性導電接着剤による接合構造においては、回路基板の基材としてガラスを用いるものが開発されているが、導電性接着剤中の導電粒子を均一に分散することが困難であり、粒子の分散異常によりショートの原因になったり、導電性接着剤が高価であったりした。
【００１０】
また、従来例３のようにＵＶ硬化樹脂を用いて接合する方法においては、バンプの高さバラツキを±１（μｍ）以下にしなければならず、また、樹脂基板（ガラスエポキシ基板）等の平面度の悪い基板には接合することができないといった問題があった。また、ハンダを用いる方法においても、接合後に基板とＩＣチップの熱膨張収縮差を緩和する為に封止樹脂を流し込み硬化する必要があった。この樹脂封止には、２〜４時間の時間を必要とし、生産性がきわめて悪いといった問題があった。
【００１１】
本発明は、上記従来の問題点に鑑みて、回路基板とＩＣチップを接合した後に、ＩＣチップと基板の間に流し込む封止樹脂工程やバンプの高さを一定に揃えるバンプレベリング工程を必要とせず、ＩＣチップを基板に生産性良くかつ高信頼性で接合する回路基板へのＩＣチップの実装方法及び装置を提供することを目的とする。
【００１２】
また、本発明は、上記従来の問題点に鑑みて、回路基板と電子部品を生産性よく直接接合する回路基板への電子部品の実装方法を提供することを目的とする。
【００１３】
（発明の開示）
本発明は、上記課題を解決するため、以下のように構成している。
【００１４】
本発明の第１態様によれば、導電性接着剤を電子部品の電極のワイヤボンディングにより形成されたバンプに転写し、
回路基板には、絶縁性で導電粒子を含まない熱硬化性樹脂として、上記電子部品の上記電極を結んだ外形寸法より小さい形状寸法の固形の熱硬化性樹脂シートを貼り付けたのち、上記バンプと上記回路基板の電極を位置合わせし、
加熱されたヘッドにより、上記熱硬化性樹脂シートを加熱しながら、上記基板と上記電子部品の両方の反りやうねりを矯正することができるように上記電子部品を上記回路基板に加圧押圧して、上記回路基板の反り矯正を同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により加熱して最初は軟化して上記熱硬化性樹脂が流れて上記電子部品のエッヂまで流れ出て封止しつつ上記熱硬化性樹脂が硬化して、上記電子部品と上記回路基板を接合するようにしたことを特徴とする電子部品の実装方法を提供する。
本発明の第２態様によれば、回路基板に、絶縁性で導電粒子を含まない熱硬化性樹脂として、片面又は両面にフラックス層を形成した固形の熱硬化性樹脂シートを貼り付けたのち、電子部品の電極のワイヤボンディングにより形成されたバンプと上記回路基板の電極を位置合わせし、
加熱されたヘッドにより上記基板と上記電子部品の両方の反りやうねりを矯正することができるように上記電子部品を上記回路基板に加圧押圧して、上記回路基板の反り矯正を同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを硬化し、その樹脂シートを上記バンプが突き破る際に上記フラックス層のフラックス成分が上記バンプに付着し、該バンプが上記回路基板の上記電極と接合されて上記電子部品と上記回路基板を接合するようにしたことを特徴とする電子部品の実装方法を提供する。
本発明の第３態様によれば、電子部品の電極のワイヤボンディングにより形成されたバンプ及び回路基板の電極の少なくとも一方に対応する位置に形成された孔内に、表面に金メッキを施した樹脂ボール、又は、ニッケル粒子、又は、銀、銀−パラジウム、若しくは、金からなる導電粒子、又は、導電ペースト、又は、金球からなる粒子を、上記バンプと上記回路基板の上記電極とを導通させる方向に埋め込んだ固形の熱硬化性樹脂シートを、上記熱硬化性樹脂として、上記回路基板の上記電極と位置合わせして貼り付けたのち、上記電子部品の上記バンプと上記回路基板の上記電極を位置合わせし、
加熱されたヘッドにより、上記熱硬化性樹脂シートを加熱しながら上記基板と上記電子部品の両方の反りやうねりを矯正することができるように上記電子部品を上記回路基板に押圧して、上記回路基板の反り矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して、上記電子部品の上記バンプと上記回路基板の上記電極とを直接接合するようにしたことを特徴とする電子部品の実装方法を提供する。
本発明の第４態様によれば、電子部品を回路基板へ実装する際に、上記電子部品の電極及び上記回路基板の電極の少なくとも一方に対応する位置に形成された孔に、表面に金メッキを施した樹脂ボール、又は、ニッケル粒子、又は、銀、銀−パラジウム、若しくは、金からなる導電粒子、又は、導電ペースト、又は、金球からなる粒子を、上記電子部品の上記電極と上記回路基板の上記回路電極と相挟む方向でかつ相互に導通させる方向に埋め込んだ固形の熱硬化性樹脂シートを、上記熱硬化性樹脂として、上記回路基板の上記電極と位置合わせして貼付けたのち、上記電子部品の上記電極と上記回路基板の上記電極を位置合わせし、
上記熱硬化性樹脂シートを加熱しながら超音波振動を上記電子部品に印加しながら上記基板と上記電子部品の両方の反りやうねりを矯正することができるように上記電子部品を上記回路基板に押圧して、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して接合するようにしたことを特徴とする電子部品の実装方法を提供する。
本発明の第５態様によれば、電子部品の電極を結んだ外形寸法より小さい形状寸法の固形のシート状でありかつ絶縁性で導電粒子を含まない熱硬化性樹脂を介在させながら、回路基板の電極と電子部品の電極にワイヤボンディングにより形成されたバンプとを位置合わせし、
加熱されたヘッドにより上記電子部品を上記回路基板に加圧押圧して、加熱しながら、上記基板と上記電子部品の両方の反りやうねりを矯正することができるように上記電子部品を上記回路基板に押圧し、上記基板の反り矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂を上記熱により加熱して最初は軟化して上記熱硬化性樹脂が流れて上記電子部品のエッヂまで流れ出て封止しつつ上記熱硬化性樹脂が硬化して、上記電子部品と上記回路基板を接合して両電極を電気的に接続するようにした電子部品の実装方法を提供する。
本発明の第６態様によれば、上記熱硬化性樹脂の体積は上記電子部品と上記回路基板との間の空間の体積より大きくして、上記空間からはみ出すように上記熱硬化性樹脂が流れ出て上記封止を行うようにした第５の態様に記載の電子部品の実装方法を提供する。
本発明の第７態様によれば、上記電子部品はＩＣチップであるようにした第１〜６のうちのいずれか１つの態様に記載の電子部品の実装方法を提供する。
本発明の第８態様によれば、上記加熱しながら上記電子部品を上記回路基板に押圧するとき、上記バンプはその頭部が上記基板の上記電極上で変形されながら押しつけられて、最終的に、上記バンプの上記頭部が折れ曲がって重なり合うように変形するようにした第１〜３，５〜７のいずれか１つの態様に記載の電子部品の実装方法を提供する。
本発明の第９態様によれば、上記熱硬化性樹脂は上記回路基板側に配置されている第１〜８のいずれか１つの態様に記載の電子部品の実装方法を提供する。
本発明の第１０態様によれば、上記熱硬化性樹脂は上記電子部品側に配置されている第１〜８のいずれか１つの態様に記載の電子部品の実装方法を提供する。
本発明の第１１態様によれば、上記加熱されたヘッドにより上記電子部品を上記回路基板に加圧押圧するとき、上記加熱されたヘッドにより、１バンプあたり２０ｇｆ以上の加圧力により上記電子部品を上記回路基板に加圧押圧する第１〜３，５〜６のいずれか１つの態様に記載の電子部品の実装方法を提供する。
本発明の第１２態様によれば、第１〜１１のいずれか１つの態様に記載の電子部品の実装方法により電子部品を接合した回路基板を提供する。
本発明の第１参考態様によれば、絶縁性で導電粒子を含まない熱硬化性樹脂を介在させながら、回路基板の電極と電子部品の電極にワイヤボンディングにより形成されバンプとを位置合わせし、
加熱しながら、上記電子部品を上記回路基板に１バンプあたり２０ｇｆ以上の加圧力により押圧し、上記基板の反り矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂を上記熱により硬化して、上記電子部品と上記回路基板を接合して両電極を電気的に接続するようにした電子部品の実装方法を提供する。
【００１５】
本発明の第２参考態様によれば、記位置合わせにおいては、レベリングせずに、上記熱硬化性樹脂を介在させながら、上記回路基板の電極と上記電子部品の電極にワイヤボンディングにより形成されたバンプとを位置合わせし、
上記接合においては、加熱しながら、上記電子部品を上記回路基板に１バンプあたり２０ｇｆ以上の加圧力により押圧し、上記バンプのレベリングと上記基板の反り矯正とを同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂を上記熱により硬化して、上記電子部品と上記回路基板を接合して両電極を電気的に接続するようにした第１参考態様に記載の電子部品の実装方法を提供する。
【００１６】
本発明の第３参考態様によれば、上記熱硬化性樹脂は、異方性導電膜を有する熱硬化性樹脂のシートである第１又は２参考態様に記載の電子部品の実装方法を提供する。
【００１７】
本発明の第４参考態様によれば、上記位置合わせの前に、上記回路基板に、上記熱硬化性樹脂として、上記電子部品の電極を結んだ外形寸法より小さい形状寸法の固形の熱硬化性樹脂シートを貼り付けたのち上記位置合わせを行い、
上記接合においては、上記熱硬化性樹脂シートを加熱しながら、上記電子部品を上記回路基板に加圧押圧して、上記回路基板の反り矯正を同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して、上記電子部品と上記回路基板を接合するようにした第１参考態様に記載の電子部品の実装方法を提供する。
【００１８】
本発明の第５参考態様によれば、上記位置合わせの前に、導電性接着剤を上記電子部品の上記電極の上記バンプに転写し、
上記位置合わせの前に、上記回路基板には、上記熱硬化性樹脂として、上記電子部品の上記電極を結んだ外形寸法より小さい形状寸法の固形の熱硬化性樹脂シートを貼り付けたのち、上記バンプと上記回路基板の電極を位置合わせし、
上記接合においては、上記熱硬化性樹脂シートを加熱しながら、上記電子部品を上記回路基板に加圧押圧して、上記回路基板の反り矯正を同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して、上記電子部品と上記回路基板を接合するようにした第１参考態様に記載の電子部品の実装方法を提供する。
【００１９】
本発明の第６参考態様によれば、上記回路基板には、上記熱硬化性樹脂として、片面又は両面にフラックス層を形成した固形の熱硬化性樹脂シートを貼り付けたのち、上記電子部品の上記電極の上記バンプと上記回路基板の上記電極を位置合わせし、
上記接合においては、加熱されたヘッドにより上記電子部品を上記回路基板に加圧押圧して、上記回路基板の反り矯正を同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを硬化し、その樹脂シートを上記バンプが突き破る際に上記フラックス層のフラックス成分が上記バンプに付着し、該バンプが上記回路基板の上記電極と接合されて上記電子部品と上記回路基板を接合するようにした第１参考態様に記載の電子部品の実装方法を提供する。
【００２０】
本発明の第７参考態様によれば、上記位置合わせ前に、上記電子部品の上記電極の上記バンプ及び上記回路基板の上記電極の少なくとも一方に対応する位置に形成された孔内に、表面に金メッキを施した樹脂ボール、又は、ニッケル粒子、又は、銀、銀−パラジウム、若しくは、金からなる導電粒子、又は、導電ペースト、又は、金球からなる粒子を、上記バンプと上記回路基板の上記電極とを導通させる方向に埋め込んだ固形の熱硬化性樹脂シートを、上記熱硬化性樹脂として、上記回路基板の上記電極と位置合わせして貼り付けたのち、上記電子部品の上記バンプと上記回路基板の上記電極を位置合わせし、
上記接合においては、上記熱硬化性樹脂シートを加熱しながら、上記電子部品を上記回路基板に押圧して、上記回路基板の反り矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して接合するようにした第１参考態様に記載の電子部品の実装方法を提供する。
【００２１】
本発明の第８参考態様によれば、上記位置合わせ前に、上記電子部品を上記回路基板へ実装する際に、上記電子部品の上記電極及び上記回路基板の上記電極の少なくとも一方に対応する位置に形成された孔に、少なくとも上記電子部品の電極に被さるパッシベイション膜の厚みより大きく、上記回路基板の電極の厚みより小さい寸法でかつ、表面に金メッキを施した樹脂ボール、又は、ニッケル粒子、又は、銀、銀−パラジウム、若しくは、金からなる導電粒子、又は、導電ペースト、又は、金球からなる粒子を、上記電子部品の上記電極と上記回路基板の上記回路電極と相挟む方向でかつ相互に導通させる方向に埋め込んだ固形の熱硬化性樹脂シートを、上記熱硬化性樹脂として、上記回路基板の上記電極と位置合わせして貼付けたのち、上記電子部品の上記電極と上記回路基板の上記電極を位置合わせし、
上記接合においては、上記熱硬化性樹脂シートを加熱しながら超音波振動を上記電子部品に印加しながら上記電子部品を上記回路基板に押圧して、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して接合するようにした第１参考態様に記載の電子部品の実装方法を提供する。
【００２２】
本発明の第９参考態様によれば、上記異方性導電膜に含まれる導電粒子が、ニッケル粉に金メッキを施したものである第３参考態様に記載の電子部品の実装方法を提供する。
【００２３】
本発明の第１０参考態様によれば、上記熱硬化性樹脂は熱硬化性樹脂シートであるようにした第１〜９参考態様のいずれかに記載の電子部品の実装方法を提供する。
【００２４】
本発明の第１１参考態様によれば、上記熱硬化性樹脂のシートは、その厚みが接合後の上記電子部品のアクティブ面と上記回路基板の電極が形成された面との隙間より厚い厚さとするようにした第１０参考態様に記載の電子部品の実装方法を提供する。
【００２５】
本発明の第１２参考態様によれば、上記熱硬化性樹脂は熱硬化性接着剤であるようにした第１又は２参考態様に記載の電子部品の実装方法を提供する。
【００２６】
本発明の第１３参考態様によれば、絶縁性で導電粒子を含まない熱硬化性樹脂を介在させながら、回路基板の電極と電子部品の電極にワイヤボンディングにより形成されバンプとを位置合わせする位置合わせ装置と、
上記熱硬化性樹脂を加熱する加熱装置と、
上記加熱装置により上記熱硬化性樹脂を加熱しながら、上記電子部品を上記回路基板に１バンプあたり２０ｇｆ以上の加圧力により押圧し、上記基板の反り矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂を上記熱により硬化して、上記電子部品と上記回路基板を接合して両電極を電気的に接続するよう接合装置とを備えるようにした電子部品の実装装置を提供する。
【００２７】
本発明の第１４参考態様によれば、上記位置合わせ装置は、レベリングせずに、上記熱硬化性樹脂を介在させながら、上記回路基板の電極と上記電子部品の電極にワイヤボンディングにより形成されたバンプとを位置合わせするものであり、
上記接合装置は、上記加熱装置により上記熱硬化性樹脂を加熱しながら、上記電子部品を上記回路基板に１バンプあたり２０ｇｆ以上の加圧力により押圧し、上記バンプのレベリングと上記基板の反り矯正とを同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂を上記熱により硬化して、上記電子部品と上記回路基板を接合して両電極を電気的に接続するようにした第１３参考態様に記載の電子部品の実装装置を提供する。
【００２８】
本発明の第１５参考態様によれば、上記熱硬化性樹脂は、異方性導電膜を有する熱硬化性樹脂のシートである第１３又は１４参考態様に記載の電子部品の実装装置を提供する。
【００２９】
本発明の第１６参考態様によれば、上記位置合わせ装置は、上記回路基板に、上記熱硬化性樹脂として、上記電子部品の電極を結んだ外形寸法より小さい形状寸法の固形の熱硬化性樹脂シートを貼り付けたのち、上記電子部品の上記電極のバンプと上記回路基板の電極を位置合わせし、
上記接合装置は、上記熱硬化性樹脂シートを加熱しながら、上記電子部品を上記回路基板に加圧押圧して、上記回路基板の反り矯正を同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して、上記電子部品と上記回路基板を接合するようにした第１３参考態様に記載の電子部品の実装装置を提供する。
【００３０】
本発明の第１７参考態様によれば、上記位置合わせの前に、導電性接着剤を上記電子部品の上記電極の上記バンプに転写し、
上記位置合わせの前に、上記回路基板には、上記熱硬化性樹脂として、上記電子部品の上記電極を結んだ外形寸法より小さい形状寸法の固形の熱硬化性樹脂シートを貼り付けたのち、上記バンプと上記回路基板の電極を位置合わせし、
上記接合においては、上記熱硬化性樹脂シートを加熱しながら、上記電子部品を上記回路基板に加圧押圧して、上記回路基板の反り矯正を同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して、上記電子部品と上記回路基板を接合するようにした第１３参考態様に記載の電子部品の実装装置を提供する。
【００３１】
本発明の第１８参考態様によれば、上記位置合わせ装置は、上記回路基板には、上記熱硬化性樹脂として、片面又は両面にフラックス層を形成した固形の熱硬化性樹脂シートを貼り付けたのち、上記電子部品の上記電極の上記バンプと上記回路基板の上記電極を位置合わせし、
上記位置合わせ装置は、加熱されたヘッドにより上記電子部品を上記回路基板に加圧押圧して、上記回路基板の反り矯正を同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを硬化し、その樹脂シートを上記バンプが突き破る際に上記フラックス層のフラックス成分が上記バンプに付着し、該バンプが上記回路基板の上記電極と接合されて上記電子部品と上記回路基板を接合するようにした第１３参考態様に記載の電子部品の実装装置を提供する。
【００３２】
本発明の第１９参考態様によれば、上記位置合わせ装置は、上記電子部品の上記電極の上記バンプ及び上記回路基板の上記電極の少なくとも一方に対応する位置に形成された孔内に、表面に金メッキを施した樹脂ボール、又は、ニッケル粒子、又は、銀、銀−パラジウム、若しくは、金からなる導電粒子、又は、導電ペースト、又は、金球からなる粒子を、上記バンプと上記回路基板の上記電極とを導通させる方向に埋め込んだ固形の熱硬化性樹脂シートを、上記熱硬化性樹脂として、上記回路基板の上記電極と位置合わせして貼り付けたのち、上記電子部品の上記バンプと上記回路基板の上記電極を位置合わせし、
上記接合装置は、上記熱硬化性樹脂シートを加熱しながら、上記電子部品を上記回路基板に押圧して、上記回路基板の反り矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して接合するようにした第１３参考態様に記載の電子部品の実装装置を提供する。
【００３３】
本発明の第２０参考態様によれば、上記位置合わせ装置は、上記電子部品を上記回路基板へ実装する際に、上記電子部品の上記電極及び上記回路基板の上記電極の少なくとも一方に対応する位置に形成された孔に、少なくとも上記電子部品の電極に被さるパッシベイション膜の厚みより大きく、上記回路基板の電極の厚みより小さい寸法でかつ、表面に金メッキを施した樹脂ボール、又は、ニッケル粒子、又は、銀、銀−パラジウム、若しくは、金からなる導電粒子、又は、導電ペースト、又は、金球からなる粒子を、上記電子部品の上記電極と上記回路基板の上記回路電極と相挟む方向でかつ相互に導通させる方向に埋め込んだ固形の熱硬化性樹脂シートを、上記熱硬化性樹脂として、上記回路基板の上記電極と位置合わせして貼付けたのち、上記電子部品の上記電極と上記回路基板の上記電極を位置合わせし、
上記接合装置は、上記熱硬化性樹脂シートを加熱しながら超音波振動を上記電子部品に印加しながら上記電子部品を上記回路基板に押圧して、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して接合するようにした第１３参考態様に記載の電子部品の実装装置を提供する。
【００３４】
本発明の第２１参考態様によれば、上記異方性導電膜に含まれる導電粒子が、ニッケル粉に金メッキを施したものである第１５参考態様に記載の電子部品の実装装置を提供する。
【００３５】
本発明の第２２参考態様によれば、上記熱硬化性樹脂は熱硬化性樹脂シートであるようにした第１３〜２１参考態様のいずれかに記載の電子部品の実装装置を提供する。
【００３６】
本発明の第２３参考態様によれば、上記熱硬化性樹脂のシートは、その厚みが接合後の上記電子部品のアクティブ面と上記回路基板の電極が形成された面との隙間より厚い厚さとするようにした第２２参考態様に記載の電子部品の実装装置を提供する。
【００３７】
本発明の第２４参考態様によれば、上記熱硬化性樹脂は熱硬化性接着剤であるようにした第１３又は１４参考態様に記載の電子部品の実装装置を提供する。
【００３８】
本発明の第２５参考態様によれば、上記位置合わせ装置と上記接合装置は１つの装置で構成されるようにした第１２から１４参考態様のいずれかに記載の電子部品の実装装置を提供する。
【００３９】
本発明の第２６参考態様によれば、上記位置合わせ後でかつ上記接合前において、上記バンプに導電性ペーストを付着させた後、この導電性ペーストを硬化させて上記バンプの一部として機能させるようにし、上記接合において、上記熱硬化性樹脂を上記硬化した導電性ペーストが突き破って上記回路基板の電極と電気的に接続するようにした第１から１２参考態様のいずれかに記載の電子部品の実装方法を提供する。
【００４０】
本発明の第２７参考態様によれば、上記位置合わせ後でかつ上記接合前において、上記バンプに導電性ペーストを付着させた後、この導電性ペーストを硬化させて上記バンプの一部として機能させるようにし、上記接合において、上記熱硬化性樹脂を上記硬化した導電性ペーストが突き破って上記回路基板の電極と電気的に接続するようにした第１３から２５参考態様のいずれかに記載の電子部品の実装装置を提供する。
【００４１】
本発明の第２８参考態様によれば、上記熱硬化性樹脂は熱硬化性樹脂シートであり、その熱硬化性樹脂シートは上記回路基板側に配置されている第１から９のいずれか又は１１参考態様に記載の電子部品の実装方法を提供する。
【００４２】
本発明の第２９参考態様によれば、上記熱硬化性樹脂シートは上記電子部品側に配置されている第１から９のいずれか又は１１参考態様に記載の電子部品の実装方法を提供する。
【００４３】
本発明の第３０参考態様によれば、上記熱硬化性樹脂は熱硬化性樹脂シートであり、その熱硬化性樹脂シートは上記回路基板側に配置されている第１３から２１のいずれか又は２３参考態様に記載の電子部品の実装装置を提供する。
【００４４】
本発明の第３１参考態様によれば、上記熱硬化性樹脂は熱硬化性樹脂シートであり、その熱硬化性樹脂シートは上記電子部品側に配置されている第１３から２１のいずれか又は２３参考態様に記載の電子部品の実装装置を提供する。
上記参考態様によれば、例えば、電子部品例えばＩＣチップを回路基板へ実装する際に、ＩＣチップのＡｌ又は、ＡｌにＳｉ若しくはＣｕなどを添加して形成された電極パッドにワイヤボンディング装置を用いてＡｕワイヤーに放電によりボールを形成し、キャピラリーによりそのボールに超音波を加えながらＩＣチップの電極パッドに接合する。
【００４５】
（発明を実施するための最良の形態）
本発明の記述を続ける前に、添付図面において同じ部品については同じ参照符号を付している。
【００４６】
以下、本発明の参考形態にかかるＩＣチップの実装方法及びその製造装置を図１から図３０を参照しながら説明する。
【００４７】
本発明の参考形態にかかる回路基板へのＩＣチップ実装方法を図１〜図２０を用いて説明する。図１のＩＣチップ１においてＩＣチップ１のＡｌパッド電極２にワイヤボンディング装置により図１１〜１６のごとき動作によりバンプ（突起電極）３を形成する。すなわち、図１１でホルダ９３から突出したワイヤ９５の下端にボール９６を形成し、図１２でワイヤ９５を保持するホルダ９３を下降させ、ボール９３をＩＣチップ１の電極２に接合して大略バンプ３の形状を形成し、図１３でワイヤ９５を下方に送りつつホルダ９３の上昇を開始し、図１４に示すような大略矩形のループ９９にホルダ９３を移動させて図１５に示すようにバンプ３の上部に湾曲部９８を形成し、引きちぎることにより図１６に示すようなバンプ３を形成する。あるいは、図１２でワイヤ９５をホルダ９３でクランプして、ホルダ９３を上昇させて上方に引き上げることにより、金ワイヤ９５を引きちぎり、図１７のようなバンプ３の形状を形成するようにしてもよい。このように、ＩＣチップ１の各電極２にバンプ３を形成した状態を図２に示す。
【００４８】
次に、図３に示す回路基板４の電極５上に、図４に示すように、ＩＣチップ１の大きさより若干大きな寸法にてカットされた熱硬化性樹脂シート６を配置し、例えば８０〜１２０℃に熱せられた貼付けツール７により、例えば５〜１０ｋｇｆ／ｃｍ2程度の圧力で熱硬化性樹脂シート６を基板４の電極５上に貼り付ける。この後、熱硬化性樹脂シート６のツール７側に取り外し可能に配置されたセパレータ６ａを剥がすことにより、基板４の準備工程が完了する。このセパレータ６ａは、ツ−ル７に熱硬化性樹脂シート６が貼り付くのを防止するためのものである。ここで、熱硬化性樹脂シート６は、シリカなどの無機系フィラーを入れたもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)、無機系フィラーを全く入れないもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)が好ましいとともに、後工程のリフロー工程での高温に耐えうる程度の耐熱性（例えば、２４０℃に１０秒間耐えうる程度の耐熱性）を有することが好ましい。
【００４９】
次に、図５及び図６に示すように、熱せられた接合ツール８により、上記前工程でバンプ３が電極２上に形成されたＩＣチップ１を、上記前工程で準備された基板４のＩＣチップ１の電極２に対応する電極５上に位置合わせしたのち押圧する。このとき、バンプ３は、その頭部３ａが、基板４の電極５上で図１８から図１９に示すように変形されながら押しつけられていく、このときＩＣチップ１を介してバンプ３側に印加する荷重は、バンプ３の径により異なるが、折れ曲がって重なり合うようになっているバンプ３の頭部３ａが、必ず図２０のように変形する程度の荷重を加えることが必要である。この荷重は最低でも２０（ｇｆ）を必要とする。荷重の上限は、ＩＣチップ１、バンプ３、回路基板４などが損傷しない程度とする。場合によって、その最大荷重は１００（ｇｆ）を越えることもある。なお、６ｍ及び６ｓは熱硬化性樹脂シート６が接合ツール８の熱により溶融した溶融中の熱硬化性樹脂及び溶融後に熱硬化された樹脂である。
【００５０】
なお、セラミックヒータ又はパルスヒータなどの内蔵するヒータ８ａにより熱せられた接合ツール８により、上記前工程でバンプ３が電極２上に形成されたＩＣチップ１を、上記前工程で準備された基板４のＩＣチップ１の電極２に対応する電極５上に図５及び図６に示すように位置合わせする位置合わせ工程と、位置合わせしたのち図７に示すように押圧接合する工程とを１つの位置合わせ兼押圧接合装置、例えば、図６の位置合わせ兼押圧接合装置で行うようにしてもよい。しかしながら、別々の装置、例えば、多数の基板を連続生産する場合において位置合わせ作業と押圧接合作業とを同時的に行うことにより生産性を向上させるため、位置合わせ工程は図２２の位置合わせ装置で行い、押圧接合工程は図２３の接合装置で行うようにしてもよい。なお、図２３では、生産性を向上させるため、２つの接合装置を示して、１枚の回路基板４の２個所を同時に押圧接合できるようにしている。
【００５１】
このとき、回路基板４は、ガラス布積層エポキシ基板（ガラエポ基板）やガラス布積層ポリイミド樹脂基板などが用いられる。これらの基板４は、熱履歴や、裁断、加工により反りやうねりを生じており、必ずしも完全な平面ではない。そこで、図２１及び２２に示すように、例えば約５μｍ以下に調整されるように平行度がそれぞれ管理された接合ツール８とステージ９とにより、接合ツール８側からステージ９側に向けて熱と荷重をＩＣチップ１を通じて回路基板４に局所的に印加することにより、その印加された部分の回路基板４の反りが矯正せしめられる。また、ＩＣチップ１は、アクティブ面の中心を凹として反っているが、これを接合時に２０ｇｆ以上の強い加重で加圧することで、基板４とＩＣチップ１の両方の反りやうねりを矯正することができる。このＩＣチップ１の反りは、ＩＣチップ１を形成するとき、Ｓｉに薄膜を形成する際に生じる内部応力により発生するものである。
【００５２】
こうして回路基板４の反りが矯正された状態で、例えば１４０〜２３０℃の熱がＩＣチップ１と回路基板４の間の熱硬化性樹脂シート６に例えば数秒〜２０秒程度印加され、この熱硬化性樹脂シート６が硬化される。このとき、最初は熱硬化性樹脂シート６を構成する熱硬化性樹脂が流れてＩＣチップ１のエッヂまで封止する。また、樹脂であるため、加熱されたとき、当初は自然に軟化するためこのようにエッヂまで流れるような流動性が生じる。熱硬化性樹脂の体積はＩＣチップ１と回路基板との間の空間の体積より大きくすることにより、この空間からはみ出すように流れ出て、封止効果を奏することができる。この後、加熱されたツール８が上昇することにより、加熱源がなくなるためＩＣチップ１と熱硬化性樹脂シート６の温度が急激に低下して、熱硬化性樹脂シート６は流動性を失い、図７及び図２０に示すように、ＩＣチップ１は硬化した熱硬化性樹脂６ｓにより回路基板４上に固定される。また、回路基板４側をステージ９により加熱しておくと、接合ツール８の温度をより低く設定することができる。
【００５３】
また、熱硬化性樹脂シート６を貼り付ける代わりに、図８に示すように、熱硬化性接着剤６ｂを回路基板４上に、ディスペンスなどによる塗布、又は印刷、又は転写するようにしてもよい。熱硬化性接着剤６ｂを使用する場合は、基本的には上記した熱硬化性樹脂シート６を用いる工程と同一の工程を行う。熱硬化性樹脂シート６を使用する場合には、固体ゆえに取り扱いやすいとともに、液体成分が無いため高分子で形成することができ、ガラス転移点の高いものを形成しやすいといった利点がある。これに対して、熱硬化性接着剤６ｂを使用する場合には、基板４の任意の位置に任意の大きさに塗布、印刷、又は転写することができる。
【００５４】
また、熱硬化性樹脂に代えて異方性導電膜（ＡＣＦ）を用いてもよく、さらに、異方性導電膜に含まれる導電粒子として、ニッケル粉に金メッキを施したものを用いることにより、電極５とバンプ３との間での接続抵抗値を低下せしめることができて尚好適である。
【００５５】
このように熱硬化性樹脂シート６に代えて異方性導電膜１０を用いた場合の実装プロセスを図１１〜２９を用いて説明する。図２４のＩＣチップ１においてＩＣチップ１のＡｌパッド電極２にワイヤボンディング装置により図１１〜１６のごとき動作によりバンプ（突起電極）３を図２５のように形成する。あるいは、図１２でワイヤ９５をホルダ９３でクランプして上方に引き上げることにより、金ワイヤ９５を引きちぎり、図１７のようなバンプ形状としてもよい。
【００５６】
次に、図２６の回路基板４の電極５上に、図２７に示すように、ＩＣチップ１の大きさより若干大きな寸法にカットした異方性導電膜シート１０を配置し、例えば８０〜１２０℃に熱せられた貼付けツール７により例えば５〜１０ｋｇｆ／ｃｍ2程度の圧力で基板４に貼付ける。この後、異方性導電膜シート１０のツール側のセパレータを剥がすことにより基板４の準備工程が完了する。
【００５７】
次に、図２８に示されるように、熱せられた接合ツール８により、上記工程でバンプ３が形成されたＩＣチップ１を上記工程で準備された基板４のＩＣチップ１に対応する電極５上に位置合わせして異方性導電膜シート１０を介して押圧する。このとき、バンプ３は基板４の電極５上でバンプ３の頭部３ａが図１９から２０のごとく変形しながら押しつけられていく、このとき、印加する荷重は、バンプ３の径により異なるが、頭部３ａの折れ重なった部分が図２０のように必ず変形するようにする。また、このとき、図３０に示すように、異方性導電膜シート１０中の導電粒子１０ａが樹脂ボール球に金属メッキを施されている場合には、導電粒子１０ａが変形することが必要である。また、異方性導電膜シート１０中の導電粒子１０ａがニッケルなど金属粒子の場合には、バンプ３や基板側の電極５にめり込むような荷重を加えることが必要である。この荷重は最低でも２０（ｇｆ）を必要とする。最大では１００（ｇｆ）を越えることもある。
【００５８】
このとき、回路基板４としては、多層セラミック基板、ガラス布積層エポキシ基板（ガラエポ基板）、アラミド不織布基板、ガラス布積層ポリイミド樹脂基板、ＦＰＣ（フレキシブル・プリンテッド・サーキット）などが用いられる。これらの基板４は、熱履歴や、裁断、加工により反りやうねりを生じており、必ずしも完全な平面ではない。そこで、熱と荷重とをＩＣチップ１を通じて回路基板４に局所的に印加することにより、その印加された部分の回路基板４の反りが矯正される。
【００５９】
こうして、回路基板４の反りが矯正された状態で、例えば１４０〜２３０℃の熱がＩＣチップ１と回路基板４との間の異方性導電膜１０に例えば数秒〜２０秒程度印加され、この異方性導電膜１０が硬化される。このとき、最初は熱硬化性樹脂シート６を構成する熱硬化性樹脂が流れてＩＣチップ１のエッヂまで封止する。また、樹脂であるため、加熱されたとき、当初は自然に軟化するためこのようにエッヂまで流れるような流動性が生じる。熱硬化性樹脂の体積はＩＣチップ１と回路基板との間の空間の体積より大きくすることにより、この空間からはみ出すように流れ出て、封止効果を奏することができる。この後、加熱されたツール８が上昇することにより、加熱源がなくなるためＩＣチップ１と異方性導電膜１０の温度は急激に低下して、異方性導電膜１０は流動性を失い、図２９に示されるように、ＩＣチップ１は、異方性導電膜１０を構成していた樹脂１０ｓにより、回路基板４上に固定される。また、回路基板４側を加熱しておくと、接合ツール８の温度をより低くすることができる。
【００６０】
このようにすれば、熱硬化性樹脂シート６に代えて異方性導電膜１０を用いることができ、さらに、異方性導電膜１０に含まれる導電粒子１０ａとしてニッケル粉に金メッキを施したものを用いることにより、接続抵抗値を低下せしめることができて尚好適である。
【００６１】
なお、図１から図８までは、熱硬化性樹脂シート６又は熱硬化性接着剤６ｂを回路基板４側に形成することについて説明したが、これに限定されるものではなく、図９又は図１０に示すように、ＩＣチップ１側に形成するようにしてもよい。この場合、特に、熱硬化性樹脂シート６の場合には、熱硬化性樹脂シート６の回路基板側に取り外し可能に配置されたセパレータ６ａとともにゴムなどの弾性体１１７にＩＣチップ１を押し付けて、バンプ３の形状に沿って熱硬化性樹脂シート６がＩＣチップ１に貼り付けられるようにしてもよい。
【００６２】
次に、本発明の第１実施形態にかかる実装方法及び装置を図３１〜３３及び図３４〜３６を用いて説明する。前記したようにＩＣチップ１上の電極２に突起電極（バンプ）３を形成しておき、回路基板４には、図３２，３３及び図３４に示すように、ＩＣチップ１の電極２の内端縁を結んだ外形寸法ＯＬより小さい形状寸法のシート状の熱硬化性樹脂又は熱硬化性接着剤６を回路基板４の電極５を結んだ中心部分に貼り付け又は塗布しておく。次に、バンプ３と回路基板４の電極５を位置合わせし、図３１及び図３５に示すように、加熱されたヘッド８によりＩＣチップ１を回路基板４に加圧押圧して、基板４の反り矯正を同時に行いながら、ＩＣチップ１と回路基板４の間に介在する熱硬化性樹脂又は熱硬化性接着剤６を硬化する。このとき、熱硬化性樹脂又は熱硬化性接着剤６は、ヘッド８からＩＣチップ１を介して加えられた熱により上記したように軟化し、図３６のごとく貼り付けられた位置より加圧されて外側へ向かって流れ出る。この流れ出た熱硬化性樹脂又は熱硬化性接着剤６が封止材料（アンダーフィル）となり、バンプ３と電極５との接合の信頼性を著しく向上する。また、ある一定時間がたつと、上記熱硬化性樹脂又は熱硬化性接着剤６では徐々に硬化が進行し、最終的には硬化した樹脂６ｓによりＩＣチップ１と回路基板４を接合することになる。ＩＣチップ１を押圧している接合ツール８を上昇することで、ＩＣチップ１と回路基板４の電極５の接合が完了する。厳密に言えば、熱硬化の場合には、熱硬化性樹脂の反応は加熱している間に進み、接合ツール８が上昇するとともに流動性はほとんど無くなる。上記したような方法によると、接合前では熱硬化性樹脂又は熱硬化性接着剤６が電極５を覆っていないので、接合する際にバンプ３が電極５に直接接触し、電極５の下に熱硬化性樹脂又は熱硬化性接着剤６が入り込まず、バンプ３と電極５との間での接続抵抗値を低くすることができる。また、回路基板側を加熱しておくと、接合ヘッド８の温度をより低くすることができる。
【００６３】
次に、本発明の第２実施形態にかかる実装方法及び装置を図３７〜３９を用いて説明する。この第２実施形態は、レベリングした後に接合する実装方法及び装置である。
【００６４】
まず、図３７に示すように、ＩＣチップ１上の電極２に突起電極（バンプ）３を先に説明した方法によりワイヤボンディング装置を用いて形成し、皿状の容器に収納された導電性接着剤１１にバンプ３を浸けてバンプ３に導電性接着剤１１を転写する。一方、回路基板４には、ＩＣチップ１の電極２を結んだ外形寸法Ｌ1より小さい形状寸法Ｌ2の熱硬化性樹脂シート又は熱硬化性接着剤６を回路基板４の電極５を結んだ中心部分に貼り付け又は塗布しておく。次に、図３９に示すように、バンプ３と回路基板４の電極５を位置合わせし、加熱された接合ヘッド８によりＩＣチップ１を回路基板４に加圧押圧して、基板４の反り矯正を同時に行いながら、ＩＣチップ１と回路基板４の間に介在する熱硬化性樹脂又は熱硬化性接着剤６を硬化し、硬化した樹脂６ｓによりＩＣチップ１と回路基板４を接合する。このとき、熱硬化性樹脂又は熱硬化性接着剤６は、接合ヘッド８からＩＣチップ１を介して加えられた熱により上記したように軟化し、図３８のごとく貼り付けられた位置より加圧されて外側へ向かって流れ出る。この流れ出た熱硬化性樹脂又は熱硬化性接着剤６が封止材料（アンダーフィル）となり、バンプ３と電極５との間での接合の信頼性を著しく向上させる。また、このとき、バンプ３に付着した導電性接着剤１１も硬化せしめられ、導電性接着剤１１のみを硬化する加熱工程が不要となる。次いで、ＩＣチップ１を押圧しているツール８を上昇する。以上の工程によって、ＩＣチップ１と回路基板４の電極５の接合が完了する。また、回路基板側を加熱しておくと、接合ヘッド８の温度をより低くすることができる。また、Ｌ2＜ＬＢとしても、尚好適である。また、上記加熱を短時間で行っておき、その後、更に、本加熱を炉などで行ってもよい。このときには、樹脂の硬化収縮作用のあるものを用いることで同等の作用が得られる。又、アンダーフィルをすべて上記樹脂で行わずに、図４０に示すように、その一部をこの方法で行い、後に、図４１に示すように、アンダーフィル４００を注入するようにしてもよい。
【００６５】
なお、図３７において、ＩＣチップ１を保持するツール８にセラミックヒータ又はパルスヒータなどのヒータ８を内蔵させて図３８の工程を行う前に導電性接着剤１１を加熱（例えば６０から２００℃に加熱）して硬化させておけば、導電性接着剤１１がバンプ３の一部として機能させるようにすれば、熱硬化性樹脂シート又は熱硬化性接着剤６を突き通して貫通させることができる。よって、この場合には、ＩＣチップ１の電極２を結んだ外形寸法Ｌ1以上の大きな形状寸法Ｌ2の熱硬化性樹脂シート又は熱硬化性接着剤６を使用することができる。言い換えれば、熱硬化性樹脂シート又は熱硬化性接着剤６の大きさを全く考慮する必要がなくなる。
【００６６】
先の実施形態と同様に、上記熱硬化性樹脂シート又は熱硬化性接着剤６に代えて異方性導電膜１０を用いてもよい。また、さらに、異方性導電膜に含まれる導電粒子１０ａがニッケル粉に金メッキを施したものを用いることにより、バンプ３と電極５との間での接続抵抗値を低下せしめることができ、尚好適である。
【００６７】
本発明の第３実施形態にかかる実装方法及び装置を図４２〜４７を用いて説明する。図４２に示すように、ＩＣチップ１を回路基板４へ実装する際に、ＩＣチップ１上の電極（パッド）２に突起電極（バンプ）３を形成する。一方、図４３に示すように、熱硬化性樹脂シート６の片面又は両面にフラックス成分を塗布して乾燥することによりフラックス層１２を形成する。又は、フラックス成分を乾燥させて形成したフラックス成分シートを前記熱硬化性樹脂シート６に貼り付けてフラックス層１２を形成する。このようにフラックス層１２を有する熱硬化性樹脂シート６を、図４４に示すように、回路基板４に貼り付ける。このとき、フラックス層１２が回路基板４に接触するように熱硬化性樹脂シート６を貼り付ける。次に、バンプ３と回路基板４の電極５の位置合わせを行い、加熱されたヘッド８によりＩＣチップ１を回路基板４に加圧押圧する。このとき、図４６に示すように熱硬化性樹脂シート６のＩＣチップ側にもフラックス層１２を塗布形成している場合には、バンプ３が上記熱硬化性樹脂シート６のフラックス層１２に接触して付着する。また、熱硬化性樹脂シート６の基板側に形成されたフラックス層１２は、図４５に示すように基板側の電極５に形成された接合金属層１３に、上記熱硬化性樹脂シート６が基板４に貼り付けられた段階で付着する。ヘッド８によりＩＣチップ１を回路基板４に押圧していくと、ヘッド８からの熱がＩＣチップ１を介して熱硬化性樹脂シート６に伝達するとともに、基板４の反り矯正を同時に行いながら、フラックス層１２のフラックス成分を活性化する。また、ＩＣチップ１と回路基板４の間に介在する熱硬化性樹脂シート６を硬化し、その樹脂シート６をバンプ３が突き破る際にフラックス層１２のフラックスがバンプ３に付着するとともに、上記熱により溶融されかつ回路基板４の電極５上に形成された接合金属層１３と接触することにより、図４７に示すように、バンプ３と電極５とがフラックス及び接合金属層１３を介して接合して、ＩＣチップ１と回路基板５を接合する。
【００６８】
バンプ３として例えば比較的低温３００℃以下で溶融する金属を用いている場合には、回路基板４に接合金属層１３を具備してもしなくてもよいことはいうまでもない。また、回路基板側を加熱しておくと、接合ヘッド８の温度をより低くすることができる。
【００６９】
なお、この実施形態においても先の実施形態と同様に、熱硬化性樹脂シート６に代えて熱硬化性接着剤や異方性導電膜シート１０を使用することができることは言うまでもない。
【００７０】
次に、本発明の第４実施形態にかかる実装方法及び装置を図４８〜５４を用いて、説明する。この第４実施形態は、接合と同時でも同時でなくてもレベリングを全く行わない実装方法及び装置である。
【００７１】
図５２，５３に示すように、ＩＣチップ１を回路基板４へ実装する際に、ＩＣチップ１に図示しないワイヤボンディング装置を用いてＩＣチップ１上の電極２に突起電極（バンプ）３を形成しておく。図４８，４９に示すように熱硬化性樹脂シート６には、バンプ３及び回路基板４の電極５に対応する位置に、バンプ３と基板４の電極５とを接触させて導通させる方向（樹脂シート６の厚み方向）に貫通した貫通孔１５を形成する。そして、図５０，５１に示すように、導電粒子１４、例えば、表面に金メッキを施した樹脂ボール、又は、ニッケル粒子、又は、銀、銀−パラジウム、若しくは金からなる導電粒子、又は、導電ペースト、又は、金球からなる粒子をペースト状にしたものを上記貫通孔１５内に、印刷により又はスキージにより押し込むなどして埋め込んで導電性を有する熱硬化性樹脂シート６６を形成する。このように形成された樹脂シート６６を図５２，５３に示すように回路基板４の電極５と位置合わせして貼付ける。ペースト状の上記導電粒子１４を有する場合には、熱硬化性樹脂シート６６の熱硬化性接着剤の接合時の粘度よりも上記ペーストの粘度を高くしておくと、ＩＣチップ１の押圧時に上記ペーストが上記熱硬化性樹脂シート６６の樹脂に押し流されにくくなり、より好適である。
【００７２】
次に、図５２，５３に示すように、ＩＣチップ１のバンプ３と回路基板４の電極５を位置合わせし、加熱された接合ヘッド８によりＩＣチップ１を回路基板４に押圧して、バンプ３のレベリングと基板４の反り矯正を同時に行いながら、ＩＣチップ１と回路基板４の間に介在する熱硬化性樹脂シート６６中の熱硬化性樹脂を硬化して、図５４に示すように、硬化された樹脂６６ｓによりＩＣチップ１と回路基板４とを接合する。また、回路基板側を加熱しておくと、接合ヘッド８の温度をより低くすることができる。
【００７３】
次に、本発明の第５実施形態にかかる実装方法及び装置を図５５〜６２を用いて、説明する。この第５実施形態は、接合と同時でも同時でなくてもレベリングを全く行わない実装方法及び装置である。
【００７４】
図５５において、熱硬化性樹脂シート６６に回路基板４の電極５に対応する位置に、回路基板４の電極５と相挟む方向で、相互に導通させる方向に孔１５を形成し、図５６に示すように、その孔１５に導電粒子１６を挿入して形成する。この導電粒子１６としては、その粒子直径が、少なくともＩＣチップ１の電極２に被さるパッシベイション膜１ａの厚みｔpc（図６２参照）より大きく、基板４の電極５の厚みｔe（図５７参照）より小さい寸法で、かつ、図６０に示すように樹脂ボール１６ａの表面に金メッキ１６ｂを施した導電粒子１６、又は、図５９に示すようにニッケル粒子１７ａの表面に金メッキ１７ｂした導電粒子１７、又は、図６１に示すように銀、銀−パラジウム、若しくは、金そのものからなる導電粒子１８、又は、導電ペースト、又は、金球からなる粒子などが好ましい。次に、図５７に示すように、ＩＣチップ１の電極２を回路基板４の電極５と位置合わせして貼付けた後に、ＩＣチップ１の電極２と回路基板４の電極５を位置合わせし、先の実施形態と同様に加熱された接合ヘッド８により、該ヘッド８に連結された超音波振動発振装置から超音波振動をヘッド８を介してＩＣチップ１に印加しながらＩＣチップ１を回路基板４に押圧して、上記導電粒子１６の表面の金属を介して、ＩＣチップ１のＡｌ電極２と回路基板４の電極５を接合する。同時に、ＩＣチップ１と回路基板４の間に介在する熱硬化性樹脂シート６６を硬化して、図５８に示すように、硬化された樹脂６６ｓによりＩＣチップ１と回路基板４とを接合する。好適には、回路基板４の電極５の表面を金メッキしておくことが望ましい。また、回路基板側を加熱しておくと、接合ヘッド８の温度をより低くすることができる。ここで、超音波により、ＩＣチップ１のパッド上のＡｌ膜の酸化物を破り、新しいＡｌを露出させることができる。また、接合するときの温度を下げることも可能となるとともに、Ａｕ−Ａｌ合金化を促進させることもできる。なお、上記実施形態においては、先の実施形態と同様に熱硬化性樹脂シートに代えて熱硬化性接着剤や異方性導電膜１０を使用することもできる。
【００７５】
次に、参考例にかかる実装方法及び装置を図６６〜７０を用いて、説明する。この参考例は、接合と同時にレベリングを行う実装方法及び装置である。
【００７６】
図６６に示すＩＣチップ１の電極２に形成されたバンプ３を、図６７に示すようにＩＣチップ１をツール８で保持しながら導電性ペースト槽１０１の導電性ペースト１００内に浸すことにより、図６８に示すように、バンプ３に導電性ペースト１００を付着させる。その後、図６８に示すように、内蔵ヒータ８ａにより導電性ペースト１００を加熱して硬化させることにより、次工程で熱硬化性樹脂シート６又は熱硬化性接着剤６ｂを貫通しやすくする。すなわち、この導電性ペースト１００は、バンプ３の一部として機能するものである。その後、図６９に示す熱硬化性樹脂シート６を載置した回路基板４の電極５、又は、図７２に示す熱硬化性接着剤６ｂを載置した回路基板４の電極５に対して、図７０に示すように上記バンプ３が接触するようにＩＣチップ１を回路基板４に押圧する。この結果、図７１に示すように、導電性ペースト１００を介してバンプ３と電極５とが電気的に接続され、又は場合によってはバンプ３が直接電極５に電気的に接続される。このようにして、導電性ペースト１００を介在させることによりレベリングの不揃いなバンプ３を電極５に接続することができる。又、このとき、先の実施形態と同様に、加熱された接合ヘッド８によりＩＣチップ１を回路基板４に押圧して接合するとき、基板４の反り矯正を同時に行うことができる。なお、導電性ペースト１００としては上記したような種々のものを使用することができる。
【００７７】
上記種々の実施形態においては、熱硬化性樹脂シートに代えて熱硬化性接着剤を使用することができる。また、熱硬化性接着剤に代えて、異方性導電膜１０を用いることもできる。この場合においては、さらに、異方性導電膜１０に含まれる導電粒子としてニッケル粉に金メッキを施したものを用いるようにすると、バンプ３と電極５との間での接続抵抗値をさらに低下せしめることができて尚好適である。
【００７８】
本発明によれば、電子部品例えばＩＣチップと回路基板を接合するのに従来要した工程の多くを無くすことができ、非常に生産性がよくなる。また、接合材料として導電粒子の無い熱硬化性樹脂シート又は熱硬化性接着剤を用いた場合には、従来例２で示した方法に比べて安価なＩＣチップの実装方法を提供することができる。
【００７９】
さらに、以下のような効果をも奏することができる。
【００８０】
（１）バンプ形成
バンプをメッキで形成する方法（従来例３）では、専用のバンプ形成工程を半導体メーカーで行う必要があり、限定されたメーカーでしかバンプの形成ができない。ところが、本発明の方法によれば、ワイヤボンディング装置により、汎用のワイヤボンディング用のＩＣチップを用いることができ、ＩＣチップの入手が容易である。
【００８１】
従来例１の方法に比べて、導電性接着剤の転写といった不安定な転写工程での接着剤の転写量を安定させるためのバンプレベリングが不要となり、そのようなレベリング工程用のレベリング装置が不要となる。
【００８２】
本発明の上記第４実施形態の方法によれば、ＩＣチップへのバンプ形成が不要であり、より簡便でかつ生産性よく、安価な実装方法を提供することが可能である。
【００８３】
（２）ＩＣチップと回路基板の接合
従来例２の方法によれば、接続抵抗は、バンプと回路基板の電極の間に存在する導電粒子の数に依存していたが、本発明では、独立した工程としてのレベリング工程においてバンプをレベリングせずに回路基板の電極に従来例１、２よりも強い荷重で押しつけて接合するため、介在する粒子数に接続抵抗値が依存せず、安定して接続抵抗値が得られる。
【００８４】
バンプのレベリングを接合と同時に行うので、独立したレベリング工程が不要であるばかりでなく、接合時に回路基板の反りやうねりを変形させて矯正しながら接合するので、又は、バンプに付着させた導電性ペーストを硬化して接合時に導電性ペーストを変形させることによりバンプのレベリングを一切不要として、接合時に回路基板の反りやうねりを変形させて矯正しながら接合するので、反りやうねりに強い。従来例１では１０μｍ／ＩＣ（１個のＩＣチップ当たり１０μｍの厚み反り寸法精度が必要であることを意味する。）、従来例２では２μｍ／ＩＣ、従来例３でも１μｍ／ＩＣ（バンプ高さバラツキ±１μｍ以下）というような高精度の基板やバンプの均一化が必要であり、実際上は、ＬＣＤに代表されるガラス基板が用いられている。ところが、本発明の方法によれば、上記実施形態で説明したごとく、樹脂基板、フレキ基板、多層セラミック基板などを用いることができ、より低廉で汎用性のあるＩＣチップの接合方法を提供することができる。
【００８５】
また、従来例１で必要とした導電性接着剤でＩＣチップと回路基板を接合した後にＩＣチップの下に封止樹脂（アンダーフィルコート）を行う必要がなく、工程を短縮することができる。
【００８６】
なお、上記熱硬化性樹脂シート６６において形成される孔１５は、ＩＣチップ１の電極２又はバンプ３の位置、又は、回路基板４の電極５の位置のいずれか一方の位置に形成すればよい。例えば、回路基板４の電極５の数がＩＣチップ１の電極２の数より多い場合には、ＩＣチップ１の電極２を接合するのに必要な数、従って、ＩＣチップ１の電極２に対応する位置及び数の孔１５を形成すればよい。
【００８７】
以上、本発明によれば、従来存在したどの接合工法よりも生産性よく、低廉なＩＣチップと回路基板の接合方法及びその装置を提供することができる。
【００８８】
明細書、請求の範囲、図面、要約書を含む１９９６年１２月２７日に出願された日本特許出願第８−３５０７３８号に開示されたものの総ては、参考としてここに総て取り込まれるものである。
【００８９】
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
【図面の簡単な説明】
本発明のこれらと他の目的と特徴は、添付された図面についての好ましい実施形態に関連した次の記述から明らかになる。この図面においては、
【図１】 本発明の参考形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図２】 本発明の参考形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図３】 本発明の参考形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図４】 本発明の参考形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図５】 本発明の参考形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図６】 本発明の参考形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図７】 本発明の参考形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図８】 本発明の参考形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図９】 本発明の参考形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図１０】 本発明の参考形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図１１】 本発明の参考形態における実装方法において、ＩＣチップのワイヤボンダーを用いたバンプ形成工程を示す説明図である。
【図１２】 本発明の参考形態における実装方法において、ＩＣチップのワイヤボンダーを用いたバンプ形成工程を示す説明図である。
【図１３】 本発明の参考形態における実装方法において、ＩＣチップのワイヤボンダーを用いたバンプ形成工程を示す説明図である。
【図１４】 本発明の参考形態における実装方法において、ＩＣチップのワイヤボンダーを用いたバンプ形成工程を示す説明図である。
【図１５】 本発明の参考形態における実装方法において、ＩＣチップのワイヤボンダーを用いたバンプ形成工程を示す説明図である。
【図１６】 本発明の参考形態における実装方法において、ＩＣチップのワイヤボンダーを用いたバンプ形成工程を示す説明図である。
【図１７】 本発明の参考形態における実装方法において、ＩＣチップのワイヤボンダーを用いたバンプ形成工程を示す説明図である。
【図１８】 本発明の参考形態にかかる実装方法において、回路基板とＩＣチップの接合工程を示す説明図である。
【図１９】 本発明の参考形態にかかる実装方法において、回路基板とＩＣチップの接合工程を示す説明図である。
【図２０】 本発明の参考形態にかかる実装方法において、回路基板とＩＣチップの接合工程を示す説明図である。
【図２１】 本発明の参考形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図２２】 本発明の参考形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図２３】 本発明の参考形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図２４】 本発明の参考形態の実装方法において熱硬化性樹脂シートに代えて異方性導電膜を使用する場合において、回路基板とＩＣチップの接合工程を示す説明図である。
【図２５】 本発明の参考形態の実装方法において熱硬化性樹脂シートに代えて異方性導電膜を使用する場合において、回路基板とＩＣチップの接合工程を示す説明図である。
【図２６】 本発明の参考形態の実装方法において熱硬化性樹脂シートに代えて異方性導電膜を使用する場合において、回路基板とＩＣチップの接合工程を示す説明図である。
【図２７】 本発明の参考形態の実装方法において熱硬化性樹脂シートに代えて異方性導電膜を使用する場合において、回路基板とＩＣチップの接合工程を示す説明図である。
【図２８】 本発明の参考形態の実装方法において熱硬化性樹脂シートに代えて異方性導電膜を使用する場合において、回路基板とＩＣチップの接合工程を示す説明図である。
【図２９】 本発明の参考形態の実装方法において熱硬化性樹脂シートに代えて異方性導電膜を使用する場合において、回路基板とＩＣチップの接合工程を示す説明図である。
【図３０】 本発明の参考形態において図２４〜図２９の参考形態での回路基板とＩＣチップの接合工程を示す説明図である。
【図３１】 本発明の第１実施形態にかかる実装方法において、回路基板とＩＣチップの接合工程を示す説明図である。
【図３２】 本発明の第１実施形態にかかる実装方法において、回路基板とＩＣチップの接合工程を示す説明図である。
【図３３】 本発明の第１実施形態にかかる実装方法において、回路基板とＩＣチップの接合工程を示す説明図である。
【図３４】 本発明の第１実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図３５】 本発明の第１実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図３６】 本発明の第１実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図３７】 本発明の第２実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図３８】 本発明の第２実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図３９】 本発明の第２実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４０】 本発明の第２実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４１】 本発明の第２実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４２】 本発明の第３実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４３】 本発明の第３実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４４】 本発明の第３実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４５】 本発明の第３実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４６】 本発明の第３実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４７】 本発明の第３実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４８】 本発明の第４実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４９】 本発明の第４実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図５０】 本発明の第４実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図５１】 本発明の第４実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図５２】 本発明の第４実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図５３】 本発明の第４実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図５４】 本発明の第４実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図５５】 本発明の第５実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図５６】 本発明の第５実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図５７】 本発明の第５実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図５８】 本発明の第５実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図５９】 本発明の第５実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図６０】 本発明の第５実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図６１】 本発明の第５実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図６２】 本発明の第５実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図６３】 従来の回路基板とのＩＣチップの接合方法を示す断面図である。
【図６４】 従来の回路基板とのＩＣチップの接合方法を示す説明図である。
【図６５】 従来の回路基板とのＩＣチップの接合方法を示す説明図である。
【図６６】 参考例である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図６７】 参考例である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図６８】 参考例である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図６９】 参考例である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図７０】 参考例である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図７１】 参考例である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図７２】 参考例である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。

Claims (12)

  1. 導電性接着剤（１１）を電子部品（１）の電極（２）のワイヤボンディングにより形成されたバンプ（３）に転写し、
    回路基板（４）には、絶縁性で導電粒子を含まない熱硬化性樹脂（６）として、上記電子部品の上記電極を結んだ外形寸法より小さい形状寸法の固形の熱硬化性樹脂シート（６）を貼り付けたのち、上記バンプと上記回路基板の電極（５）を位置合わせし、
    加熱されたヘッド（８）により、上記熱硬化性樹脂シート（６）を加熱しながら、上記基板と上記電子部品の両方の反りやうねりを矯正することができるように上記電子部品を上記回路基板に加圧押圧して、上記回路基板の反り矯正を同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により加熱して最初は軟化して上記熱硬化性樹脂が流れて上記電子部品のエッヂまで流れ出て封止しつつ上記熱硬化性樹脂が硬化して、上記電子部品と上記回路基板を接合するようにしたことを特徴とする電子部品の実装方法。
  2. 回路基板（４）に、絶縁性で導電粒子を含まない熱硬化性樹脂として、片面又は両面にフラックス層（１２）を形成した固形の熱硬化性樹脂シート（６）を貼り付けたのち、電子部品（１）の電極（２）のワイヤボンディングにより形成されたバンプ（３）と上記回路基板の電極（５）を位置合わせし、
    加熱されたヘッド（８）により上記基板と上記電子部品の両方の反りやうねりを矯正することができるように上記電子部品を上記回路基板に加圧押圧して、上記回路基板の反り矯正を同時に行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを硬化し、その樹脂シートを上記バンプが突き破る際に上記フラックス層のフラックス成分が上記バンプに付着し、該バンプが上記回路基板の上記電極と接合されて上記電子部品と上記回路基板を接合するようにしたことを特徴とする電子部品の実装方法。
  3. 電子部品（１）の電極（２）のワイヤボンディングにより形成されたバンプ（３）及び回路基板（４）の電極（５）の少なくとも一方に対応する位置に形成された孔（１５）内に、表面に金メッキを施した樹脂ボール、又は、ニッケル粒子、又は、銀、銀−パラジウム、若しくは、金からなる導電粒子、又は、導電ペースト、又は、金球からなる粒子（１４）を、上記バンプと上記回路基板の上記電極とを導通させる方向に埋め込んだ固形の熱硬化性樹脂シート（６６）を、上記熱硬化性樹脂として、上記回路基板の上記電極と位置合わせして貼り付けたのち、上記電子部品の上記バンプと上記回路基板の上記電極を位置合わせし、
    加熱されたヘッド（８）により、上記熱硬化性樹脂シート（６６）を加熱しながら、上記基板と上記電子部品の両方の反りやうねりを矯正することができるように上記電子部品を上記回路基板に押圧して、上記回路基板の反り矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して、上記電子部品の上記バンプと上記回路基板の上記電極とを直接接合するようにしたことを特徴とする電子部品の実装方法。
  4. 電子部品（１）を回路基板（４）へ実装する際に、上記電子部品の電極（２）及び上記回路基板の電極（５）の少なくとも一方に対応する位置に形成された孔（１５）に、表面に金メッキを施した樹脂ボール、又は、ニッケル粒子、又は、銀、銀−パラジウム、若しくは、金からなる導電粒子、又は、導電ペースト、又は、金球からなる粒子（１６）を、上記電子部品の上記電極と上記回路基板の上記回路電極と相挟む方向でかつ相互に導通させる方向に埋め込んだ固形の熱硬化性樹脂シート（６６）を、上記熱硬化性樹脂として、上記回路基板の上記電極と位置合わせして貼付けたのち、上記電子部品の上記電極と上記回路基板の上記電極を位置合わせし、
    上記熱硬化性樹脂シート（６６）を加熱しながら超音波振動を上記電子部品に印加しながら上記基板と上記電子部品の両方の反りやうねりを矯正することができるように上記電子部品を上記回路基板に押圧して、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化して接合するようにしたことを特徴とする電子部品の実装方法。
  5. 電子部品の電極を結んだ外形寸法より小さい形状寸法の固形のシート状でありかつ絶縁性で導電粒子を含まない熱硬化性樹脂（６）を介在させながら、回路基板（４）の電極（５）と電子部品（１）の電極（２）にワイヤボンディングにより形成されたバンプ（３）とを位置合わせし、
    加熱されたヘッド（８）により上記電子部品を上記回路基板に加圧押圧して、加熱しながら、上記基板と上記電子部品の両方の反りやうねりを矯正することができるように上記電子部品を上記回路基板に押圧し、上記基板の反り矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂を上記熱により加熱して最初は軟化して上記熱硬化性樹脂が流れて上記電子部品のエッヂまで流れ出て封止しつつ上記熱硬化性樹脂が硬化して、上記電子部品と上記回路基板を接合して両電極を電気的に接続するようにした電子部品の実装方法。
  6. 上記熱硬化性樹脂の体積は上記電子部品と上記回路基板との間の空間の体積より大きくして、上記空間からはみ出すように上記熱硬化性樹脂が流れ出て上記封止を行うようにした請求項５に記載の電子部品の実装方法。
  7. 上記電子部品はＩＣチップであるようにした請求項１〜６のうちのいずれか１つに記載の電子部品の実装方法。
  8. 上記加熱しながら上記電子部品を上記回路基板に押圧するとき、上記バンプはその頭部（３ａ）が上記基板の上記電極上で変形されながら押しつけられて、最終的に、上記バンプの上記頭部が折れ曲がって重なり合うように変形するようにした請求項１〜３，５〜６のいずれか１つに記載の電子部品の実装方法。
  9. 上記熱硬化性樹脂は上記回路基板側に配置されている請求項１〜８のいずれか１つに記載の電子部品の実装方法。
  10. 上記熱硬化性樹脂は上記電子部品側に配置されている請求項１〜８のいずれか１つに記載の電子部品の実装方法。
  11. 上記加熱されたヘッド（８）により上記電子部品を上記回路基板に加圧押圧するとき、上記加熱されたヘッド（８）により、１バンプあたり２０ｇｆ以上の加圧力により上記電子部品を上記回路基板に加圧押圧する請求項１〜３，５〜６のいずれか１つに記載の電子部品の実装方法。
  12. 請求項１〜１１のいずれか１つに記載の電子部品の実装方法により電子部品を接合した回路基板。
JP2000156287A 1996-12-27 2000-05-26 回路基板への電子部品の実装方法 Expired - Fee Related JP3927759B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8-350738 1996-12-27
JP35073896 1996-12-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP52985998A Division JP3150347B2 (ja) 1996-12-27 1997-12-26 回路基板への電子部品の実装方法及びその装置

Publications (2)

Publication Number Publication Date
JP2001007159A JP2001007159A (ja) 2001-01-12
JP3927759B2 true JP3927759B2 (ja) 2007-06-13

Family

ID=18412526

Family Applications (3)

Application Number Title Priority Date Filing Date
JP52985998A Expired - Lifetime JP3150347B2 (ja) 1996-12-27 1997-12-26 回路基板への電子部品の実装方法及びその装置
JP2000156304A Expired - Fee Related JP3880775B2 (ja) 1996-12-27 2000-05-26 回路基板への電子部品の実装方法
JP2000156287A Expired - Fee Related JP3927759B2 (ja) 1996-12-27 2000-05-26 回路基板への電子部品の実装方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP52985998A Expired - Lifetime JP3150347B2 (ja) 1996-12-27 1997-12-26 回路基板への電子部品の実装方法及びその装置
JP2000156304A Expired - Fee Related JP3880775B2 (ja) 1996-12-27 2000-05-26 回路基板への電子部品の実装方法

Country Status (6)

Country Link
US (1) US6981317B1 (ja)
EP (4) EP1445995B1 (ja)
JP (3) JP3150347B2 (ja)
KR (1) KR100384314B1 (ja)
DE (1) DE69737375T2 (ja)
WO (1) WO1998030073A1 (ja)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781924B1 (fr) * 1998-07-30 2002-11-29 St Microelectronics Sa Procede de montage de circuits integres
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
JP4977194B2 (ja) * 1999-01-29 2012-07-18 パナソニック株式会社 電子部品の実装方法
JP4097379B2 (ja) * 1999-01-29 2008-06-11 松下電器産業株式会社 電子部品の実装方法及びその装置
JP4459258B2 (ja) * 1999-01-29 2010-04-28 パナソニック株式会社 電子部品の実装方法
JP4097378B2 (ja) * 1999-01-29 2008-06-11 松下電器産業株式会社 電子部品の実装方法及びその装置
EP1204136B1 (en) * 1999-07-16 2009-08-19 Panasonic Corporation Method of fabricating a packaged semiconductor device
DE60045173D1 (de) * 1999-08-12 2010-12-09 Ibiden Co Ltd Mehrschichtige Leiterplatte mit einer Lötstoppzusammensetzung
EP1087435A1 (en) * 1999-09-23 2001-03-28 Ming-Tung Shen Electro-optic device and method for manufacturing the same
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP4489221B2 (ja) * 1999-12-14 2010-06-23 大日本印刷株式会社 転写用配線部材およびその製造方法
DE10002182A1 (de) * 2000-01-19 2001-08-09 Fraunhofer Ges Forschung Vorrichtung zur elektrischen und mechanischen Fügung von flächigen Anschlussstrukturen
EP1126517B1 (en) * 2000-02-09 2007-01-17 Interuniversitair Micro-Elektronica Centrum Method for flip-chip assembly of semiconductor devices using adhesives
JP2002313841A (ja) * 2000-04-14 2002-10-25 Namics Corp フリップチップ実装方法
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
EP1310992A1 (en) * 2000-06-14 2003-05-14 Sekisui Chemical Co., Ltd. Microparticle arrangement film, electrical connection film, electrical connection structure, and microparticle arrangement method
JP2002110715A (ja) * 2000-10-04 2002-04-12 Sony Corp 半導体装置の製造方法
KR100373186B1 (ko) * 2000-12-29 2003-02-25 엘지이노텍 주식회사 표면탄성파 소자 및 그 제조방법
DE10103456C1 (de) * 2001-01-25 2002-08-29 Infineon Technologies Ag Vorrichtung mit mindestens einem Halbleiterbauteil und einer Leiterplatte und Verfahren zur Herstellung einer elektromechanischen Verbindung zwischen beiden
JP4753329B2 (ja) * 2001-02-14 2011-08-24 日東電工株式会社 熱硬化性樹脂組成物および半導体装置
JP2002270642A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法
JP4417596B2 (ja) * 2001-09-19 2010-02-17 富士通株式会社 電子部品の実装方法
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
JP2003243448A (ja) 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
KR100499134B1 (ko) * 2002-10-28 2005-07-04 삼성전자주식회사 압축 접합 방법
JP4489411B2 (ja) 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
US20050014313A1 (en) * 2003-03-26 2005-01-20 Workman Derek B. Underfill method
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
KR100865060B1 (ko) * 2003-04-18 2008-10-23 이비덴 가부시키가이샤 플렉스 리지드 배선판
FI20030833A0 (fi) 2003-06-04 2003-06-04 Rafsec Oy Älytarra ja menetelmä älytarran valmistamiseksi
JP3804649B2 (ja) * 2003-09-19 2006-08-02 株式会社村田製作所 電子回路装置の製造方法および電子回路装置
JP4696450B2 (ja) * 2004-01-21 2011-06-08 パナソニック株式会社 スクリーン印刷装置
WO2005081602A1 (ja) * 2004-02-24 2005-09-01 Matsushita Electric Industrial Co., Ltd. 電子部品実装方法とそれに用いる回路基板及び回路基板ユニット
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
JP2006206833A (ja) * 2005-01-31 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 異方導電性接着剤及びこれを用いた接続構造、接続方法
JP4558539B2 (ja) * 2005-03-09 2010-10-06 日立協和エンジニアリング株式会社 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法
JP4733441B2 (ja) * 2005-06-27 2011-07-27 アスリートＦａ株式会社 電子部品の接合装置
CN100414404C (zh) * 2005-09-06 2008-08-27 群康科技(深圳)有限公司 电路元件连接结构及液晶显示面板
US20070054512A1 (en) * 2005-09-08 2007-03-08 International Business Machines Corporation Topography compensating land grid array interposer
JP5029597B2 (ja) * 2006-02-13 2012-09-19 パナソニック株式会社 カード型記録媒体およびカード型記録媒体の製造方法
JP4509043B2 (ja) * 2006-02-14 2010-07-21 株式会社新川 スタッドバンプの形成方法
JP4844168B2 (ja) 2006-02-28 2011-12-28 パナソニック株式会社 部品接合方法および部品積層方法
DE102006036728B4 (de) * 2006-08-05 2017-01-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte
JP4797894B2 (ja) * 2006-09-11 2011-10-19 パナソニック株式会社 電子部品搭載装置および電子部品実装方法
US7793817B2 (en) 2006-09-11 2010-09-14 Panasonic Corporation Electronic component placing apparatus and electronic component mounting method
JP2008192984A (ja) * 2007-02-07 2008-08-21 Elpida Memory Inc 半導体装置及びその製造方法
DE102007010731A1 (de) * 2007-02-26 2008-08-28 Würth Elektronik GmbH & Co. KG Verfahren zum Einbetten von Chips und Leiterplatte
US7851342B2 (en) * 2007-03-30 2010-12-14 Intel Corporation In-situ formation of conductive filling material in through-silicon via
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
WO2009122854A1 (ja) * 2008-04-03 2009-10-08 シャープ株式会社 配線基板、その配線基板を用いた半導体装置。
JP5682308B2 (ja) * 2008-05-16 2015-03-11 住友ベークライト株式会社 半導体部品の製造方法
KR101022921B1 (ko) 2008-11-25 2011-03-16 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
JP5285144B2 (ja) * 2009-03-26 2013-09-11 シャープ株式会社 チップ部品実装構造、チップ部品実装方法および液晶表示装置
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US8371497B2 (en) * 2009-06-11 2013-02-12 Qualcomm Incorporated Method for manufacturing tight pitch, flip chip integrated circuit packages
KR101208028B1 (ko) 2009-06-22 2012-12-04 한국전자통신연구원 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JP5533199B2 (ja) * 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
JP5719997B2 (ja) * 2011-09-16 2015-05-20 パナソニックＩｐマネジメント株式会社 電子部品の実装方法及び実装システム
US9105552B2 (en) * 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
JP5965185B2 (ja) * 2012-03-30 2016-08-03 デクセリアルズ株式会社 回路接続材料、及びこれを用いた半導体装置の製造方法
US8932909B2 (en) 2012-11-14 2015-01-13 International Business Machines Corporation Thermocompression for semiconductor chip assembly
JP5714631B2 (ja) * 2013-03-26 2015-05-07 富士フイルム株式会社 異方導電性シート及び導通接続方法
US9997491B2 (en) * 2013-07-08 2018-06-12 Sony Corporation Method of determining curing conditions, method of producing circuit device, and circuit device
CN104869754B (zh) * 2014-02-25 2018-06-26 财团法人工业技术研究院 嵌有导线的软性基板及其制造方法
US11472171B2 (en) * 2014-07-20 2022-10-18 X Display Company Technology Limited Apparatus and methods for micro-transfer-printing
JP2016058026A (ja) * 2014-09-12 2016-04-21 大日本印刷株式会社 非接触及び接触共用モジュール、非接触及び接触共用ｉｃカード
WO2016103536A1 (ja) * 2014-12-26 2016-06-30 パナソニックＩｐマネジメント株式会社 半導体装置
CN105895539B (zh) * 2016-06-08 2018-08-10 华进半导体封装先导技术研发中心有限公司 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
US10849237B2 (en) * 2016-10-28 2020-11-24 Samsung Display Co., Ltd. Press apparatus and pressing method thereof
US10923365B2 (en) * 2018-10-28 2021-02-16 Richwave Technology Corp. Connection structure and method for forming the same
CN111009475B (zh) * 2019-11-22 2021-08-27 青岛歌尔智能传感器有限公司 光学模组的封装结构及其封装方法
CN112242385B (zh) * 2020-10-28 2022-08-23 长春希龙显示技术有限公司 基于玻璃基板的Mirco-LED无源驱动显示单元

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
US3909680A (en) * 1973-02-16 1975-09-30 Matsushita Electric Ind Co Ltd Printed circuit board with silver migration prevention
CA1014838A (en) * 1973-02-21 1977-08-02 Takahiro Nakayama Flexible metal-clad laminates and method for manufacturing the same
US4731282A (en) * 1983-10-14 1988-03-15 Hitachi Chemical Co., Ltd. Anisotropic-electroconductive adhesive film
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
IT1177870B (it) * 1984-07-04 1987-08-26 Texas Instr Semiconduttori Ita Procedimento per il montaggio di componenti,quali m.o.s. e simili,su pannelli di circuiti stampati mediante aggraffatura e pannelli e componenti per l'esecuzione di tale procedimento
JPS6143438A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd 半導体装置
JPS626652A (ja) 1985-07-01 1987-01-13 Nippon Shiyotsuken Kk 液体調味料の製造方法
JPS62136865A (ja) 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
JPS62188184A (ja) 1986-02-14 1987-08-17 日立化成工業株式会社 異方導電性を有する回路接続用接着剤組成物および接着フイルム並びにこれらを用いた回路の接続方法
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH063820B2 (ja) * 1988-07-25 1994-01-12 松下電器産業株式会社 半導体装置の実装方法
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
JPH0254932A (ja) * 1988-08-20 1990-02-23 Fujitsu Ltd はんだバンプの形成方法
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH02155257A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd 半導体実装装置
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US5040069A (en) * 1989-06-16 1991-08-13 Fuji Photo Optical Co., Ltd. Electronic endoscope with a mask bump bonded to an image pick-up device
US4967950A (en) * 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JPH04169001A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストと半導体装置の実装方法
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー
JP2890890B2 (ja) 1991-05-30 1999-05-17 日立化成工業株式会社 接続部材の製造方法
JP3352705B2 (ja) 1991-06-07 2002-12-03 日東電工株式会社 異方導電性接着フィルムを用いた実装構造
JP3131246B2 (ja) * 1991-07-24 2001-01-31 富士通株式会社 バンプを有するベアチップの実装方法
JP2762813B2 (ja) 1992-01-30 1998-06-04 日立化成工業株式会社 半導体チップの接続方法
JPH0637144A (ja) 1992-07-17 1994-02-10 Matsushita Electric Ind Co Ltd 電極の接続方法
JPH0666355A (ja) 1992-08-20 1994-03-08 Mitsubishi Motors Corp 自動車のエンジンとトルクコンバータとの結合構造
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
US5303862A (en) 1992-12-31 1994-04-19 International Business Machines Corporation Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
JPH06240217A (ja) * 1993-02-16 1994-08-30 Shin Etsu Polymer Co Ltd 異方導電接着剤の製造方法
JP2795788B2 (ja) * 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
JPH06299373A (ja) * 1993-04-12 1994-10-25 Seiko Instr Inc 部材の加工方法
US5485949A (en) 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
EP0645805B1 (en) * 1993-09-29 2000-11-29 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
JPH07318962A (ja) * 1994-03-30 1995-12-08 Seiko Instr Inc 電気装置の電極基板、電極形成方法及び実装方法
JP3255796B2 (ja) 1994-05-26 2002-02-12 松下電器産業株式会社 半導体装置の実装方法
US5578874A (en) * 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
JPH0837208A (ja) * 1994-07-25 1996-02-06 Toshiba Corp 半導体素子の実装方法およびその装置
JP2925946B2 (ja) 1994-09-19 1999-07-28 沖電気工業株式会社 異方導電性フィルムを用いた半導体装置の実装方法及びそのための装置
JPH10503059A (ja) * 1994-09-23 1998-03-17 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ アルミニウム接続面を有する電子部品を基板に接続する方法およびこの方法によって製造された電子回路
JP2616471B2 (ja) * 1994-12-02 1997-06-04 日本電気株式会社 半導体素子の実装方法
JP3480754B2 (ja) * 1994-12-28 2003-12-22 住友ベークライト株式会社 異方導電フィルムの製造方法
JP3209875B2 (ja) * 1995-03-23 2001-09-17 株式会社日立製作所 基板の製造方法及び基板
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JP2770821B2 (ja) 1995-07-27 1998-07-02 日本電気株式会社 半導体装置の実装方法および実装構造
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
US5704116A (en) * 1996-05-03 1998-01-06 Motorola, Inc. Method of holding a component using an anhydride fluxing agent
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
JP2830852B2 (ja) * 1996-08-08 1998-12-02 松下電器産業株式会社 電子部品実装方法
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US5848466A (en) * 1996-11-19 1998-12-15 Motorola, Inc. Method for forming a microelectronic assembly
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
JP2997231B2 (ja) * 1997-09-12 2000-01-11 富士通株式会社 マルチ半導体ベアチップ実装モジュールの製造方法
US6326241B1 (en) * 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability

Also Published As

Publication number Publication date
JP2001007159A (ja) 2001-01-12
US6981317B1 (en) 2006-01-03
EP1445995B1 (en) 2007-02-14
WO1998030073A1 (en) 1998-07-09
KR20000062375A (ko) 2000-10-25
JP3880775B2 (ja) 2007-02-14
EP1448033A1 (en) 2004-08-18
EP0954208A4 (en) 2002-09-11
EP1445995A1 (en) 2004-08-11
DE69737375D1 (de) 2007-03-29
KR100384314B1 (ko) 2003-05-16
JP3150347B2 (ja) 2001-03-26
JP2001024034A (ja) 2001-01-26
EP1448034A1 (en) 2004-08-18
DE69737375T2 (de) 2007-11-29
EP0954208A1 (en) 1999-11-03

Similar Documents

Publication Publication Date Title
JP3927759B2 (ja) 回路基板への電子部品の実装方法
KR100502222B1 (ko) 전자부품의 실장방법 및 그 장치
JP3625646B2 (ja) フリップチップ実装方法
JP3663938B2 (ja) フリップチップ実装方法
JP3326382B2 (ja) 半導体装置の製造方法
JP4097378B2 (ja) 電子部品の実装方法及びその装置
JP4097379B2 (ja) 電子部品の実装方法及びその装置
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JP4977194B2 (ja) 電子部品の実装方法
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP3723761B2 (ja) 電子部品の実装装置
JP4459258B2 (ja) 電子部品の実装方法
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JP3553246B2 (ja) Ｉｃカード用ｉｃモジュールの製造方法、ｉｃモジュールの製造方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP3914332B2 (ja) 半導体装置の製造方法
JP2001127105A (ja) 半導体装置の製造方法及びボンディング用加圧治具
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JP2003100797A (ja) 実装体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees