KR20000062375A - 회로기판에의 전자부품의 실장방법 및 그의 장치 - Google Patents

회로기판에의 전자부품의 실장방법 및 그의 장치 Download PDF

Info

Publication number
KR20000062375A
KR20000062375A KR1019997005885A KR19997005885A KR20000062375A KR 20000062375 A KR20000062375 A KR 20000062375A KR 1019997005885 A KR1019997005885 A KR 1019997005885A KR 19997005885 A KR19997005885 A KR 19997005885A KR 20000062375 A KR20000062375 A KR 20000062375A
Authority
KR
South Korea
Prior art keywords
circuit board
electronic component
thermosetting resin
electrode
resin sheet
Prior art date
Application number
KR1019997005885A
Other languages
English (en)
Other versions
KR100384314B1 (ko
Inventor
니시다가즈토
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20000062375A publication Critical patent/KR20000062375A/ko
Application granted granted Critical
Publication of KR100384314B1 publication Critical patent/KR100384314B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13699—Material of the matrix
    • H01L2224/1379—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13798—Fillers
    • H01L2224/13799—Base material
    • H01L2224/138—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

IC칩(1)을 회로기판(4)에 구성요소를 배치하고 접속하는 경우에, IC칩상의 전극(2)에 범프(3)를 형성하고, 절연성의 도전입자가 없는 열경화성수지(6)를 회로기판의 전극과 범프와의 사이에 개재시키면서 범프와 회로기판이 전극을 위치맞춤을 하여, 가열된 헤드(8)에 의하여 IC칩을 회로기판에 1범프당 20gf이상의 가압력으로 압압하여, IC칩 및 기판의 휘어짐의 교정을 하면서, IC칩과 회로기판사이에 개재하는 수지를 경화하여, IC칩과 회로기판을 접합한다.

Description

회로기판에의 전자부품의 실장방법 및 그의 장치{METHOD AND DEVICE FOR MOUNTING ELECTRONIC COMPONENT ON CIRCUIT BOARD}
오늘날, 전자회로기판은, 모든 제품에 사용되도록 되어, 날이갈수록 그 성능이 향상하여, 회로기판상에서 사용되는 주파수도 높아지고 있으며, 임피이던스가 낮아지는 플립칩(flip chip) 실장은 고주파를 사용하는 전자기기에 적합한 실장방법으로 되어 있다. 또 휴대기기의 증가에서, 회로기판으로 IC칩을 패키지가 아닌 나차의 상태 그대로 탑재하는 플립칩실장을 구하게 되었다. 이를 위하여 IC칩 그대로의 상태에서 단체로 회로기판에 탑재하였을때의 IC칩이나, 전자기기 및 플랫패널디스플레이에 실장한 IC칩에는, 일정수의 불량품이 섞여있다. 또, 상기 플립칩 이외에도 CSP(Chip Size Package), BGA(Ball Grid Array) 등을 사용할 수 있도록 되어 있다.
종래의 전자기기의 회로기판에 IC칩을 접합하는 방법(종래예 1)으로서는 일본국 특공평 06-66355호 공보등에 의하여 개재된 것이 있다. 이것을 도 13에 나타내었다. 도 13에 도시한 바와 같이, 범프(73)를 형성한 IC칩(71)에 Ag페이스트(74)를 전사하여 회로기판(76)의 전극(75)에 접속한 다음 Ag페이스트(74)를 경화하고, 그리고나서, 밀봉재(78)를 IC칩(71)과 회로기판(36)사이에 흘러들어가는 방법이 일반적으로 알려져 있다.
또, 액정디스플레이에 IC칩을 접합하는 방법(종래예 2)으로서, 도 14에 도시한 일본국 특공소 62-6652호 공보와 같이, 이방성 도전필름(80)을 사용하는 것으로서, 절연성수지(83)속에 도전성 미소조각(82)을 가하여 구성하는 이방성 도전접착제층(81)을 분리기(85)로부터 떼내어 기판이나 액정디스플레이(84)의 유리에 도포하고, IC칩(28)을 열압착함에 따라서, Au범프(87)의 아래 이외의 IC칩(86)의 하면과 기판(84)사이에 상기 이방성 도전접착제층(81)이 개재하고 있는 반도체 칩의 접속구조가, 일반적으로 알려져있다.
제3종래예로서는, UV경화수지를 기판에 도포하고, 그 위에 IC칩을 조립하여 가압하면서, UV조사함으로써 양자사이의 수지를 경화하고, 그 수축력에 의하여 양자사이의 접촉을 유지하는 방법이 공지되어 있다.
이와같이, IC칩을 접합하려면 플랫패키지와 같은 IC칩을 리이드프레임(lead frame)상에 다이접착(die bonding)하여, IC칩의 전극과 리이드프레임을 선접속(wire bonding)하여 연결하고, 수지성형하여 패키지를 형성한 다음 크리임땜납을 회로기판에 인쇄하고, 그 위에 플랫패키지 IC를 탑재하여 리플로우(reflow)하는 공정을 실시함에 따라, 상기 접합을 하여왔다. 이것들 SMT(Surface Mount Technology)이라 일컷는 공법에서는, 공정이 길고, 생산함에 시간을 필요로하여, 회로기판을 소형화하는 것이 곤난하였다. 예컨대 IC칩은, 플랫팩에 밀봉된 상태에서는, IC칩의 약 4배정도의 면적을 필요로하므로, 소형화를 방해하는 요인으로 되고 있다.
이에 대하여, 공정의 단축과 소형경량화를 위하여 IC칩을 나머지의 상태에서 직접으로 기판에 탑재하는 플립칩공법을 최근에는 사용할 수 있도록 되었다. 이 플립공법은, IC칩에의 범프형성, 범프레벨링, Ag·Pd페이스트전사, 실장, 검사, 밀봉수지에 의한 밀봉, 검사등을 하는 스터드·범프·접속(stud·bump·bonding)(SBB)이나, IC칩에의 범프형성과 기판으로의 UV경화수지도포등을 병행하여 실행하며, 그리고나서, 실장, 수지의 UV경화, 검사를 하는 UV수지접합과 같은 많은 공법이 개발되고 있다.
그런데, 어느공법에 있어서도 IC칩의 범프와 기판의 전극을 접합하는 페이스트의 경화나 밀봉수지의 도포경화에 시간이 걸려서 생산성이 불량하다고 하는 결점을 갖고있었다. 또, 회로기판에 세라믹이나 유리를 사용할 필요가 있어 비싸지는 결점을 갖고 있었다. 종래예 1과 같은 도전성 페이스트를 접합재로 사용하는 공법에 있어서는, 그 전사량을 안정화하기 위하여, IC칩의 범프는 레벨링하여, 평탄화하고 나서 사용할 필요가 있었다.
또, 종래예(2)와 같은 이방성 도전접착제에 의한 접합구조에 있어서는 회로기판의 기재로서 유리를 사용하는 것이 개발되고 있으나. 도전성 접착제중의 도전입자를 균일하게 분산하는 것이 곤난하고, 입자의 분산이상에 의하여 단락의 원인으로 된다거나, 도전성 접착제가 비싸진다거나 하였다.
또, 종래예 3과 같이 UV경화수지를 사용하여 접합하는 방법에 있어서는, 범프의 높이의 불규칙한 분포를 ±1(㎛)이하로 하지 않으면 아니되며, 또, 수지기판(유리에폭시기판)등의 평면도가 불량한 기판에는 접합할 수 없다고 하는 문제가 있었다. 또, 땜납을 사용하는 방법에 있어서도, 접합후에 기판과 IC칩의 열팽창 수축차를 완화하기 위하여 밀봉수지를 유입경화할 필요가 있었다. 이 수지밀봉하려면, 2∼4시간을 필요로하여, 생산성이 극히 불량하다는 문제가 있었다.
본 발명은, 상기한 종래의 문제점에 비추어서, 회로기판과 IC칩을 접합한 다음에, IC칩과 기판사이에 유입하는 밀봉수지공정이나 범프의 높이를 일정하게 가지런하게 하는 범프레벨링공정을 필요로 하지 않고, IC칩을 기판에 생산성이 좋고 또한 뛰어난 신뢰성으로 접합하는 회로기판으로의 IC칩의 실장하는 방법 및 장치를 제공함을 목적으로 한다.
또, 본 발명은, 상기한 종래의 문제점에 비추어서, 회로기판과 전자부품을 제공하는 것을 목적으로 한다.
본 발명은 전자회로용 프린트기판에 전자부품 예컨대 IC칩이나 표면탄성파(SAW)장치등을 단체(IC칩의 경우에는 베어(bare)IC)상태에서 실장(배치접속)하는 회로기판에의 전자부품의 실장방법 및 그 장치에 관한 것이다.
본 발명의 이것들과 그 밖의 목적과 특징은, 첨부된 도면에 대한 바람직한 실시형태에 관련한 다음의 기술로부터 명백하게 된다. 이 도면에 있어서는, 도 1A, 1B, 1C, 1D, 1E, 1F, 1G, 1H, 1I, 1J는 각기 본 발명의 제1실시형태에 관한 회로기판으로의 전자부품 예컨대 IC칩의 실장방법을 나타낸 설명도이며,
도 2A, 2B, 2C, 2D, 2E, 2F, 2G는 각기 본 발명의 제1실시형에 있어서의 실장방법에 있어서, IC칩의 와이어 본더를 사용한 범프(돌기전극)형성 공정을 나타낸 설명도이며,
도 3A, 3B, 3C는 각기 본 발명의 제1실시형태에 관한 실장방법에 있어서, 회로기판과 IC칩의 접합공정을 나타낸 설명도이며,
도 4A, 4B, 4C는 각기 본 발명의 제1실시형태인 실장방법에 있어서 회로기판과 IC칩의 접합공정을 나타낸 설명도이며,
도 5A, 5B, 5C, 5D, 5E, 5F는 각기 본 발명의 제1실시형태의 실장방법에 있어서 열경화성수지 시이트를 대신하여 이방성 도전막을 사용하는 경우에 있어서, 회로기판과 IC칩의 접합공정을 도시한 설명도이며,
도 6은 본 발명의 제1실시형태에 있어서 도 5의 실시형태에서의 회로기판과 IC칩의 접합공정을 도시한 설명도이며,
7A, 7B, 7C는 각기 본 발명의 제2실시형태에 관한 실장방법에 있어서, 회로기판과 IC칩의 접합공정을 도시한 설명도이며,
도 8A, 8B, 8C는 각기 본 발명의 제2실시형태에 관한 실장방법에 있어서 회로기판과 IC칩의 접합공정을 도시한 설명도이며,
도 9A, 9B, 9C, 9D, 9E는 각기 본 발명의 제3실시형태인 실장방법에 있어서 회로기판과 IC칩의 접합공정을 도시한 설명도이며,
도 10A, 10B, 10C, 10D, 10E, 10F는 각기 본 발명의 제4실시형태인 실장방법에 있어서 회로기판과 IC칩의 접합공정을 도시한 설명도이며,
도 11A, 11B, 11C, 11D, 11E, 11F, 11G는 각기 본 발명의 제5실시형태인 실장방법에 있어서 회로기판과 IC칩의 접합공정을 도시한 설명도이며,
도 12A, 12B, 12C, 12D, 12E, 12F, 12G, 12H는 각기 본 발명의 제6실시형태인 실장방법에 있어서 회로기판과 IC칩의 접합공정을 도시한 설명도이며,
도 13은 종래의 회로기판과의 IC칩의 접합방법을 도시한 단면도이며,
도 14A, 14B는 각기 종래의 회로기판과의 IC칩의 접합방법을 도시한 설명도이며,
도 15A, 15B, 15C, 15D, 15E, 15F, 15G는 각기 본 발명의 제7실시형태인 실장방법에 있어서 회로기판과 IC칩의 접합공정을 도시한 설명도이다.
본 발명은 상기 과제를 해결하기 위하여, 다음과 같이 구성하였다.
본 발명의 제1형태에 의하면, 절연성으로 도전입자를 포함하지 않는 열경화성수지를 개재시키면서, 회로기판의 전극과 전자부품의 전극에 선접속에 의하여 형성되어 범프등을 위치맞춤하고,
가열하면서, 상기 전자부품을 상기한 회로기판에 1범프당 20gf 이상의 가압력에 의하여 압압하여, 상기 기판의 휨의 교정을 하면서, 상기 전자부품과 상기 회로기판 사이에 개재하는 상기 열경화성수지를 상기한 열로 경화하여, 상기 전자부품과 상기 회로기판을 접합하여 양전극을 전기적으로 접속하도록 한 전자부품의 실장방법을 제공하였다.
본 발명의 제2형태에 의하면, 상기 위치조정에 있어서는, 레벨링함이 없이 상기 열경화성수지를 개재시키면서, 상기 회로기판의 전극과 상기 전자부품의 전극에 선접속으로 형성된 범프등을 위치조정하고,
상기 접합에 있어서는, 가열하면서, 상기 전자부품을 상기 회로기판에 1범프당 20gf이상의 가압력으로 가압하여, 상기 범프의 레벨링과 상기 기판의 휨의 교정등을 동시에 하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지를 상기 열에 의하여 경화하여, 상기 전자부품과 상기 회로기판을 접합하여 양전극을 전기적으로 접속하도록한 제1형태에서 기재한 전자부품의 실장방법을 제공하였다.
본 발명의 제3형태에 의하면, 상기 열경화성수지는, 이방성 도전막을 구비한 열경화성수지 시이트인 제1 또는 제2형태에 기재한 전자부품의 실장방법을 제공하였다.
본 발명의 제4형태에 의하면, 상기 위치조정하기전에, 상기 회로기판에, 상기 열경화성수지로서, 상기 전자부품의 전극을 연결한 외형치수보다 작은 형상치수의 고정형의 열경화성수지 시이트를 첨부한 다음 상기 위치조정을 하고,
상기 접합함에 있어서는, 상기 열경화성수지 시이트를 가열하면서, 상기 전자부품을 상기 회로기판에 가압 압압하여, 상기 회로기판의 휨의 교정을 동시에 실시하면서 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열에 의하여 경화하고, 상기 전자부품과 상기 회로기판을 접합하도록한 제1형태에 기재한 전자부품의 실장방법을 제공하였다.
본 발명의 제5형태에 의하면, 상기 위치조정하기전에, 도전성 접착제를 상기 전자부품의 상기 전극의 상기 범프에 전사하고,
상기 위치조정하기전에, 상기 회로기판에는, 상기 열경화성수지로서, 상기 전자부품의 상기 전극을 연결한 외형치수보다 작은 형상치수의 고정형의 열경화성수지 시이트를 부친다음, 상기 범프와 상기 회로기판의 전극을 위치조정하며,
상기 접합에 있어서는, 상기 열경화성수지 시이트를 가열하면서, 상기 전자부품을 상기 회로기판에 가압 압압하여, 상기 회로기판의 휨교정을 동시에 하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기한 열에 의하여 경화하여, 상기 전자부품과 상기 회로기판을 접합하도록 한 제1형태에 기재한 전자부품의 실장방법을 제공하였다.
본 발명의 제6형태에 의하면, 상기 회로기판에는, 상기 열경화성수지로서, 한쪽면 또는 양면에 융제(fulx)층을 형성한 고정형의 열경화성수지 시이트를 부착한 다음, 상기 전자부품의 상기 전극의 상기 범프와 상기 회로기판의 상기 전극을 위치조정하고,
상기 접합에 있어서는, 가열된 헤드에 의하여 상기 전자부품을, 상기 회로기판에 가압 압압하여, 상기 회로기판의 사이에 개재하는 상기 열경화성수지 시이트를 경화하여, 그 수지시이트를 상기 범프가 돌파하는 경우에 상기 융제층의 융제성분이 상기 범프에 부착하고, 이 범프가 상기 회로기판의 상기 전극과 접합되어서 상기 전자부품과 상기 회로기판을 접합하도록된 제1형태에 기재한 전자부품의 실장방법을 제공하였다.
본 발명의 제7형태에 의하면, 상기 위치조정전에, 상기 전자부품의 상기 전극의 상기 범프 및 상기 회로기판의 상기 전극의 적어도 한편에 대응하는 위치에 형성된 구멍내에, 표면에 금도금을 한 수지보올, 또는 니켈입자 또는 은, 은-파라듐, 또는 금으로된 도전입자, 또는 도전페이스트, 또는 쇠구슬(金球)로 된 입자를 상기 범프와 상기 회로기판의 상기 전극등을 도통시키는 방향으로 묻어넣은 고정형의 열경화성수지 시이트를, 상기 열경화성수지로서, 상기 회로기판의 상기 전극과 위치조정하여 접착제로 붙인다음, 상기 전자부품의 상기 범프와 상기 회로기판의 상기 전극을 위치조정하며,
상기 접합에 있어서는, 상기 열경화성수지 시이트를 가열하면서, 상기 전자부품을 상기 회로기판에 가압하여, 상기 회로기판의 휨의 교정을 하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열에 의하여 경화하여 접합하도록한 제1형태에 기재의 전자부품의 실장방법을 제공하였다.
본 발명의 제8형태에 의하면, 상기 위치조정전에, 상기 전자부품을 상기 회로기판으로 실장하는 경우에, 상기 전자부품의 상기 전극 및 상기 회로기판의 상기 전극의 적어도 한편에 대응하는 위치에 형성된 구멍에, 적어도 상기 전자부품의 전극에 입히는 표면안정화(passivation)막의 두께보다 크고, 상기 회로기판의 전극의 두께보다 작은 치수이며 또한, 표면에 금도금을 한 수지보올, 또는 니켈입자, 또는 은, 은-파라듐, 그렇지 않으면, 금으로 된 도전입자, 또는 도전페이스트 또는 쇠구슬로된 입자를 상기 전자부품의 상기 전극과 상기 회로기판의 상기 회로전극과 서로 끼이는 방향으로 또한 서로 도통시키는 방향으로 파묻혀 들어간 고정형의 열경화성수지 시이트를, 상기 열경화성수지로서, 상기 회로기판의 상기 전극과 위치조정하여 접착제로 붙인다음, 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 위치조정하고,
상기 접합에 있어서는, 상기 열경화성수지 시이트를 가열하면서, 초음파진동을 상기 전자부품에 인가하면서 상기 전자부품을 상기 회로기판에 압압하여, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하여 접합하도록 한 제1형태에 기재한 전자부품의 실장방법을 제공하였다.
본 발명의 제9형태에 의하면, 상기 이방성 도전막에 포함되는 도전입자가, 니켈분말에 금도금을 한 것인 제3형태에 기재한 전자부품의 실장방법을 제공하였다.
본 발병의 제10형태에 의하면, 상기 열경화성수지는 열경화성수지 시이트와 같도록한 제1∼9형태중의 어느 하나에 기재된 전자부품의 실장방법을 제공하였다.
본 발명의 제11형태에 의하면, 상기 열경화성수지의 시이트는, 그 두께가 접합한 다음의 상기 전자부품의 작용면과 상기 회로기판의 전극이 형성된 면과의 틈새보다 두꺼운 두께로한 제10형태에 기재한 전자부품의 실장방법을 제공하였다.
본 발명의 제12형태에 의하면, 상기 열경화성수지는 열경화성 접착제이도록한, 제1 또는 제2형태에 기재한 전자부품의 실장방법을 제공하였다.
본 발명의 제13형태에 의하면, 절연성이고 도전입자를 포함하지 않는 열경화성수지를 개재시키면서, 회로기판의 전극과 전자부품의 전극에 선접속(wire bonding)에 의하여 형성되어 범프를 위치조정하는 위치조정장치와,
상기 열경화성수지를 가열하는 가열장치와,
상기 가열장치에 의하여 상기 열경화성수지를 가열하면서, 상기 전자부품을 상기 회로기판에 1범프당 20gf이상의 가압력으로 가압하여, 상기 기판의 휨의 교정을 하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지를 상기 열로 경화하여, 상기 전자부품과 상기 회로기판을 접합하여 양전극을 전기적으로 접속하도록 접합장치등을 구비하도록한 전자부품의 실장장치를 제공하였다.
본 발명의 제14형태에 의하면, 상기 위치조정장치는, 레벨링함이 없이 상기 열경화성수지를 개재시키면서, 상기 회로기판의 전극과 상기 전자부품의 전극에 선접속함에 의하여 형성된 범프등을 위치조정한 것이며,
상기 접합장치는, 상기 가열장치에 의하여 상기 열경화성수지를 가열하면서, 상기 전자부품을 상기 회로기판에 1범프당 20gf이상의 가압력으로 압압하여, 상기 범프의 레벨링과 상기 기판의 휨의 교정등을 동시에 실시하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지를 상기 열로 경화하여, 상기 전자부품과 상기 회로기판을 접합하여 양전극을 전기적으로 접속하도록한 제13형태에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제15형태에 의하면, 상기 열경화성수지는, 이방성 도전막을 구비한 열경화성수지의 시이트인 제13 또는 14형태에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제16형태에 의하면, 상기 위치조정장치는, 상기 회로기판에, 상기 열경화성수지로서, 상기 전자부품의 전극을 접속한 외형치수보다 작은 형상치수의 고정형의 열경화성수지 시이트를 접착제로 붙인 다음, 상기 전자부품의 상기 전극의 범프와 상기 회로기판의 전극을 위치조정하고,
상기 접합장치는, 상기 열경화성수지 시이트를 가열하면서, 상기 전자부품을, 상기 회로기판에 가압하여, 상기 회로기판의 휨의 교정을 동시에 실시하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하여, 상기 전자부품과 상기 회로기판을 접합하도록한 제13형태에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제17형태에 의하면, 상기 위치조정전에, 도전성 접착제를 상기 전자부품의 상기 전극의 상기 범프에 전사하고,
상기 위치조정전에, 상기 회로기판에는, 상기 열경화성수지로서, 상기 전자부품의 상기 전극을 접속한 외형치수보다 작은 형상치수의 고정형의 열경화성수지 시이트를 접착제로 붙인 다음, 상기 범프와 상기 회로기판의 전극을 위치조정하며,
상기 접합에 있어서는, 상기 열경화성수지 시이트를 가열하면서, 상기 전자부품을 상기 회로기판에 가압하여, 상기 회로기판의 휨의 교정을 동시에 실시하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하여, 상기 전자부품과 상기 회로기판을 접합하도록한 제13형태에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제18형태에 의하면, 상기 위치조정장치는, 상기 회로기판에는, 상기 열경화성수지로서, 한쪽면 또는 양면에 융제층을 형성한 고정형의 열경화성수지 시이트를 접착제로 붙인 다음, 상기 전자부품의 상기 전극의 상기 범프와 상기 회로기판의 상기 전극을 위치조정하고,
상기 위치조정장치는, 가열된 헤드에 의하여 상기 전자부품을 상기 회로기판에 가압하여, 상기 회로기판의 휨의 교정을 동시에 실시하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 경화하고, 그 수지시이트를 상기 범프가 돌파하는 경우에 상기 융제층의 융제성분이 상기 범프에 부착하여, 이 범프가 상기 회로기판의 상기 전극과 접합되어 상기 전자부품과, 상기 회로기판을 접합하도록한 제13형태에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제19형태에 의하면, 상기 위치조정장치는, 상기 전자부품의 상기 전극의 상기 범프 및 상기 회로기판의 상기 전극의 적어도 한편에 대응하는 위치에 형성된 구멍안에, 표면에 금도금을한 수지보올, 또는 니켈입자 또는 은, 은-파라듐, 그렇지않으면, 금으로된 도전입자 또는 도전페이스트 또는 쇠구슬로된 입자를 상기 범프와 상기 회로기판의 상기 전극등을 도통시키는 방향으로 파묻힌 고정형의 열경화성수지 시이트를 상기 열경화성수지로서, 상기 회로기판의 상기 전극을 위치조정하고,
상기 접합장치는, 상기 열경화성수지 시이트를 가열하면서, 상기 전자부품을 상기 회로기판 가압하여, 상기 회로기판의 휨 교정을 하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하여 접합하도록한 제13형태에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제20형태에 의하면, 상기 위치조정장치는, 상기 전자부품을 상기 회로기판에 실장하는 경우에, 상기 전자부품의 상기 전극 및 상기 회로기판의 상기 전극의 적어도 한편에 대응하는 위치에 형성된 구멍에, 적어도 상기 전자부품의 전극에 입히는 표면안정화막의 두께보다 크고, 상기 회로기판의 전극의 두께보다 작은 치수이며, 또한 표면에 금도금을한 수지보올, 또는 니켈입자 또는 도전페이스트 또는 쇠구슬로 된 입자를 상기 전자부품의 상기 전극과 상기 회로기판의 상기 회로전극과 서로 끼인 방향으로 서로 도통시키는 방향으로 파묻혀들어간 고정형의 열경화성수지 시이트를, 상기 열경화성수지로서, 상기 회로기판의 상기 전극과 위치조정하여 접착제로 붙인다음, 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 위치조정하고,
상기 접합장치는, 상기 열경화성수지 시이트를 가열하면서 초음파진동을 상기 전자부품에 인가하면서, 상기 전자부품을 상기 회로기판에 압압하여, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열로경화하여 접합하도록한 제13형태에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제21형태에 의하면, 상기 이방성 도전막에 함유된 도전입자가, 니켈분말에 금도금을 한 것인 제15형태에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제22형태에 의하면, 상기 열경화성수지는 열경화성수지 시이트로 되게한 제13∼21형태중의 어느것에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제23형태에 의하면, 상기 열경화성수지의 시이트는, 그 두께가 접합후의 상기 전자부품의 작용면과 상기 회로기판의 전극이 형성된 면과의 틈새보다 두꺼운 두께로한 제22형태에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제24형태에 의하면, 상기 열경화성수지는 열경화성 접착제로 되게한 제13 또는 14형태에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제25형태에 의하면 상기 위치조정장치와 상기 접합장치는 하나의 장치로 구성되게한 제12∼14형태중의 어느것에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제26형태에 의하면, 상기 위치조정후에 또한 상기 접합전에 있어서, 상기 범프에 도전성 페이스트를 부착시킨다음, 이 도전성 페이스트를 경화시켜서 상기 범프의 일부로서 기능하도록하고, 상기 접합에 있어서, 상기 열경화성수지를 상기 경화한 도전성 페이스트가 돌파하여 상기 회로기판의 전극과 전기적으로 접속하도록한 제1∼12형태중의 어느것인가에 기재한 전자부품의 실장방법을 제공하였다.
본 발명의 제27형태에 의하면, 상기 위치조정후에 또한 상기 접합전에 있어서, 상기 범프에 도전성 페이스트를 부착시킨 다음, 이 도전성 페이스트를 경화시켜서 상기 범프의 일부로서 기능하도록 하고, 상기 접합에 있어서, 상기 열경화성수지를 상기 경화한 도전성 페이스트가 돌파하여 상기 회로기판의 전극과 전기적으로 접속하도록한 제13∼25형태중의 어느하나에 기재한 전자부품의 실장장치를 제공하였다.
본 발명의 제28형태에 의하면, 상기 열경화성수지 시이트는 상기 회로기판측에 배치된 제11∼9중의 어느 하나 또는 11형태에 기재한 전자부품의 실장방법을 제공하였다.
본 발명의 제29형태에 의하면, 상기 열경화성수지 시이트는 상기 전자부품측에 배치된 제1∼9중의 어느 하나 또는 11형태에 기재한 전자부품의 실장방법을 제공하였다.
본 발명의 제30형태에 의하면, 상기 열경화성수지 시이트는 상기 회로기판측에 배치된 제13∼21중의 어느 하나 또는 23형태에 개재한 전자부품의 실장장치를 제공하였다.
본 발명의 제31형태에 의하면, 상기 열경화성수지 시이트는 상기 전자부품에 배치된 제13∼21중의 어느 하나 또는 23형태에 기재한 전자부품의 실장장치를 제공하였다. 상기 형태에 의하면, 예컨대 전자부품 예컨대 IC칩을 회로에 실장하는 경우에, IC칩의 Al 또는 Al에 Si 또는 Cu등을 첨가하여 형성된 전극패드(pad)에 선접속장치를 사용하여 Au와이어에 방전에 의하여 보올을 형성하고, 모세관에 의하여 그 보올에 초음파를 가하면서 IC칩의 전극패드에 접합한다.
본 발명의 기술을 계속하기전에 첨부도면에 있어서 같은 부품에 대하여는 같은 참조부호를 붙이도록 하였다.
이하, 본 발명의 제1실시형태에 관한 IC칩의 실장방법 및 그 제조장치를 도 1A∼도 12H를 참조하면서 설명한다.
본 발명의 제1실시형태에 관한 회로기판에의 IC칩 실장방법을 도 1A∼도 3C를 사용하여 설명한다. 도 1A의 IC칩(1)에 있어서 IC칩(1)의 1패드전극(2)에 선접속장치에 의하여 도 2A∼2F와 같은 동작에 의하여 범프(돌기전극)(3)를 형성한다, 즉, 도 2A에서 호울더(93)에서 돌출한 와이어(95)의 하단에 보올(96)을 작성하고, 또 22에서 와이어(95)를 보유하는 호울더(93)를 하강시켜, 보올(93)을 IC칩(1)의 전극(2)에 접합하여 대략 범프(3)의 형상을 형성하고, 도 2C에서 와이어(95)를 하방으로 보내면서 호울더(93)의 상승을 개시하여, 도 2D에 도시한 바와 같은 대략 구형의 루우프(99)에 호울더(93)를 이동시켜서 도 2E에 도시한 바와 같이 범프(3)의 상부에 만곡부(98)를 형성하고, 끌어 비틀므로서 도 2F에 도시한 바와 같은 범프(3)를 형성한다. 또는 도 2B에서 와이어(95)를 호울더(93)로 고정하여, 호울더(93)를, 상승시켜서 상방으로 끌어올림에 따라, 쇠사줄(95)을 끌어비틀어, 도 2G와 같은 범프(3)의 형상을 형성하도록 하여도 좋다, 이와 같이, IC칩(1)의 각 전극(2)에 범프(3)를 형성한 상태를 도 1B에 도시하였다.
다음에, 도 1C에 도시한 회로기판(4)의 전극(5)상에, 도 1D에 도시한 바와 같이, IC칩(1)의 크기보다 약간 큰 치수로 커트된 열경화성수지 시이트(6)를 배치하고, 예컨대 80∼120℃로 가열된 부착공구(7)로, 예컨대 5∼10kgf/cm2정도의 압력으로 열경화성수지 시이트(6)를 기판(4)의 전극(5)상에 부착한다. 그런다음, 열경화성수지 시이트(6)의 공구(7)측으로 떼어낼 수 있도록 배치된 세파레이터(6a)를 벗김에 따라, 기판(4)의 준비공정을 완료한다. 이 세파레이터(6a)는, 공구(7)에 열경화성 시이트(6)가 부착하는 것을 방지하기 위함이다. 여기서, 열경화성수지 시이트(6)는 실리카 등의 무기계열 첨가제(filler)를 넣은것(예컨대, 에폭시수지, 페놀수지, 폴리이미드 등) 무기계열 첨가제를 전혀 넣지 않은것(예컨대, 에폭시수지, 페놀수지, 폴리이미드등)이 바람직함과 동시에, 후공정의 리플로우(reflow)공정에서의 고온에 견딜 수 있을 정도의 내열성(예컨대, 240℃에 10초간 견딜수 있을 정도의 내열성)을 갖는 것이 바람직하다.
다음에, 도 1E 및 도 1F에 도시한 바와 같이, 가열된 접합공구(8)에 의하여, 상기 전공정에서 범프(3)가 전극(2)상에 형성된 IC칩(1)을 상기 전공정에서 준비된 기판(4)의 IC칩(1)의 전극(2)에 대응하는 전극(5)상에 위치조정한 다음 압압한다. 이때, 범프(3)는, 그 헤드부(3a)가 기판(4)의 전극(5)상에서 도 3A에서도 3B에 도시한 바와 같이 변형되면서 억제로 꽉 눌려진다. 이때 IC칩(1)을 개재하여 범프(3)측에 인가하는 하중은 범프(3)의 지름에 따라 다르지만, 절곡되어서 겹치도록 되어 있는 범프(3)의 헤드(3a)가, 반드시 도 3C와 같이 변형하는 정도의 하중을 가하는 일이 필요하다. 이 하중은 최저라 하여도 20(gf)을 필요로한다. 하중의 상한은, IC칩(1), 법프(3), 회로기판(4) 등이 손상하지 않을 정도로 한다. 경우에 따라서, 그 최대하중은 100(gf)을 초과하는 경우도 있다. 그 위에, 6m 및 6s는 열경화성수지 시이트(6)가 접합공구(8)의 열에 의하여 용융한 용융속의 열경화성수지 및 용융후에 열경화된 수지이다.
그 위에, 세라믹히이터 또는 펄스히이터등의 내장하는 히이터(8a)에 의하여 가열된 접합공구(8)에 의하여, 상기 전공정에서 범프(3)가 전극(2)상에 형성된 IC칩(1)을 상기 전공정에서 준비된 기판(4)의 IC칩(1)의 전극(2)에 대응하는 전극(5)상에 도 1E 및 도 1F에 도시한 바와 같이 위치조정하는 위치조정공정과, 위치조정한 다음 도 1G에 도시한 바와 같이 압압 접합하는 공정등을 하나의 위치조정겸 압압 접합장치, 예컨대 도 1F의 위치조정겸 압압 접합장치에서 실시하도록 하여도 좋다. 그러나, 따로따로의 장치, 예컨대 다수의 기판을 연속 생산하는 경우에 있어서 위치조정작업과 압압 접합작업등을 동시적으로 실시함에 따라 생산성을 향상시키기 위하여, 위치조정공정은 도 4B의 위치조정장치에서 실시하여, 압압 접합공정은 도 4C의 접합장치에서 실시하여도 좋다. 그 위에, 도 4C에서는, 생산성을 향상시키기위하여, 2개의 접합장치를 도시하여, 1장의 회로기판(4)의 2개소를 동시에 압압접합할 수 있도록 하였다.
이때, 회로기판(4)은, 유리직물적층 에폭시기판(유리에포기판)이나 유리직물적층 폴리이미드 수지기판등이 사용된다. 이것들 기판(4)은, 열이력이라거나, 재단, 가공에 의하여 휨이나 꾸불꾸불함을 발생하고 있어, 반드시 완전한 평면은 아니다. 그래서, 도 4A 및 도 4B에 도시한 바와 같이, 예컨대 약 5㎛ 이하로 조정되도록 평행도가 각기 관리된 접합공구(8)와 스테이지(stage)(9)등에 의하여, 접합공구(8)측에서 스테이지(9)측으로 향하여 열과 하중을 IC칩(1)을 통하여 회로기판(4)에 국소적으로 인가하므로써, 그 인가된 부분의 회로기판(4)의 휨이 교정된다, 또, IC칩(1)은 작용면의 중심을 오목하게 하여 휘어있으나, 이것을 접합시에 20gf 이상의 강한 가중(加重)으로 가압하므로써, 기판(4)과 IC칩(1)의 양편의 휨이나 꾸불꾸불함을 교정할 수 있다. 이 IC칩(1)의 휨은, IC칩(1)을 형성할 때, Si에 박막을 형성하는 경우에 발생하는 내부 스트레스에 의하여 발생한다.
이렇게하여 회로기판(4)의 휨이 교정된 상태에서, 예컨대 140∼230℃의 열이 IC칩(1)과 회로기판(4)사이의 열경화성수지 시이트(6)에 예컨대 수초∼20초정도 인가되어, 이 열경화성 시이트(6)가 경화된다. 이 때, 최초는 열경화성수지 시이트(6)를 구성하는 열경화성수지가 흘러서 IC칩(1)의 단부까지 밀봉한다. 또, 수지이므로, 가열되있을때, 당초에는 자연히 연화하기 때문에 이와같이 단부까지 흐르는 것과 같은 유동성이 발생한다. 열경화성수지의 체적은 IC칩(1)과 회로기판과 사이의 공간의 체적보다 크게함에 따라, 이 공간으로부터 비어져나오는 것 같이 흘러나와서, 밀봉효과를 성취할 수 있다. 그런다음, 가열된 공구(8)가 상승하므로서, 가열원이 없어지므로 IC칩(1)과 열경화성수지 시이트(6)의 온도가 급격하게 저하하여 열경화성수지 시이트(6)는 유동성을 상실하여, 도 1G 및 도 3C에 도시한 바와 같이, IC칩(1)은 경화한 열경화성수지(6S)에 의하여 회로기판(4)상에 고정된다. 또, 회로기판(4)측을 스테이지(9)에 의하여 가열하여 두면, 접합공구(8)의 온도를 보다 낮게 설정할 수 있다.
또, 열경화성 시이트(6)를 펴붙이는 대신에, 도 1H에 도시한 바와 같이 열경화성 접착제(6b)를 회로기판(4)상에, 조제등에 의한 도포, 또는 인쇄 또는 전사하도록 하여도 좋다. 열경화성 접착제(6b)를 사용하는 경우는, 기본적으로는 상기한 열경화성수지 시이트(6)를 사용하는 공정과 동일한 공정을 실시한다. 열경화성수지 시이트(6)를 사용하는 경우에는, 고체이기 때문에 취급하기 쉬움과 동시에, 액체성분이 없으므로 고분자로 형성할 수 있으며, 유리전이점이 높은 것을 형성하기 쉽다고 하는 이점이 있다. 이에 대하여, 열경화성 접착제(6b)를 사용하는 경우에는, 기판(4)의 임의의 위치에 임의의 크기를 도포, 인쇄 또는 전사할 수 있다,
또, 열경화성수지에 대신하여 이방성 도전막(ACF)을 사용하여도 좋고, 또한, 이방성 도전막에 포함되는 도전입자로서, 니켈분말에 금도금을 한 것을 사용함으로써, 전극(5)과 범프(3)와의 사이에서의 접속저항값을 저하시킬 수 있어서 더욱 적합하다.
이와같이 열경화성수지 시이트(6) 대신에 이방성 도전막(10)을 사용하였을 경우의 실장프로세스를 도 2A∼5F를 사용하여 설명한다. 도 5A의 IC칩(1)에 있어서 IC칩(1)의 A1패드전극(2)에 선접속장치에 의하여 도 2A∼2F와 같은 동작으로 범프(돌기전극)(3)를 도 5B와 같이 형성한다. 또는, 도 2B에서 와이어(95)를 호울더(93)로 결합하여 상방으로 인상함으로써 와이어(95)를 억지로 잡아찢어서, 도 2G와 같은 범프형상으로 하여도 좋다.
다음에, 도 5C의 회로기판(4)의 전극(5)상에, 도 5D에 도시한 바와 같이, IC칩(1)의 크기보다 약간 큰 치수로 거트한 이방성 도전막 시이트(10)를 배치하고, 예컨대 80∼120℃로 가열된 부착공구(7)에 의하여 예컨대 5∼10kgf/cm2정도의 압력으로 기판(4)에 첨부한다. 그런다음, 이방성 도전막 시이트(10)의 공구측의 세파레이터를 벗기므로서 기판(4)의 준비공정이 완료한다.
다음에, 도 5E에 도시한 바와 같이, 가열된 접합공구(8)에 의하여, 상기 공정에서 범프(3)가 형성된 IC칩(1)을 상기 공정에서 준비된 기판(4)의 IC칩(1)에 대응하는 전극(5)상에 위치조정하여 이방성 도전막 시이트(10)를 개재하여 압압한다. 이때, 범프(3)는 기판(4)의 전극(5) 상에는 범프(3)의 헤드(3a)가 도 3B∼3C와 같이 변형하면서 밀어부타여지게 된다. 이때, 인가하는 하중은, 범프(3)의 지름에 따라서 다르지만, 헤드(3a)의 접어겹쳐진 부분이 도 3C와 같이 반드시 변형하도록 한다. 또, 이때, 도 6에 도시한 바와 같이, 이방성 도전막 시이트(10)속의 도전입자(10a)가 수지보올구슬에 금속도금을 하였을 경우에는, 도전입자(10a)가 변형하는 것이 필요하다. 또, 이방성 도전막 시이트(10)속의 도전입자(10a)가 니켈등 금속입자의 경우에는 범프(3)나 기판측의 전극(5)에 무거워서 박히도록 하는 하중을 가하는 것이 필요하다. 이 하중은 최저라하여도 20(gf)을 필요로 한다. 최대로서는 100(gf)을 초과하는 경우도 있다.
이때, 회로기판(4)으로서는 다층 세라믹기판, 유리직물 적층 폴리이미드수지기판, FPC(flexible printed circatit) 또는 등이 사용된다, 이것들 기판(4)은, 열이력이나, 재단, 가공에 의하여 휨이나 꾸불꾸불함을 발생하고 있어, 반드시 완전한 평면은 아니다. 그래서, 열과 하중을 IC칩(1)을 통하여 회전기판(4)에 국소적으로 인가하므로써, 그 인가된 부분의 회로기판(4)의 휨이 교정된다.
이렇게 회로기판(4)의 휨이 교정된 상태에서, 예컨대 140∼230℃의 열이 IC칩(1)과 회로기판(4)과 사이의 이방성 도전막(10)에 예컨대 수초∼20초 정도인가되어, 이 이방성 도전막(10)이 경화된다. 이때, 최초는 열경화성수지 시이트(6)를 구성하는 열경화성수지가 흘러서 IC칩(1)의 단부까지 밀봉한다. 또, 수지이므로, 가열되었을 때, 당초에는 자연히 연화하므로 이와같이 단부까지 흐르는 것과 같은 유동성이 발생한다. 열경화성수지의 체적은 IC칩(1)과 회로기판과 사이의 공간의 체적보다 크게함에 따라, 이 공간으로 부터 비어져나오는 것과 같이 흘러나와서, 밀봉효과를 성취할 수 있다. 그리고나서, 가열된 공구(8)가 상승하므로서, 가열원이 없어지기때문에 IC칩(1)과 이방성 도전막(10)의 온도는 급격하게 저하하여 이방성 도전막(10)은 유동성을 상실하여, 도 5F에 도시한 바와 같이, IC칩(1)은, 이방성 도전막(10)을 구성한 수지(10S)에 의하여, 회로기판(4) 상에 고정된다. 또, 회로기판(4)측을 가열하여 두면 접합공구(8)의 온도를 더욱 낮게할 수 있다,
이와같이 하면, 열경화성수지 시이트(6) 대신에 이방성 도전막(10)을 사용할 수 있으며, 또한, 이방성 도전막(10)에 포함되는 도전입자(10a)로서 니켈분말에 금도금을 한 것을 사용하므로서, 접속저항값을 저하시킬 수 있어서 가장 적합하다.
그 위에, 도 1A∼도 1H까지는, 열경화성수지 시이트(6) 또는 열경화성 접착제(6b)를 회로기판(4)측에 형성함에 대하여 설명하였으나, 이에 한정되는 것은 아니며, 또 11 또는 도 1J에 도시한 바와 같이 IC칩(1)측에 형성하도록 하여도 좋다. 이경우, 특히, 열경화성수지 시이트(6)의 경우에는, 열경화성수지 시이트(6)의 회로기판측으로 떼어낼 수 있도록 배치된 세파레이터(6a)와 함께 고무등의 탄성체(117)에 IC칩(1)을 밀어붙여셔, 범프(3)의 형상에 잇따라서 열경화성수지 시이트(6)가 IC칩(1)에 접착제로 붙이도록 하여도 좋다. 다음에, 본 발명의 제2실시형태에 관한 실장방법 및 장치를 도 7A∼7C 및 도 8A∼8C를 사용하여 설명한다. 전술한 바와 같이 IC칩(1)상의 전극(2)에 돌기전극(범프)(3)을 형성하여 두고, 회로기판(4)에는,도 7B, 7C 및 도 8A에 도시한 바와 같이, IC칩(1)의 전극(2)의 안쪽단부를 맺은 외형치수(OL)보다 작은 형상치수의 시이트형상의 열경화성수지 또는 열경화성 접착제(6)를 회로기판(4)의 전극(5)을 맺은 중심부분에 접착제로 붙이거나 또는 도포하여 둔다. 다음에, 범프(3)와 회로기판(4)의 전극(5)을 위치조정하여, 도 7A 및 도 8B에 도시한 바와 같이, 가열된 헤드(8)에 의하여, IC칩(1)을 회로기판(4)에 가압 압압하여, 기판(4)의 휨의 교정을 동시에 하면서, IC칩(1)과 회로기판(4)사이에 개재하는 열경화성수지 또는 열경화성 접착제(6)를 경화한다. 이때, 열경화성수지 또는 열경화성 접착제(6)는, 헤드(8)로부터 IC칩(1)을 개재하여 가하여진 열에 의하여 상기한 바와 같이 연화하여, 도 8C와 같이 찰싹 붙여진 위치에서 가압되어 바깥쪽으로 향하여 흘러나온다. 이 흘러나온 열경화성수지 또는 열경화성 접착제(6)가 밀봉재료(underfill)로 되어, 범프(3)와 전극(5)과의 접합의 신뢰성을 현저하게 향상한다. 또, 어떤 일정시간이 지나면, 상기 열경화성수지 또는 열경화성 접착제(6)로서는 서서히 경화가 진행하여, 최종적으로는 경화한 수지(6S)로 IC칩(1)과 회로기판(4)을 접합하게 된다. IC칩(1)을 압압하는 접합공구(8)를 상승하므로서, IC칩(1)과 회로기판(4)의 전극(5)의 접합이 완료한다. 엄밀하게 말하면, 열경화의 경우에는, 열경화성수지의 반응은 가열하는 동안에 진행하여 접합공구(8)가 상승함과 동시에 유동성은 거의 없어진다. 상기한 바와 같은 방법에 의하면, 접합전에는 열경화성수지 또는 열경화성 접착제(6)가 전극(5)을 피복하고 있지 않으므로, 접합하는 경우에 범프(3)가 전극(5)에 직접 접촉하여, 전극(5)의 밑으로 열경화성수지 또는 열경화성 접착제(6) 뒤섞이지 않아서, 범프(3)와 전극(5)과 사이에서의 접속저항값을 낮출 수 있다,
다음에, 본 발명의 제3실시형태에 관한 실장방법 및 장치를 도 9A∼9C를 사용하여 설명한다. 이 제3실시형태는, 레벨링한 다음에 접합하는 실장방법 및 장치이다.
먼저, 도 9A에 도시한 바와 같이, IC칩(1)상의 전극(2)에 돌기전극(범프)(3)을 앞에서 설명한 방법에 따라 선접속장치를 사용하여 형성하고, 접시형의 용기에 수납된 도전성 접착제(11)에 범프(3)를 담구어서 범프(3)에 도전성 접착제(11)를 전사한다. 한편 회로기판(4)에는, IC칩(1)의 전극(2)을 맺은 외형치수(L1)보다 작은 형상치수(L2)의 열경화성수지 시이트 또는 열경화성 접착제(6)를 회로기판(4)의 전극(5)을 맺은 중심부분에 접착제로 붙이거나 또는 도포하여 둔다. 다음에, 도 9C에 도시한 바와 같이, 범프(3)와 회로기판(4)의 전극(5)을 위치조정하고, 가열된 접합헤드(8)에 의하여 IC칩(1)을 회로기판(4)에 가압하여, 기판(4)의 휨의 교정을 동시에 실시하면서 IC칩(1)과 회로기판(4) 사이에 개재하는 열경화성수지 또는 열경화성 접착제(6)를 경화하여, 경화한 수지(6S)에 의하여 IC칩(1)과 회로기판(4)을 접합한다. 이때, 열경화성수지 또는 열경화성 접착제(6)는, 접합헤드(8)로부터 IC칩을 개재하여 가하여진 열에 의하여 상기한 바와 같이 연질화하고, 도 9B와 같이 접착제로 붙여진 위치로부터 가압되어서 바깥쪽으로 향하여 흘러나온다. 이렇게 흘러나온 열경화성수지 또는 열경화성 접착제(6)가 밀봉재료(underfill)로 되어, 범프(3)와 전극(5)과 사이에서의 접합의 신뢰성을 현저하게 향상시킨다. 또, 이때, 범프(3)에 부착한 도전성 접착제(11)도 경화하게 되어, 도전성 접착제(11)만을 경화하는 가열공정이 불필요하게 된다. 뒤이어, IC칩(1)을 압압하는 공구(8)를 상승한다. 이상의 공정에 의하여, IC칩(1)과 회로기판(4)의 전극(5)의 접합이 완료한다. 또, 회로기판측을 가열하여 두면, 접합헤드(8)의 온도를 보다 낮출 수 있다. 또, L2＜LB이라 하여도 더욱 적합하다. 또, 상기 가열을 단시간에 실시하여두고, 그런 연후에, 다시금, 본 가열을 전기로등에서 실시하여도 좋다, 이때에는 수지의 경화수축작용의 어떤것을 사용하므로서 동등한 작용을 얻을 수 있다. 또, 언더필을 모두 상기 수지로 하지 않고, 도 9D에 도시한 바와 같이, 그 일부를 이 방법으로 하며, 나중에, 도 9E에 도시한 바와 같이, 언더필(400)을 구입하도록 하여도 좋다.
그 위에, 도 9A에 있어서, IC칩(1)을 보유하는 공구(8)에 세라믹히이터 또는 펄스히이터등의 히이터(8)를 내장시켜서 도 9B의 공정을 실행하기전에 도전성 접착제(11)를 가열(예컨대 60에서 200℃로 가열)하여 경화시켜두면 도전성 접착제(11)가 범프(3)의 일부로서 기능하도록 하면, 열경화성수지 시이트 또는 열경화성 접착제(6)를 꿰뚫어서 관통시킬 수 있다. 따라서, 이 경우에는, IC칩(1)의 전극(2)을 맺은 외형치수(L1)이상의 커다란 형상치수(L2)의 열경화성수지 시이트 또는 열경화성 접착제(6)를 사용할 수 있다. 바꾸어 말하면, 열경화성수지 시이트 또는 열경화성 접착제(6)의 크기를 모두 고려할 필요가 없어진다. 먼저의 실시형태와 마찬가지로 상기 열경화성수지 시이트 또는 열경화성 접착제(6) 대신으로 이방성 도전막(10)을 사용하여도 좋다. 또, 나아가서, 이방성 도전막에 포함되는 도전입자(10a)가 니켈분말에 금도금을 한것을 사용하였음으로서, 범프(3)와 전극(5) 사이에서의 접속저항값을 저하시킬 수 있어서, 더욱 접합하다.
본 발명의 제4실시형태에 관한 실장방법 및 장치를 도 10A∼10F를 사용하여 설명한다. 도 10A에 도시한 바와 같이, IC칩(1)을 회로기판(4)에 실장하는 경우에, IC칩(1)상의 전극(패드)(2)에 돌기전극(범프)(3)을 형성한다. 한편, 도 10B에 도시한 바와 같이, 열경화성수지(6)의 한쪽면 또는 양면에 용융제성분을 건조시켜서 형성한 용융제성분 시이트를 상기 열경화성수지 시이트(6)에 접착제로 붙여서 용융제(flux)층(12)을 형성한다. 이와같이 용융제층(12)을 구비한 열경화성수지 시이트(6)를, 도 10C에 도시한 바와 같이, 회로기판(4)에 접착제로 붙인다. 이때, 용융제층(12)이 회로기판(4)에 접촉하도록 열경화성수지 시이트(6)를 접착제로 붙인다. 다음에, 범프(3)와 회로기판(4)의 전극(5)의 위치조정을 하여, 가열된 헤드(8)로 IC칩(1)을 회로기판(4)에 가압 압압한다. 이때, 도 10E에 도시한 바와 같이 열경화성수지 시이트(6)의 IC칩측에도 용융제층(12)을 도포형성하는 경우에는, 범프(3)가 상기 열경화성수지 시이트(6)의 용융제층(12)에 접촉하여 부착한다, 또, 열경화성수지 시이트(6)의 기판측에 형성된 용융제층(12)은, 상기 열경화성수지 시이트(6)가 기판(4)에 접착제로 부착된 단계에서 부착한다, 헤드(8)에 의하여 IC칩(1)을 회로기판(4)에 압압하여 나아가면 헤드(8)로부터 열이 IC칩(1)을 개재하여 열경화성수지 시이트(6)에 전달함과 동시에, 기판(4)의 휨의 교정을 동시에 실시하면서, 용융제층(12)의 용융제성분을 활성화한다. 또, IC칩(1)과 회로기판(4)사이에 개재하는 열경화성수지 시이트(6)를 경화하여, 그 수지시이트(6)를 범프(3)가 돌파하는 경우에 용융제층(12)의 용융제가 범프(3)에 부착함과 동시에, 상기 열에 의하여 용융되며 또한 회로기판(4)의 전극(5)상에 형성된 접합금속층(13)과 접촉하므로써, 도 10F에 도시한 바와 같이, 범프(3)와 전극(5)이 용융제 및 접합금속층(13)을 개재하여 접합하여 IC칩(1)과 회로기판(5)을 접합한다.
범프(3)로서 예컨대 비교적 저온 300℃ 이하에서 용융하는 금속을 사용하는 경우에는, 회로기판(4)에 접합금속층(13)을 구비하여도 하지않어도 좋다는 것은 말할것도 없다. 또, 회로기판측을 가열하여 두면, 접합헤드(8)의 온도를 보다 낮게할 수 있다.
그 위에, 이 실시형태에 있어서도 먼저의 실시형태와 마찬가지로 열경화성수지 시이트(6)에 대신하여 열경화성 접착제나 이방성 도전막 시이트(10)를 사용할 수 있다는 것은 더말할것도 없다.
다음에, 본 발명의 제5실시형태에 관한 실장방법 및 장치를 도 11A∼11G를 사용하여, 설명한다. 이 제5실시형태는, 접합과 동시라도 동시 아니드라도 레벨링은 전혀 하지 않는 실장방법 및 장치이다.
도 11E, 11F에 도시한 바와 같이 IC칩(1)을 회로기판(4)에 실장하는 경우에 IC칩(1)에 도시하지 않은 선접속장치를 사용하여 IC칩(1)상의 전극(2)에 돌기전극(법프)(3)을 형성하여 둔다. 도 11A, 11B에 도시한 바와 같이 열경화성수지 시이트(6)에는, 범프(3) 및 회로기판(4)의 전극(5)에 대응하는 위치에, 범프(3)의 기판(4)의 전극(5)등을 접촉시켜서 도통시키는 방향(수지시이트(6)의 두께방향)으로 관통한 관통구멍(15)을 형성한다. 그리고, 도 11C, 11D에 도시한 바와 같이, 도전입자(14), 예컨대, 표면에 금도금을한 수지보올, 또는 니켈입자, 또는 은, 은-파라듐, 또는 금으로된 도전입자, 또는 도전페이스트 또는 쇠구슬로된 입자를 페이스트 형상으로 한 것을 상기 관통구멍(15)내에 인쇄로 또는 압축(squeeze)으로 밀어넣는등 하여 묻어넣어서 도전성을 지닌 열경화성수지 시이트(66)를 형성한다. 이와같이 형성된 수지시이트(66)를 도 11E, 11F에 도시한 바와 같이 회로기판(4)의 전극(5)과 위치조정하여 접착한다. 페이스트형상의 상기 도전입자(14)를 하는 경우에는, 열경화성수지 시이트(66)의 열경화성 접착제의 접합시의 점도보다도 상기 페이스트의 점도를 높게하여두면, IC칩(1)의 압압시에 상기 페이스트가 상기 열경화성수지 시이트(66)의 수지에 밀려흐리기 어렵게되어, 보다 적합하다. 다음에, 도 11E, 11F에 도시한 바와 같이, IC칩(1)의 범프(3)와 회로기판(4)의 전극(5)을 위치조정하여, 가열된 접합헤드(8)에 의하여 IC칩(1)을 회로기판(4)에 압압하여, 범프(3)의 레벨링과 기판(4)의 휨 교정을 동시에 하면서, IC칩(1)과 회로기판(4) 사이에 개재하는 열경화성수지 시이트(66)속의 열경화성수지를 경화하여, 도 11G에 도시한 바와 같이, 경화된 수지(66S)에 의하여 IC칩(1)과 회로기판(4)등을 접합한다. 또, 회로기판측을 가열하여두면, 접합헤드(8)의 온도를 보다 낮게할 수 있다.
다음에, 본 발명의 제6실시형태에 관한 실장방법 및 장치를 도 12A∼12H를 사용하여 설명한다. 이 제6실시형태는 접합과 동시라도 동시아니더라도 레벨링을 전혀 실행하지 않는 실장방법 및 장치이다.
도 12A에 있어서, 열경화성수지 시이트(66)에 회로기판(4)의 전극(5)에 대응하는 위치에, 회로기판(4)의 전극(5)과 사이에 끼이는 방향으로, 서로 도통시키는 방향으로 구멍(15)을 형성하며, 도 12B에 도시한 바와 같이, 그 구멍(15)에 도통입자(16)를 삽입하여 형성한다. 이 도전입자(16)로서는, 그 입자직경이, 적어도 IC칩(1)의 전극(2)에 입히는 표면안정화막(1a)의 두께(tpc)(도 1212H 참조)보다 크고, 기판(4)의 전극(5)의 두께 te(도 12C 참조)보다 작은 치수이며, 또한, 도 12F에 도시한 바와 같이 수지보올(16a)의 표면에 금도금(16b)을 한 도전입자(16) 또는 도 12E에 도시한 바와 같이 니켈입자(17a)의 표면에 금도금(17b)한 도전입자(17) 또는 도 12G에 도시한 바와 같이 은, 은-파라듐 또 금 그자체로된 도전입자(18) 또는, 도전페이스트 또는 쇠구슬로된 입자등이 바람직하다, 다음에, 도 12C에 도시한 바와 같이, IC칩(1)의 전극(2)을 회로기판(4)의 전극(5)과 위치조정하여 접착한 다음에, IC칩(1)의 전극(2)과 회로기판(4)의 전극(5)을 위치조정하고, 먼저의 실시형태와 마찬가지로, 가열된 접합헤드(8)로, 이 헤드(8)에 연결된 초음파진동발진장치로부터 초음파진동을 헤드(8)를 개재하여 IC칩(1)에 인가하면서 IC칩(1)을 회로기판(4)에 압압하여, 상기 도전입자(16)의 표면의 금속을 개재하여, IC칩(1)의 A1전극(2)과 회로기판(4)의 전극(5)을 접합한다. 동시에, IC칩(1)과 회로기판(4) 사이에 개재하는 열경화성수지 시이트(66)를 경화하여, 도 12D에 도시한 바와 같이, 경화된 수지(66S)로 IC칩(1)과 회로기판(4)을 접합한다. 가장적합하게는, 회로기판(4)의 전극(5)의 표면을 금도금하여 두는 것이 바람직하다. 또, 회로기판측을 가열하여두면, 접합헤드(8)의 온도를 보다 낮게할 수 있다. 여기서, 초음파에 의하여, IC칩(1)의 패드상의 A1막의 산화물을 부수고, 새로운 A1을 노출시킬 수 있다. 또, 접합할때의 온도를 낮출수도 있음과 동시에, Au-Al합금화를 촉진시킬 수도 있다. 그 위에, 상기 실시형태에 있어서는, 먼저의 실시형태와 마찬가지로 열경화성수지 시이트대신에 열경화성 접착제나 이방성 도전막(10)을 사용할 수도 있다.
다음에, 본 발명의 제7실시형태에 관한 실장방법 및 장치를 도 15A∼(H)를 사용하여 설명한다. 이 제7실시형태는 접합과 동시에 레벨링을 하는 실장방법 및 장치이다.
도 15A에 도시한 IC칩(1)의 전극(2)에 형성된 범프(3)를 도 15B에 도시한 바와 같이 IC칩(1)을 공구(8)로 보유하면서, 도전성 페이스트통(101)의 도전성 페이스트(100)내에 담금으로써, 도 15C에 도시한 바와 같이, 범프(3)에 도전성 페이스트(100)를 부착시킨다, 그런다음, 도 15C에 도시한 바와 같이, 내장된 히이터(8a)에 의하여 도전성 페이스트(100)를 가열하여 경화시킴에 따라, 다음 공정에서 열경화성수지 시이트(6) 또는 열경화성 접착제(6b)를 관통하기 쉽게한다. 즉, 이 도전성 페이스트(100)는, 범프(3)의 일부로서 기능한다. 그런다음, 도 15D에 도시한 열경화성수지 시이트(6)를 재치한 회로기판(4)의 전극(5) 또는 도 15G에 도시한 열경화성 접착제(6b)를 재치한 회로기판(4)의 전극(5)에 대하여, 도 15E에 도시한 바와 같이 상기 범프(3)가 접촉하도록 IC칩(1)을 회로기판(4)에 압압한다. 그결과, 도 15F에 도시한 바와 같이, 도전성 페이스트(100)를 개재하여 범프(3)와 전극(5)등이 전기적으로 접속되있고, 또는 경우에 따라서는 범프(3)가 직접전극(5)에 전기적으로 접속된다. 이와같이하여, 도전성 페이스(100)를 개재시킴으로써 레벨링의 가지런하지 않는 범프(3)를 전극(5)에 접속할 수 있다. 또, 이때, 먼저의 실시형태와 마찬가지로, 가열된 접합헤드(8)에 의하여 IC칩(1)을 회로기판(4)에 압압하여 접할할 때, 기판(4)의 휨의 교정을 동시에 실행할 수 있다. 그 위에, 도전성 페이스트(100)로서는 상기한 바와 같은 여러가지의 것을 사용할 수 있다.
상기 여러가지의 실시형태에 있어서는, 열경화성수지 시이트에 대신하여, 열경화성 접착제를 사용할 수 있다. 또, 열경화성 접착제에 대신하여, 이방성 도전막(10)을 사용할 수도 있다. 이 경우에 있어서는, 또한, 이방성 도전막(10)에 포함되는 도전입자로서 니켈분말에 금도금을 한 것을 사용하도록 하면, 범프(3)와 전극(5)과 사이에서의 접속저항값을 더욱 저하시킬 수 있어서 가장 적합하다.
본 발명에 의하면, 전자부품 예컨대 IC칩과 회로기판을 접합함에 종래 필요하였던 공정의 대부분을 없앨수 있어, 대단히 생산성이 좋아졌다. 또, 접합재료로서 도전입자가 없는 열경화성수지 시이트 또는 열경화성 접착제를 사용하였을 경우에는 종래예 2에서 도시한 방법에 비하여 염가한 IC칩의 실장방법을 제공할 수 있다.
나아가서, 다음과 같은 효과도 성취할 수 있었다.
(1) 범프형성
범프를 도금으로 형성하는 방법(종래예 2)에서는, 전용의 범프형성공정을 반도체 메이커에서 실행할 필요가 있으며, 한정된 메이커에서 밖에 범프의 형성을 할 수 없다. 그런데, 본 발명의 방법에 의하면, 선접속장치에 의하여 널리 여러방면에 쓰이는 선접속용의 IC칩을 사용할 수 있어, IC칩의 입수가 용이하다.
종래예 1의 방법에 비하여, 도전성 접착제의 전사라고 하는 불안정한 전사공정에서의 접착제의 전사량을 안정시키기 위한 범프레벨링이 불필요하게 되어, 그와같은 레벨링(leveling) 공정용의 레벨링장치가 불필요하게 된다.
본 발명의 상기 제5실시형태의 방법에 의하면, IC칩에의 범프형성이 불필요하여, 보다 간편하고 또한 생산성이 좋고, 염가의 실장방법을 제공하는 것이 가능하다.
(2) IC칩과 회로기판의 접합
종래예 2의 방법에 의하면, 접속저항은, 범프와 회로기판의 전극의 사이에 존재하는 도전입자의 수에 의존하고 있었으나, 본 발명에서는, 독립한 공정으로서의 레벨링공정에 있어서 범프를 레벨링하지 않고 회로기판의 전극에 종래예 1, 2 보다도 센 하중으로 밀어붙여서 접합하므로, 개재하는 입자수에 접속저항값을 의존하지 않고, 안정하여 접속저항값을 얻을 수 있다.
범프의 레벨링을 접합과 동시에 실시하므로, 독립한 레벨링공정이 불필요할 뿐 아니라, 접합시에 회로기판의 휘어짐이나 꾸불꾸불함을 변형시켜서 교정하면서 접합하므로, 또는 범프에 부착시킨 도전성 페이스트를 경화하여 접합시에 도전성 페이스트를 변형시키므로서 범프의 레벨링을 일체 불필요로하여, 접합시에 회로기판의 휘어짐이나 꾸불꾸불함을 변형시켜서 교정하면서 접합하므로, 휘어짐이나 꾸불꾸불함을 변혀시켜서 교정하면서 접합하므로, 휘어짐이나 꾸불꾸불함이 강하다, 종래예 1에서는 10㎛/1C(1개의 IC칩당 10㎛ 두께의 휘어짐의 치수정밀도가 필요함을 의미한다) 종래예 2에서는 2㎛/1C, 종래예 3에서는 1㎛/1C(범프높이의 불규칙 ±1㎛이하)와 같은 고정밀도의 기판이나 범프의 균일화가 필요하며, 실제상은 LCD로 대표되는 유리기판이 사용되고 있다. 그런데 본 발명의 방법에 의하면, 상기 실시형태에서 설명한 바와 같이, 수지기판, 플레이크기판, 다층 세라믹기판등을 사용할 수 있으며, 보다 염가이고 범용성이 있는 IC칩의 접합방법을 제공할 수 있다.
또, 종래예 1에서 필요로한 도전성 접착제로 IC칩과 회로기판을 접합한 후에 IC칩의 밑으로 밀봉수지(under fill coat)를 할 필요가 없어서, 공정을 단축할 수 있다.
그 위에, 상기 열경화성수지 시이트(66)에 있어서 형성되는 구멍(15)은, IC칩(1)의 전극(2) 또는 법프(3)의 위치, 또는, 회로기판(4)의 전극(5)의 위치중의 어느 한편의 위치에 형성하는 것이 좋다. 예컨대, 회로기판(4)의 전극(5)의 수가 IC칩(1)의 전극(2)의 수보다 많을 경우에는, IC칩(1)의 전극(2)을 접합함에 필요한 수, 따라서, IC칩(1)의 전극(2)에 대응하는 위치 및 수의 구멍(15)을 형성하는 것이 좋다.
이상, 본 발명에 의하면, 종래 존재하였다고 하는 접합공법보다도 생산성이 좋고, 저렴한 IC칩과 회로기판의 접합방법 및 그 장치를 제공할 수 있다.
명세서, 청구의 범위, 도면, 요약서를 포함한 1996년 12월 27일에 출원된 일본특허출원 제8-350738호에 개재된 것의 모두는, 참고로하여 여기에 망라하여 수록하였다.
본 발명은, 첨부도면을 참조하면서 바람직한 실시형태에 관련하여 충분히 기재되어 있으나, 이 기술의 숙련한 사람들에게 있어서는 여러가지의 변형이나 수정은 명백하다. 이와같은 변형이나 수정은, 첨부한 청구의 범위에 의한 본 발명의 범위에서 벗어나지 않는 한에 있어서, 그 속에 포함된 것으로 이해해야 한다.

Claims (31)

  1. 절연성으로 도전입자를 포함하지 않은 열경화성수지(6, 6b)를 개재시키면서, 회로기판(4)의 전극(5)과 전자부품(1)의 전극(2)에 선접속(wire bonding)으로 형성되어 범프(3)를 위치조정하여, 가열하면서, 상기 전자부품을 상기 회로기판에 1범프당 20gf 이상의 가압력으로 압압하고, 상기 기판의 휨의 교정을하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 열경화성수지를 상기 열로 경화하여, 상기 전자부품과 상기 회로기판을 접합하여 양 전극을 전기적으로 접속하도록 하였음을 특징으로 하는 전자부품의 실장방법.
  2. 제1항에 있어서, 상기 위치조정에 있어서는, 레벨링하지 않고, 상기 열경화성수지(6, 6b)를 개재시키면서, 상기 회로기판(4)의 전극(5)과 상기 전자부품(1)의 전극(2)에 선접속으로 형성된 범프(3)등을 위치조정하고, 상기 접합에 있어서는, 가열하면서, 상기 전자부품을 상기 회로기판에 1범프당 20gf이상의 가압력으로 압압하여, 상기 범프의 레벨링과 상기 기판의 휨의 교정등을 동시에 실행하면서, 상기 전자부품과 상기 회로기판 사이에 개재하는 상기 열경화성수지를 상기 열로 경화하고, 상기 전자부품과 상기 회로기판을 접합하여 양전극을 전기적으로 접속하도록 한 것을 특징으로 하는 전자부품의 실장방법.
  3. 제1항 또는 2항에 있어서, 상기 열경화성수지는, 이방성 도전막을 구비한 열경화성수지의 시이트(10)임을 특징으로 하는 전자부품의 실장방법.
  4. 제1항에 있어서, 상기 위치조정하기전에 상기 회로기판(4)에 상기 열경화성수지로서, 상기 전자부품(1)의 전극(2)을 연결한 외형치수(OL)보다 작은 형상치수의 고정형의 열경화성수지 시이트(6)를 부착제로 붙인 다음 상기 위치조정을 하고, 상기 접합에 있어서는, 상기 열경화성수지 시이트(6)를 가열하면서, 상기 전자부품을 상기 회로기판에 가압 압압하여, 상기 회로기판의 휨의 교정을 동시에 하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하여, 상기 전자부품과 상기 회로기판을 접합하도록 한 것을 특징으로 하는 전자부품의 실장방법.
  5. 제1항에 있어서, 상기 위치조정하기전에, 도전성 접착제(11)를 상기 전자부품(1)의 상기 전극(2)의 상기 범프(3)에 전사하고, 상기 위치조정전에, 상기 회로기판(4)에는, 상기 열경화성수지로서, 상기 전자부품의 상기 전극을 맺은 외형치수보다 작은 형상치수의 고정형의 열경화성수지 시이트(6)를 부착한 다음, 상기 범프와 상기 회로기판의 전극(5)을 위치조정하고, 상기 접합에 있어서는, 상기 열경화성수지 시이트(6)를 가열하면서, 상기 전자부품을 상기 회로기판에 가압 압압하여, 상기 회로기판의 휨의 교정을 동시에 하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하여 상기 전자부품과 상기 회로기판을 접합하도록 한 것을 특징으로 하는 전자부품의 실장방법.
  6. 제1항에 있어서, 상기 회로기판(4)에는, 상기 열경화성수지로서, 한쪽면 또는 양면에 용융제층(12)을 형성한 고정형의 열경화성수지 시이트(6)를 부착한 다음, 상기 전자부품(1)의 상기 전극(2)의 상기 범프(3)와 상기 회로기판의 상기 전극(5)을 위치조정하고, 상기 접합에 있어서는, 가열된 헤드(8)에 의하여 상기 전자부품을 상기 회로기판에 가압 압압하여, 상기 회로기판의 휨의 교정을 동시에 하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 경화하고, 그 수지시이트를 상기 범프가 돌파하는 경우에 상기 용융제층의 용융제성분이 상기 범프에 부착하여, 이 범프가 상기 회로기판의 상기 전극과 접합되어서 상기 전자부품과 상기 회로기판을 접합하도록 하였음을 특징으로 하는 전자부품의 실장방법.
  7. 제1항에 있어서, 상기 위치조정전에, 상기 전자부품(1)의 상기 전극(2)의 상기 범프(3) 및 상기 회로기판(4)의 상기 전극(5)의 적어도 한편에 대응하는 위치에 형성된 구멍(15)내에, 표면에 금도금을 한 수지보올, 또는 니켈입자 또는 은, 은-파라듐, 그렇지 않으면, 금으로된 도전입자, 또는 도전페이스트 또는 쇠구슬로된 입자(14)를 상기 범프와 상기 회로기판의 상기 전극등을 도통시키는 방향으로 매랩한 고정형의 열경화성수지 시이트(66)를 상기 열경화성수지로서, 상기 회로기판의 상기 전극과 위치조정하 부착한 다음, 상기 전자부품의 상기 범프와 상기 회로기판의 상기 전극을 위치조정하고,
    상기 접합에 있어서는, 상기 열경화성수지 시이트(6)를 가열하면서, 상기 전자부품을 상기 회로기판에 압압하여, 상기 회로기판의 휨의 교정을하면서 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하여 접합하도록 하였음을 특징으로 하는 전자부품의 실장방법.
  8. 제1항에 있어서, 상기 위치조정전에, 상기 전자부품(1)을 상기 회로기판(4)으로 실장하는 경우에, 상기 전자부품의 상기 전극(2) 및 상기 회로기판의 상기 전극(5)의 적어도 한편에 대응하는 위치에 형성된 구멍(15)에, 적어도 상기 전자부품의 전극(2)에 입히는 표면안정화막(1a)의 두께(tpc)보다 크고, 상기 회로기판의 전극의 두께(tpcb)보다 작은치수이며 또한, 표면에 금도금을한 수지보올, 또는 니켈입자 또는 은, 은-파라듐, 또는 금으로된 도전입자 또는 도전페이스트 또는 쇠구슬로된 입자(16)를 상기 전자부품의 상기 전극과, 상기 회로기판의 상기 회로전극과 서로끼우는 방향 또는 서로 도통시키는 방향으로 매립한 고정형의 열경화성수지 시이트(66)를, 상기 열경화성수지로서, 상기 회로기판의 상기 전극과 위치조정을하여 부착한 다음, 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 위치조정을 하며,
    상기 접합에 있어서는, 상기 열경화성수지 시이트(6)를 가열하면서 초음파진동을 상기 전자부품에 인가하면서 상기 전자부품을 상기 회로기판에 압압하여, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하여 접합하도록 한 것을 특징으로 하는 전자부품의 실장방법.
  9. 제3항에 있어서, 상기 이방성 도전막(10)에 포함된 도전입자가, 니켈분말에 금도금을 한 것임을 특징으로 하는 전자부품의 실장방법.
  10. 제1항∼제9항중 어느항에 있어서, 상기 열경화성수지는 열경화성수지 시이트(6)로 한 것을 특징으로 하는 전자부품의 실장방법.
  11. 제10항에 있어서, 상기 열경화성수지의 시이트(6)는, 그 두께가 접합후의 상기 전자부품의 작용면과 상기 회로기판의 전극(5)이 형성된 면과의 틈새보다 두꺼운 두께로 한 것을 특징으로 하는 전자부품의 실장방법.
  12. 제1항 또는 제2항에 있어서, 상기 열경화성수지는 열경화성 접착제(6b)로 한 것을 특징으로 하는 전자부품의 실장방법.
  13. 절연성으로 도전입자를 함유하지 않은 열경화성수지(6, 6b)를 개재시키면서 회로기판(4)의 전극(5)과 전자부품(1)의 전극(2)에 선접속으로 형성된 범프(3)등을 위치조정하는 위치조정장치와, 상기 열경화성수지(6, 6b)를 가열하는 가열장치(8a)와, 상기 가열장치에 의하여 상기 열경화성수지(6, 6b)를 가열하면서, 상기 전자부품을 상기 회로기판에 1범프당 20gf이상의 가압력으로 압압하여, 상기 기판의 휨의 교정을 하면서, 상기 전자부품과 사기 회로기판 사이에 개재하는 상기 열경화성수지를 상기 열로 경화하고, 상기 전자부품과 상기 회로기판을 접합하여 양전극을 전기적으로 접속하도록 접합장치등을 구비하게 하였음을 특징으로 하는 전자부품의 실장장치.
  14. 제13항에 있어서, 상기 위치조정장치는, 레벨링하지 않고, 상기 열경화성수지(6, 6b)를 개재시키면서, 상기 회로기판(4)의 전극(5)과 상기 전자부품(1)의 전극(2)에 선접속으로 형성된 범프(3)등을 위치조정하는 것으로, 상기 접합장치는, 상기 가열장치로 상기 열경화성수지(6, 6b)를 가열하면서, 상기 전자부품을 상기 회로기판에 1범프당 20gf이상의 가압력으로 압압하여, 상기 범프의 레벨링과 상기 기판의 휨의 교정등을 동시에 하면서, 상기 전자부품과 상기 회로기판 사이에 개재하는 상기 열경화성수지를 상기 열로 경화하여, 상기 전자부품과 상기 회로기판을 접합하여 양전극을 전기적으로 접속하도록 하였음을 특징으로 하는 전자부품의 실장장치.
  15. 제13항 또는 제14항에 있어서, 상기 열경화성수지는, 이방성 도전막을 구비한 열경화성수지의 시이트(10)임을 특징으로 하는 전자부품의 실장장치.
  16. 제13항에 있어서, 상기 위치조정장치는, 상기 회로기판(4)에, 상기 열경화성수지로서, 상기 전자부품(1)의 전극(2)을 맺은 외형치수(OL)보다 작은 형상치수의 고정형의 열경화성수지 시이트(6)를 적착한 다음, 상기 전자부품의 상기 전극의 범프(3)와 상기 회로기판의 전극(5)을 위치조정하며, 상기 접합장치는, 상기 열경화성수지 시이트(6)를 가열하면서, 상기 전자부품을 상기 회로기판에 가압 압압하여, 상기 회로기판의 휨의 교정을 동시에 실시하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하고, 상기 전자부품과 상기 회로기판을 접합하도록 하였음을 특징으로 하는 전자부품의 실장장치.
  17. 제13항에 있어서, 상기 위치조정하기전에, 도전성 접착제(11)를 상기 전자부품(1)의 상기 전극(2)의 상기 범프(3)에 전사하고, 상기 위치조정하기전에, 상기 회로기판(4)에는 상기 열경화성수지로서, 상기 전자부품의 상기 전극을 맺은 외형치수보다 작은 형상치수의 고정형의 열경화성수지 시이트(6)를 접착한 다음, 상기 범프와 상기 회로기판의 전극(5)을 위치조정하며, 상기 접합에 있어서는, 상기 경화성수지 시이트(6)를 가열하면서, 상기 전자부품을 상기 회로기판에 가압 압압하여, 상기 회로기판의 휨의 교정을 동시에 실시하면서, 상기 전자부품과 상기 회로기판 사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하여, 상기 전자부품과 상기 회로기판을 접합하도록 하였음을 특징으로 하는 전자부품의 실장장치.
  18. 제13항에 있어서, 상기 위치조정장치는, 상기 회로기판(4)에는, 상기 열경화성수지로서, 한쪽면 또는 양면에 용융제층(12)을 형성한 고정형의 열경화성수지 시이트(6)를 접착한 다음, 상기 전자부품(1)의 상기 전극(2)의 상기 범프(3)와 상기 회로기판의 상기 전극(5)을 위치조정하고, 상기 위치조정장치는, 가열된 헤드(8)에 의하여 상기 전자부품을 상기 회로기판에 가압 압압하여, 상기 회로기판의 휨의 교정을 동시에 실시하면서, 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 경화하여, 그 수지시이트를 상기 범프가 돌파하는 경우에 상기 용융제층의 용융제성분이 상기 범프에 부착하여, 그 범프가 상기 회로기판의 상기 전극과 접합되어서 상기 전자부품과 상기 회로기판을 접합하도록 하였음을 특징으로 하는 전자부품의 실장장치.
  19. 제13항에 있어서, 상기 위치조정장치는, 상기 전자부품(1)의 상기 전극(2)의 상기 범프(3) 및 상기 회로기판(4)의 상기 전극(5)의 적어도 한편에 대응하는 위치에 형성된 구멍(15)내에, 표면에 금도금을한 수지보올, 또는, 니켈입자, 또는 은, 은-파라듐, 또는 금으로된 도전입자 또는 도전페이스트 또는 쇠구슬로된 입자(14)를 상기 범프와 상기 회로기판의 상기 전극등을 도통시키는 방향으로 매립한 고정형의 열경화성수지 시이트(6)를, 상기 열경화성수지로서, 상기 회로기판의 상기 전극과 위치조정하여, 부착한다음, 상기 전자부품의 상기 범프와 상기 회로기판의 상기 전극을 위치조정하고, 상기 접합장치는, 상기 경화성수지 시이트(6)를 가열하면서, 상기 전자부품을 상기 회로기판에 압압하여, 상기 회로기판의 휨의 교정을 실시하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하여 접합하도록 한 것을 특징으로 하는 전자부품의 실장장치.
  20. 제13항에 있어서, 상기 위치조정장치는, 상기 전자부품(1)을 상기 회로기판(4)에 실장하는 경우에, 상기 전자부품의 상기 전극(2) 및 상기 회로기판의 상기 전극(5)의 적어도 한편에 대응하는 위치에 형성된 구멍(15)에, 적어도 상기 전자부품의 전극(2)에 입히는 표면안정화막(1a)의 두께(tpc)보다 크고, 상기 회로기판의 전극의 두께(tpcb)보다 작은 치수이며, 또한 표면에 금도금을 한 수지보올, 또는 니켈입자, 또는 은, 은-파라듐 또는 금으로된 도전입자 또는 도전페이스트 또는 쇄구슬로된 입자(16)를 상기 전자부품의 상기 전극과 상기 회로기판의 상기 회로전극과 서로 끼이는 방향으로 또한 서로 도통하는 방향으로 매립한 고정형의 열경화성수지 시이트(66)를, 상기 열경화성수지로서, 상기 회로기판의 상기 전극과 위치조정하여 부착한 다음, 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 우치조정하며, 상기 접합장치는, 상기 열경화성수지 시이트(6)를 가열하면서 초음파진동을 상기 전자부품에 인가하면서 상기 전자부품을 상기 회로기판에 압압하여 상기 전자부품과 상기 회로기판사이에 개재하는 상기 열경화성수지 시이트를 상기 열로 경화하여 접합하도록 하였음을 특징으로 하는 전자부품의 실장장치.
  21. 제15항에 있어서, 상기 이방성 도전막(10)에 포함되는 도전입자가 니켈분말에 금도금을 한 것임을 특징으로 하는 전자부품의 실장장치.
  22. 제13∼제21항중 어느항에 있어서, 상기 열경화성수지는 열경화성수지 시이트(6)로 하였음을 특징으로 하는 전자부품의 실장장치.
  23. 제22항에 있어서, 상기 열경화성수지의 시이트(6)는, 그 두께가 접합후의 상기 전자부품의 작용면과 상기 회전기판의 전극(5)이 형성된 면과의 틈새보다 두꺼운 두께로한 것을 특징으로 하는 전자부품의 실장장치.
  24. 제13항 또는 제14항에 있어서, 상기 열경화성수지는 열경화성 접착제(6b)임을 특징으로 하는 전자부품의 실장장치.
  25. 제12항∼제14항중 어느항에 있어서, 상기 위치조정장치와 상기 접합장치는 하나의 장치로 구성되도록 한 것을 특징으로 하는 전자부품의 실장장치.
  26. 제1항∼제12항중 어느항에 있어서, 상기 위치조정한 다음 또한 상기 접합전에 있어서, 상기 범프에 도전성 페이스트(100)를 부착한 다음, 이 도전성 페이스트를 경화시켜서, 상기 범프의 일부로서 기능하게 하도록 하고, 상기 접합에 있어서, 상기 열경화성수지를 상기 경화한 도전성 페이스트가 돌파하여 상기 회로기판의 전극과 전기적으로 접속하도록 하였음을 특징으로 하는 전자부품의 실장방법.
  27. 제13∼제25항중 어느항에 있어서, 상기 위치조정후에 또한 상기 접합전에 있어서, 상기 범프에 도전성 페이스트(100)를 부착한 다음, 이 도전성 페이스트를 경화시켜서 상기 범프의 일부로서 기능하도록하고, 상기 접합에 있어서, 상기 열경화성수지를 상기 경화한 도전성 페이스트가 돌파하여 상기 회로기판의 전극과 전기적으로 접속하도록 하였음을 특징으로 하는 전자부품의 실장장치.
  28. 제1항∼제9항중 어느항 또는 제11항에 있어서, 상기 열경화성수지 시이트는 상기 회로기판측에 배치되어 있음을 특징으로 하는 전자부품의 실장방법.
  29. 제1항∼제9항중 어느항 또는 제11항에 있어서, 상기 열경화성수지 시이트는 상기 전자부품측에 배치되어 있음을 특징으로 하는 전자부품의 실장방법.
  30. 제13항∼제21항중 어느항 또는 제23항에 있어서, 상기 열경화성수지 시이트는 상기 회로기판측에 배치되어 있음을 특징으로 하는 전자부품의 실장장치.
  31. 제13항∼제21항중 어느항 또는 제23항에 있어서, 상기 열경화성수지 시이트는 상기 전자부품측에 배치되어 있음을 특징으로 하는 전자부품의 실장장치.
KR10-1999-7005885A 1996-12-27 1997-12-26 회로기판에의 전자부품 실장방법 및 장치 KR100384314B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35073896 1996-12-27
JP96-350738 1996-12-27

Publications (2)

Publication Number Publication Date
KR20000062375A true KR20000062375A (ko) 2000-10-25
KR100384314B1 KR100384314B1 (ko) 2003-05-16

Family

ID=18412526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7005885A KR100384314B1 (ko) 1996-12-27 1997-12-26 회로기판에의 전자부품 실장방법 및 장치

Country Status (6)

Country Link
US (1) US6981317B1 (ko)
EP (4) EP0954208A4 (ko)
JP (3) JP3150347B2 (ko)
KR (1) KR100384314B1 (ko)
DE (1) DE69737375T2 (ko)
WO (1) WO1998030073A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373186B1 (ko) * 2000-12-29 2003-02-25 엘지이노텍 주식회사 표면탄성파 소자 및 그 제조방법
KR100523495B1 (ko) * 2001-12-12 2005-10-25 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
KR101138905B1 (ko) * 2004-01-21 2012-05-14 파나소닉 주식회사 스크린 인쇄장치
US8614118B2 (en) 2006-02-28 2013-12-24 Panasonic Corporation Component bonding method, component laminating method and bonded component structure

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781924B1 (fr) * 1998-07-30 2002-11-29 St Microelectronics Sa Procede de montage de circuits integres
JP4097378B2 (ja) * 1999-01-29 2008-06-11 松下電器産業株式会社 電子部品の実装方法及びその装置
JP4459258B2 (ja) * 1999-01-29 2010-04-28 パナソニック株式会社 電子部品の実装方法
EP1156520A4 (en) * 1999-01-29 2004-08-25 Matsushita Electric Ind Co Ltd METHOD AND DEVICE FOR MOUNTING ELECTRONIC PARTS
JP4977194B2 (ja) * 1999-01-29 2012-07-18 パナソニック株式会社 電子部品の実装方法
JP4097379B2 (ja) * 1999-01-29 2008-06-11 松下電器産業株式会社 電子部品の実装方法及びその装置
US6780668B1 (en) 1999-07-16 2004-08-24 Matsushita Electric Industrial Co., Ltd. Package of semiconductor device and method of manufacture thereof
EP1211920B1 (en) * 1999-08-12 2010-09-15 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
EP1087435A1 (en) * 1999-09-23 2001-03-28 Ming-Tung Shen Electro-optic device and method for manufacturing the same
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP4489221B2 (ja) * 1999-12-14 2010-06-23 大日本印刷株式会社 転写用配線部材およびその製造方法
DE10002182A1 (de) * 2000-01-19 2001-08-09 Fraunhofer Ges Forschung Vorrichtung zur elektrischen und mechanischen Fügung von flächigen Anschlussstrukturen
EP1126517B1 (en) * 2000-02-09 2007-01-17 Interuniversitair Micro-Elektronica Centrum Method for flip-chip assembly of semiconductor devices using adhesives
JP2002313841A (ja) * 2000-04-14 2002-10-25 Namics Corp フリップチップ実装方法
EP1223612A4 (en) * 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB
US20040106334A1 (en) * 2000-06-14 2004-06-03 Tatsuo Suzuki Microparticle arrangement film, electrical connection film, electrical connection structure, and microparticle arrangement method
JP2002110715A (ja) * 2000-10-04 2002-04-12 Sony Corp 半導体装置の製造方法
DE10103456C1 (de) * 2001-01-25 2002-08-29 Infineon Technologies Ag Vorrichtung mit mindestens einem Halbleiterbauteil und einer Leiterplatte und Verfahren zur Herstellung einer elektromechanischen Verbindung zwischen beiden
JP4753329B2 (ja) * 2001-02-14 2011-08-24 日東電工株式会社 熱硬化性樹脂組成物および半導体装置
JP2002270642A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法
JP4417596B2 (ja) * 2001-09-19 2010-02-17 富士通株式会社 電子部品の実装方法
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
JP2003243448A (ja) 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
KR100499134B1 (ko) * 2002-10-28 2005-07-04 삼성전자주식회사 압축 접합 방법
JP4489411B2 (ja) 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
US20050014313A1 (en) * 2003-03-26 2005-01-20 Workman Derek B. Underfill method
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
KR100865060B1 (ko) * 2003-04-18 2008-10-23 이비덴 가부시키가이샤 플렉스 리지드 배선판
FI20030833A0 (fi) * 2003-06-04 2003-06-04 Rafsec Oy Älytarra ja menetelmä älytarran valmistamiseksi
JP3804649B2 (ja) * 2003-09-19 2006-08-02 株式会社村田製作所 電子回路装置の製造方法および電子回路装置
US20070164079A1 (en) * 2004-02-24 2007-07-19 Matsushita Electric Industrial Co., Ltd. Electronic component mounting method, and circuit substrate and circuit substrate unit used in the method
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
JP2006206833A (ja) * 2005-01-31 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 異方導電性接着剤及びこれを用いた接続構造、接続方法
JP4558539B2 (ja) * 2005-03-09 2010-10-06 日立協和エンジニアリング株式会社 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法
JP4733441B2 (ja) * 2005-06-27 2011-07-27 アスリートＦａ株式会社 電子部品の接合装置
CN100414404C (zh) * 2005-09-06 2008-08-27 群康科技(深圳)有限公司 电路元件连接结构及液晶显示面板
US20070054512A1 (en) * 2005-09-08 2007-03-08 International Business Machines Corporation Topography compensating land grid array interposer
US8291582B2 (en) 2006-02-13 2012-10-23 Panasonic Corporation Circuit board and process for producing the same
JP4509043B2 (ja) * 2006-02-14 2010-07-21 株式会社新川 スタッドバンプの形成方法
DE102006036728B4 (de) * 2006-08-05 2017-01-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte
JP4797894B2 (ja) * 2006-09-11 2011-10-19 パナソニック株式会社 電子部品搭載装置および電子部品実装方法
DE112007002115T5 (de) * 2006-09-11 2009-07-23 Panasonic Corporation Vorrichtung zum Aufsetzen elektronischer Bauteile und Verfahren zum Montieren elektronischer Bauteile
JP2008192984A (ja) * 2007-02-07 2008-08-21 Elpida Memory Inc 半導体装置及びその製造方法
DE102007010731A1 (de) * 2007-02-26 2008-08-28 Würth Elektronik GmbH & Co. KG Verfahren zum Einbetten von Chips und Leiterplatte
US7851342B2 (en) * 2007-03-30 2010-12-14 Intel Corporation In-situ formation of conductive filling material in through-silicon via
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
US8390115B2 (en) * 2008-04-03 2013-03-05 Sharp Kabushiki Kaisha Wiring board and semiconductor device using the wiring board
KR20110010718A (ko) * 2008-05-16 2011-02-07 스미토모 베이클리트 컴퍼니 리미티드 반도체 부품의 제조 방법 및 반도체 부품
KR101022921B1 (ko) 2008-11-25 2011-03-16 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
CN102342189B (zh) * 2009-03-26 2014-03-19 夏普株式会社 芯片部件安装结构、芯片部件安装方法以及液晶显示装置
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US8371497B2 (en) * 2009-06-11 2013-02-12 Qualcomm Incorporated Method for manufacturing tight pitch, flip chip integrated circuit packages
KR101208028B1 (ko) 2009-06-22 2012-12-04 한국전자통신연구원 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JP5533199B2 (ja) * 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
JP5719997B2 (ja) * 2011-09-16 2015-05-20 パナソニックＩｐマネジメント株式会社 電子部品の実装方法及び実装システム
US9105552B2 (en) * 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
JP5965185B2 (ja) * 2012-03-30 2016-08-03 デクセリアルズ株式会社 回路接続材料、及びこれを用いた半導体装置の製造方法
US8932909B2 (en) 2012-11-14 2015-01-13 International Business Machines Corporation Thermocompression for semiconductor chip assembly
JP5714631B2 (ja) * 2013-03-26 2015-05-07 富士フイルム株式会社 異方導電性シート及び導通接続方法
CN104428881B (zh) * 2013-07-08 2017-06-09 索尼公司 固化条件的确定方法、电路器件的生产方法和电路器件
CN104869754B (zh) * 2014-02-25 2018-06-26 财团法人工业技术研究院 嵌有导线的软性基板及其制造方法
MY182253A (en) * 2014-07-20 2021-01-18 X Celeprint Ltd Apparatus and methods for micro-transfer-printing
JP2016058026A (ja) * 2014-09-12 2016-04-21 大日本印刷株式会社 非接触及び接触共用モジュール、非接触及び接触共用ｉｃカード
EP3240125B1 (en) * 2014-12-26 2020-04-08 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
CN105895539B (zh) * 2016-06-08 2018-08-10 华进半导体封装先导技术研发中心有限公司 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
KR102656068B1 (ko) * 2016-10-28 2024-04-12 삼성디스플레이 주식회사 압착 장치 및 이의 압착 방법
US10923365B2 (en) * 2018-10-28 2021-02-16 Richwave Technology Corp. Connection structure and method for forming the same
CN111009475B (zh) * 2019-11-22 2021-08-27 青岛歌尔智能传感器有限公司 光学模组的封装结构及其封装方法
CN112242385B (zh) * 2020-10-28 2022-08-23 长春希龙显示技术有限公司 基于玻璃基板的Mirco-LED无源驱动显示单元

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
US3909680A (en) * 1973-02-16 1975-09-30 Matsushita Electric Ind Co Ltd Printed circuit board with silver migration prevention
US3936575A (en) * 1973-02-21 1976-02-03 Sumitomo Bakelite Company, Limited Flexible metal-clad laminates and method for manufacturing the same
US4731282A (en) * 1983-10-14 1988-03-15 Hitachi Chemical Co., Ltd. Anisotropic-electroconductive adhesive film
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
IT1177870B (it) * 1984-07-04 1987-08-26 Texas Instr Semiconduttori Ita Procedimento per il montaggio di componenti,quali m.o.s. e simili,su pannelli di circuiti stampati mediante aggraffatura e pannelli e componenti per l'esecuzione di tale procedimento
JPS6143438A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd 半導体装置
JPS626652A (ja) 1985-07-01 1987-01-13 Nippon Shiyotsuken Kk 液体調味料の製造方法
JPS62136865A (ja) 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
JPS62188184A (ja) 1986-02-14 1987-08-17 日立化成工業株式会社 異方導電性を有する回路接続用接着剤組成物および接着フイルム並びにこれらを用いた回路の接続方法
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH063820B2 (ja) * 1988-07-25 1994-01-12 松下電器産業株式会社 半導体装置の実装方法
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
JPH0254932A (ja) 1988-08-20 1990-02-23 Fujitsu Ltd はんだバンプの形成方法
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH02155257A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd 半導体実装装置
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US5040069A (en) * 1989-06-16 1991-08-13 Fuji Photo Optical Co., Ltd. Electronic endoscope with a mask bump bonded to an image pick-up device
US4967950A (en) * 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JPH04169001A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストと半導体装置の実装方法
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー
JP2890890B2 (ja) 1991-05-30 1999-05-17 日立化成工業株式会社 接続部材の製造方法
JP3352705B2 (ja) * 1991-06-07 2002-12-03 日東電工株式会社 異方導電性接着フィルムを用いた実装構造
JP3131246B2 (ja) * 1991-07-24 2001-01-31 富士通株式会社 バンプを有するベアチップの実装方法
JP2762813B2 (ja) 1992-01-30 1998-06-04 日立化成工業株式会社 半導体チップの接続方法
JPH0637144A (ja) 1992-07-17 1994-02-10 Matsushita Electric Ind Co Ltd 電極の接続方法
JPH0666355A (ja) 1992-08-20 1994-03-08 Mitsubishi Motors Corp 自動車のエンジンとトルクコンバータとの結合構造
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
US5303862A (en) 1992-12-31 1994-04-19 International Business Machines Corporation Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
JPH06240217A (ja) 1993-02-16 1994-08-30 Shin Etsu Polymer Co Ltd 異方導電接着剤の製造方法
JP2795788B2 (ja) * 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
JPH06299373A (ja) * 1993-04-12 1994-10-25 Seiko Instr Inc 部材の加工方法
US5485949A (en) 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
US5386624A (en) 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
DE69426347T2 (de) * 1993-09-29 2001-05-17 Matsushita Electric Ind Co Ltd Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
JPH07318962A (ja) * 1994-03-30 1995-12-08 Seiko Instr Inc 電気装置の電極基板、電極形成方法及び実装方法
JP3255796B2 (ja) 1994-05-26 2002-02-12 松下電器産業株式会社 半導体装置の実装方法
US5578874A (en) * 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
JPH0837208A (ja) * 1994-07-25 1996-02-06 Toshiba Corp 半導体素子の実装方法およびその装置
JP2925946B2 (ja) 1994-09-19 1999-07-28 沖電気工業株式会社 異方導電性フィルムを用いた半導体装置の実装方法及びそのための装置
DE19535282A1 (de) 1994-09-23 1996-03-28 Fraunhofer Ges Forschung Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung
JP2616471B2 (ja) 1994-12-02 1997-06-04 日本電気株式会社 半導体素子の実装方法
JP3480754B2 (ja) 1994-12-28 2003-12-22 住友ベークライト株式会社 異方導電フィルムの製造方法
JP3209875B2 (ja) * 1995-03-23 2001-09-17 株式会社日立製作所 基板の製造方法及び基板
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JP2770821B2 (ja) * 1995-07-27 1998-07-02 日本電気株式会社 半導体装置の実装方法および実装構造
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
US5704116A (en) * 1996-05-03 1998-01-06 Motorola, Inc. Method of holding a component using an anhydride fluxing agent
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
JP2830852B2 (ja) * 1996-08-08 1998-12-02 松下電器産業株式会社 電子部品実装方法
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US5848466A (en) * 1996-11-19 1998-12-15 Motorola, Inc. Method for forming a microelectronic assembly
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
JP2997231B2 (ja) * 1997-09-12 2000-01-11 富士通株式会社 マルチ半導体ベアチップ実装モジュールの製造方法
US6326241B1 (en) * 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373186B1 (ko) * 2000-12-29 2003-02-25 엘지이노텍 주식회사 표면탄성파 소자 및 그 제조방법
KR100523495B1 (ko) * 2001-12-12 2005-10-25 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
KR101138905B1 (ko) * 2004-01-21 2012-05-14 파나소닉 주식회사 스크린 인쇄장치
US8614118B2 (en) 2006-02-28 2013-12-24 Panasonic Corporation Component bonding method, component laminating method and bonded component structure

Also Published As

Publication number Publication date
EP1445995B1 (en) 2007-02-14
JP3927759B2 (ja) 2007-06-13
EP0954208A4 (en) 2002-09-11
JP3880775B2 (ja) 2007-02-14
WO1998030073A1 (en) 1998-07-09
US6981317B1 (en) 2006-01-03
DE69737375T2 (de) 2007-11-29
KR100384314B1 (ko) 2003-05-16
DE69737375D1 (de) 2007-03-29
JP3150347B2 (ja) 2001-03-26
JP2001024034A (ja) 2001-01-26
EP0954208A1 (en) 1999-11-03
EP1448034A1 (en) 2004-08-18
EP1448033A1 (en) 2004-08-18
EP1445995A1 (en) 2004-08-11
JP2001007159A (ja) 2001-01-12

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
KR100502222B1 (ko) 전자부품의 실장방법 및 그 장치
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
KR100746330B1 (ko) 초음파를 이용한 전자부품간의 접속방법
JP3326382B2 (ja) 半導体装置の製造方法
JP4097378B2 (ja) 電子部品の実装方法及びその装置
JP2000113919A (ja) 電気的接続装置と電気的接続方法
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP4097379B2 (ja) 電子部品の実装方法及びその装置
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP4977194B2 (ja) 電子部品の実装方法
JP3723761B2 (ja) 電子部品の実装装置
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP4459258B2 (ja) 電子部品の実装方法
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JPH11288975A (ja) ボンディング方法及びボンディング装置
KR100653075B1 (ko) 플립칩 혼재실장 회로기판의 제조방법
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JP2003100797A (ja) 実装体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee