JP2003031617A - 半導体装置の実装構造とその製造方法 - Google Patents

半導体装置の実装構造とその製造方法

Info

Publication number
JP2003031617A
JP2003031617A JP2001215354A JP2001215354A JP2003031617A JP 2003031617 A JP2003031617 A JP 2003031617A JP 2001215354 A JP2001215354 A JP 2001215354A JP 2001215354 A JP2001215354 A JP 2001215354A JP 2003031617 A JP2003031617 A JP 2003031617A
Authority
JP
Japan
Prior art keywords
circuit board
electrode
semiconductor device
terminal electrode
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001215354A
Other languages
English (en)
Inventor
Masahiro Ono
正浩 小野
Yoshihiro Tomura
善広 戸村
Minehiro Itagaki
峰広 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001215354A priority Critical patent/JP2003031617A/ja
Publication of JP2003031617A publication Critical patent/JP2003031617A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は、電極の狭いピッチ配列やエリア配
列の半導体装置を回路基板に実装する構造とその製造方
法を提供する。 【解決手段】 端子電極と該端子電極上に突出する突起
電極とを有する半導体装置を、当該突起電極を導電性接
着剤を介して回路基板の入出力端子電極に接続して、該
回路基板に搭載して成る半導体装置の実装構造であっ
て、導電性接着剤層が、合成樹脂と導電性粒子との混合
物から成り、且つ、半導体装置の端子電極及び回路基板
の入出力端子電極の何れか大きい方の電極面域より内側
に配置されて、半導体装置と回路基板との間隙の導電性
接着剤層の周りが樹脂フィルムで封止される。特に、上
記の導電性接着剤層が、半導体装置の端子電極及び回路
基板の入出力端子電極とのいずれか小さい方の電極面域
の範囲内で配置される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の回路
基板への実装構造と、その実装構造の製造方法に関す
る。
【０００２】
【従来の技術】半導体装置とこれを搭載する回路基板と
の接続には、従来から、ワイヤボンディング法が広く利
用されているが、この技術は、実装上、半導体装置の周
辺から回路基板へ金属ワイヤで接続するが、電極間が狭
いピッチにある電極を接続には限界があり、特に、エリ
ア配列のピンには対応できない。
【０００３】エリア配置を可能にする技術として、はん
だバンプによる実装方法（Ｃ４と呼ばれる）が周知であ
る。この方法は、半導体回路、例えば、集積回路チップ
のパッド電極の材料であるアルミニウム膜に、酸化膜除
去と真空蒸着でのバリアメタル形成の後に、はんだバン
プを形成し、チップ上のはんだバンプを、回路基板の入
出力端子電極上に当接してリフローして、ハンダを溶融
し接続し、これにより、半導体装置を回路基板に搭載し
ていた。
【０００４】別の実装方法として、フリップチップ実装
が知られており、例えば、突起電極が形成された半導体
装置を、接合層を介して回路基板の入出力端子電極に接
続して、回路基板上に搭載する方式がある。図１８に示
す例は、突起電極を形成するのに、半導体装置３１のチ
ップ上のパッド電極３２上にワイヤボンディング法を用
いて接続した後直ちにワイヤを引きちぎるなどして尖頭
突起３３を形成し、これらの尖頭電極３３は、導電性接
着剤層３４により、回路基板３６の入出力端子電極３５
上に接着し、半導体装置３１と基板３６との間の隙間を
封止樹脂３７により補強して、実装体としていた。この
尖頭電極を用いる実装法は、導電性接着剤の接合層を利
用して、その接続部位の高信頼性が確保していた。
【０００５】突起電極を利用する他の実装法において
は、突起電極を電解メッキ又は無電解メッキで生成され
たメッキ金属層、例えば、Ａｕ、Ｎｉなどで形成するも
のも利用されてい５。
【０００６】さらに突起電極を利用する別の実装方法に
は、接合層に、はんだ、異方性導電膜（Anisotropic Co
nductive Film）、異方性導電ペーストを用いることが
知られている。
【０００７】図１９には異方性導電膜を用いる実装方法
を示すが、半導体装置６１の電極６１が回路基板６６の
電極６５に異方性導電膜６４を介して実装されている。
異方性導電膜６４の中に含まれている導電粒子６３は、
例えばＮｉ粒子などの金属粒子か、Ａｕ（あるいはＮｉ
−Ａｕ）で被覆された樹脂ボールが用いられ、接着剤に
は例えばエポキシ系樹脂が用いられる。接合時には、熱
と荷重を同時にかけて電極６２と電極６５の間に導電粒
子６３が挟み込まれるように接続されていた。
【０００８】この異方性導電膜による実装法は、導電性
接着剤中に導電粒子が３０μｍ程度の間隔で膜中に分散
しており、電極の端面間に１つでも挟まれれば接続を確
保することができるから、フリップチップ実装では最も
狭ピッチ接続が可能ではある。
【０００９】このような異方性導電膜や異方性導電ペー
ストを使用する場合には、突起電極は端面が比較的平坦
であることを要するので、接続の安定性や信頼性を確保
するためには、接着剤に対する突起電極の大きな押圧力
を必要とし、例えば、安定に接続するにはピン当たり１
００ｇ程度、最大２００ｇ程度の大きな荷重が必要であ
った（従来のはんだペースト又は等方的導電性接着剤を
用いると実装時はほとんど荷重を必要としない）。
【００１０】別の半導体装置の実装方法としては、半導
体装置に金Ａｕからなる突起電極を設け、突起電極を回
路基板の表面に配置した金Ａｕの入出力端子電極に荷重
と超音波を併用して、両電極を直接にＡｕ−Ａｕ接合す
ることが知られている。
【００１１】
【発明が解決しようとする課題】携帯用電子機器の小型
化と高性能化に伴い、半導体装置の実装構造には小型化
と高性能化がますます求められている。そのため、半導
体装置の端子数が増加し、電極間の狭いピッチで電極を
半導体装置のチップの周辺に配置し、あるいはチップの
ある領域にエリア配列にすることが要求されている。
【００１２】上述の従来の実装技術では、ピン数の増加
に対応した狭ピッチ接続やエリア配列の接続を実現する
のは非常に困難であった。例えば、電極間の間隔が５０
〜１００μｍ程度の狭いピッチでの電極接続が要求され
ている。
【００１３】上記のハンダバンプ接続技術も、リフロ−
によりはんだを溶融させるので、狭いピッチではんだを
供給し難く、また接続過程においてもエリア配列での実
装においては、はんだバンプの径が大きく、他方では基
板の微細化を必要としパッケージとしての信頼性を考え
ると、現在２５０μｍピッチ前後が実装限界となってお
り、５０〜１００μｍ程度にした狭ピッチでの電極接続
は困難であった。
【００１４】従来の異方性導電膜を使用する熱圧着実装
は、液晶表示装置の分野では使用されてきたが、汎用の
半導体装置には使用されていなかった。異方性導電膜の
中には、シリカフィラーが、導電粒子の熱膨張係数を制
御するために混入されているが、シリカ粒子は、実装時
に半導体装置などの搭載素子の接合面に応力を及ぼし、
半導体装置チップ側に、損傷を与えたり、Ａｌ配線が断
線するなどの不良を発生させていた。
【００１５】この実装方法では、導電性接着剤に加圧さ
れた突起電極は、回路基板の入出力端子電極に導電性フ
ィラーをかみながら、直接接触して、そのまま、樹脂が
硬化して、固定する。そこで、この過程には、応力を緩
和する要素が存在しないので、残留応力が、半導体装置
の特性を劣化させることになる。樹脂基板の入出力端子
電極上に実装する場合には、実装時に入出力端子電極が
変形し、基板内のビアホールを断裂させることもあっ
た。
【００１６】このように、上記の異方性導電膜を利用す
る方法は、接続は可能だが、実装に高荷重が必要で、半
導体装置又は回路基板の特性の低下や信頼性の低下を考
えると、半導体装置に対しては、一部の特殊用途でしか
使用できない。
【００１７】上記の尖頭電極を使用する実装方法は、導
電性接着剤を接合層に使用して接続部の高信頼性が確保
されているが、しかし、この方法は、突起電極を形成
し、その先端のレベリングを行ない、導電性接着剤を供
給して、位置付けして搭載し、封止樹脂を封入し、導電
性接着剤及び封止樹脂を硬化させるなどの多数複雑な工
程を必要とし、これら工程がバッチ処理であるので、樹
脂の硬化時間が長く、高い生産性が実現できない。
【００１８】この方法においては、さらに、導電性接着
剤を供給する工程で接着剤は尖頭電極への転写によって
供給するのであるが、狭い電極間ピッチになるほど突起
電極を小さくせざるを得ないので、導電性接着剤の転写
量（供給量）を少なくする必要があり、このことは、電
極の高密度配置では接続信頼性を確保するのが困難とな
っていた。このように、導電性接着剤を用いた方法は、
転写供給の過程が初期の実装品質と接続信頼性の確保に
難しいなどの問題があった。
【００１９】半導体実装構造には、高性能の品質を確保
することの他に、低コスト化と生産性向上のための実装
法が必要になっている。高生産性を改善するには熱圧着
実装が有効と考えられるが、前述のように、異方性導電
膜のような熱圧着実装は、信頼性に問題があり、半導体
装置や回路基板への特性劣化や接続信頼性が懸念され
る。
【００２０】本発明は、狭いピッチの電極配置を有する
半導体装置を信頼性高く実装した実装構造を提供しよう
とするものである。本発明は、特に、基板の反りうねり
に対し柔軟に対応でき、導電性接着剤への応力の緩和を
実現して半導体素子と配線に損傷や性能低下などのダメ
−ジを与えない実装構造を提供しようとするものであ
る。
【００２１】本発明は、電極間ピッチを狭くした半導体
装置を実装できる実装構造の製造方法を提供しようとす
るものである。本発明は、さらに、導電性接着剤を回路
基板側に一定量でかつ安定的に供給し、突起電極を用い
て半導体装置を回路基板の入出力端子電極上に熱圧着実
装する製造方法を提供しようとするものである。
【００２２】また、本発明は、基板の反りうねりに対し
柔軟に対応でき、導電性接着剤への応力の緩和を実現し
て半導体素子と配線に損傷や性能低下を与えることなく
実装することのできる構造を製造する方法を提供しよう
とするものである。さらに、本発明は、高密度の電極を
配置した半導体装置に対して、高い信頼性を保持でき且
つ高い生産性を有する実装構造の製造をする方法を提供
するものである。
【００２３】
【課題を解決するための手段】本発明の実装構造は、概
して、端子電極と該端子電極上に突出する突起電極とを
有する半導体装置を、当該突起電極を導電性接着剤層を
介して回路基板の入出力端子電極に接続して、該回路基
板に搭載して半導体装置を実装したものであるが、その
特徴は、導電性接着剤層を、半導体装置の端子電極及び
回路基板の入出力端子電極の何れか大きい方の電極面域
より内側に配置して、さらに、半導体装置と回路基板と
の間隙の少なくとも当該導電性接着剤層の周りが樹脂フ
ィルムで封止されて構成したものである。
【００２４】本発明の実装構造は、導電性接着剤層を半
導体装置の端子電極及び回路基板の入出力端子電極の何
れか大きい方の電極面域より内側に配置するので、電極
間隔を非常に狭く配置することができ、しかも、使用中
に電極間の導電性接着剤層相互の短絡や高電界における
マイグレーションを有効に防止して、半導体装置の電極
の高密度配置を実現した実装構造とすることができる。
この実装構造は、特に、半導体装置の電極を半導体チッ
プ周辺部位に配列する半導体装置に好適に適用でき、特
に狭い電極ピッチの配列を可能にするものである。
【００２５】本発明の実装構造の製造方法においては、
このような導電性接着剤層の上下の電極に対する位置決
めをするのに、樹脂フィルムと導電性接着剤とを特定の
関係もって基板上に配置するものである。即ち、半導体
装置の搭載に先立って、回路基板上に配置した樹脂フィ
ルムに設けて導電性接着剤を充填した貫通孔が、回路基
板側の入出力端子電極上に所定位置に配置してあり、搭
載の際には、半導体装置を回路基板上に押圧して、半導
体装置の端子電極を貫通孔の導電性接着剤に接合させる
ものである。樹脂フィルムの貫通孔は、半導体装置の端
子電極及び回路基板の入出力端子電極の何れか大きい方
の電極面域より小さい外形に調整しておけば、樹脂フィ
ルムにより導電性接着剤層の寸法と、その電極上の配置
とが、正確に決定規制されるので、狭い電極ピッチの配
置を可能にする。
【００２６】この製造方法の第１の方法は、予め樹脂フ
ィルムに、半導体装置の端子電極及び回路基板の入出力
端子電極の何れか大きい方の電極面域より小さい外形の
貫通孔を設け、次いで、樹脂フィルムの該貫通孔に導電
性接着剤を充填する。この樹脂フィルムを、貫通孔に充
填された導電性接着剤を回路基板の入出力端子電極上に
位置付けるように、回路基板上に貼り付け、次いで、半
導体装置の端子電極を回路基板上の当該導電性接着剤層
上に当接して、熱圧着することにより搭載を行なう。
【００２７】第２の方法は、樹脂フィルムを、先に、固
体基板（の実装領域）に貼り付け、この樹脂フィルム
に、回路基板の入出力端子電極上の位置に貫通孔を設
け、且つ貫通孔が半導体装置の端子電極及び回路基板の
入出力端子電極の何れか大きい方の電極面域より小さい
外形にされ、樹脂フィルムの貫通孔に導電性接着剤を充
填し、次いで同様に、半導体装置を、該半導体装置の端
子電極を回路基板上の当該導電性接着剤層上に当接して
熱圧着して、回路基板上に実装する。
【００２８】本発明は、さらに、２つの回路基板に半導
体装置を実装する実装構造を含むが、第１の回路基板を
第２の回路基板に搭載し、第１の回路基板上であって且
つ第２の回路基板に対面する主面上に半導体装置を搭載
するものである。詳しくは、実装構造は、主面に第１の
配線電極と入出力端子電極とを配置した第１の回路基板
と、第１の配線電極と接続した第２の配線電極を備えて
第１の回路基板を離間して支持する第２の回路基板と、
第１の回路基板の主面上で第２の回路基板との間に配置
して、該入出力端子電極に接続した端子電極を有する半
導体装置と、から構成される。
【００２９】この実装構造は、半導体装置の端子電極
を、第１の回路基板の入出力端子電極に第１の導電性接
続部を介して接続し、第１の回路基板上の主面に設けた
第１の配線電極を第２の導電性接続部材を介し第２の回
路基板の第２の配線電極に接続し、これにより、第１の
回路基板が第２の回路基板に搭載される。
【００３０】好ましくは、第１の回路基板には、半導体
基板又はセラミック基板を利用し、これら基板上には入
出力端子電極や配線電極を精密に且つ高密度に配置して
形成することができる。第１の回路板上に正確に取り出
された入出力端子電極は、該回路基板上の第１の配線電
極に接続され、第１の配線電極は比較的粗い間隔で該基
板上に配線され、第２の導電性接続部材を介して第２の
回路基板の対応する第２の配線電極に接続される。従っ
て、多数のリードを必要とするような高密度電極配置の
半導体装置を、第１の回路基板を介して、第２の回路基
板に接続することができるのである。
【００３１】このような実装構造の製造方法は、第１の
回路基板上に半導体装置を搭載し、これと前後して第２
の導電性接続部材を第１の回路基板上に立設する。この
第１の回路基板を、第２の導電性接続部材を介して、第
２の回路基板上に搭載して、半導体実装構造に組立てる
のである。
【００３２】
【発明の実施の形態】実施の形態１．本発明の実装構造
は、半導体装置は、端子電極と該端子電極上に突出する
突起電極とを有し、回路基板には、入出力端子電極が、
半導体装置の端子電極と対応するように、配置されてい
る。半導体装置の突起電極は、導電性接着剤層を介して
回路基板の入出力端子電極に接続して、該回路基板に搭
載されている。そして、この実施形態は、導電性接着剤
層が、半導体装置の端子電極及び回路基板の入出力端子
電極の何れか大きい方の電極面域より内側に配置され
て、電気的接続を確保している。半導体装置と回路基板
との間隙の少なくとも導電性接着剤層の周りが樹脂フィ
ルムで封止されて、半導体装置と回路基板とを強度的に
接続している。
【００３３】実装構造に使用する突起電極は、適度の高
さを有し、その面域が大よそ平坦な電極を利用する。突
起電極は、好ましくは、メッキ形成金属膜が利用され
る。また、導電性接着剤層には、熱硬化性の樹脂と該樹
脂中導電性フィラーとして分散した金属粒子とから成る
ものが利用できる。
【００３４】このような電極と導電性接着剤層との配置
は、極めて小さいピッチで配置した端子電極に対して、
電極面域の範囲内に配された導電性接着剤層には、電界
が作用してもマイグレ−ションを抑制でき、接着剤層の
移動に伴う電気的接触その他の事故が有効に防止するこ
とができので、この構造は、高密度の電極配置を備えた
半導体装置を安定してかつ高い信頼性を以って搭載する
ことができる。
【００３５】この形態の第１の例は、上記の導電性接着
剤層を、半導体装置の端子電極及び回路基板の入出力端
子電極とのいずれか小さい方の電極面域の範囲内で配置
されている構造体を含む。
【００３６】図１に示す半導体装置１の実装構造は、端
子電極２と端子電極上に突起電極３を有する半導体装置
１が、導電性接着剤層４を介して、回路基板７の入出力
端子電極５上に接続されており、導電性接着剤層４は、
回路基板７の入出力端子電極５からはみ出さないで且
つ、突起電極３の面域内に配置されている。半導体装置
１と回路基板７との間の間隙には少なくとも導電性接着
剤層４の周りが封止樹脂６で封止されて、封止樹脂６
は、半導体装置１と回路基板７とを強度的に接続してい
る。
【００３７】さらには、導電性接着剤層４は、半導体装
置１の突起電極３の面域と回路基板７の入出力端子電極
５の面域との何れに対しても小さくして、導電性接着剤
層４を接合する電極領域に余裕のある配置が好ましい。
【００３８】半導体装置の端子電極２間のピッチがより
小さくなると、電極領域に余裕のある配置がよく、一般
的に半導体装置１の端子電極２よりも、回路基板の入出
力端子電極３の方が電極表面の平坦性を確保することが
難しくなり、電極の底部（ボトム）よりも頂上部（トッ
プ）の方が小さくなるので、導電性接着剤がこぼれやす
くなるからである
【００３９】この実装構造は、また、導電性接着剤層
が、実装時の電極の受ける荷重による応力を接着剤層の
変形により緩和することができ、実装時の応力が基板な
いし半導体装置に残留しないので、半導体装置の特性劣
化や配線の断線などを防ぐことができる。特に、導電性
接着剤層を用いることで基板の電極が変形するまでの実
装荷重を必要とせず低荷重実装が可能になり、接続信頼
性も高くなる。
【００４０】この実施形態の第２の例は、導電性接着剤
層が、半導体装置の端子電極又は回路基板の入出力端子
電極のいずれか小さい方の電極面域を包むが他方の電極
面域の範囲内で配置するものが利用できる。図２に示す
ように、半導体装置１の突起電極３が、導電性接着剤層
４を介して、回路基板７の入出力端子電極５上に接続さ
れており、この例は、半導体装置１の突起電極３がその
端子電極２の面域より小さくされ、導電性接着剤層４
は、回路基板の入出力端子電極５からはみ出さず、且
つ、半導体装置１の突起電極３が、導電性接着剤層４の
中に埋設されて接続されている。この上記の第２の例
は、端子電極２を狭いピッチで配置した半導体装置の実
装に有効であり、使用中の導電性接着剤のマイグレーシ
ョンの発生や隣接電極間の導電性接着剤に起因する短絡
を防止することができる。さらに、この例は、半導体装
置の電極ピッチの大きいエリア配列での実装にも適用で
きる。
【００４１】これとは反対の構造も可能で、回路基板７
の入出力端子電極５が、導電性接着剤層４の中に埋設さ
れ、但し、導電性接着剤層４が、突起電極３からはみ出
さないように、配置して、電極間を接合するようにして
もよい。
【００４２】また、導電性接着剤層４を利用するので、
導電性接着剤層４が回路基板上の入出力端子５に対し
て、半導体装置１の突起電極３を押圧する際の応力を緩
和でき、半導体装置の特性劣化や配線の断線などを防ぐ
ことができる。さらに、導電性接着剤層を用いることで
基板の電極が変形するまでの実装荷重を必要とせず低荷
重実装が可能になり、接続信頼性も高い。
【００４３】上記の実施形態において、突起電極３は、
メッキ層が好ましく、例えば、突起電極は、Ａｕ、Ｎ
ｉ、Ｓｎ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、Ｚｎ、Ｓｂ、Ｐ
ｄ、Ｃ、Ｐｔのうちの少なくとも１種の金属を含むこと
ができる。特に、Ｎｉ−Ａｕの無電解メッキによるメッ
キ層が好ましい。
【００４４】導電性接着剤層４は、熱可塑性樹脂又は熱
硬化性樹脂と、金属粒子の粉末と、を混合して成る接着
剤の硬化層が利用される。樹脂には、例えば、エポキシ
系樹脂が利用でき、金属粒子には、Ａｇ、Ｐｄ、Ｎｉ、
Ａｕ、Ｃｕ、Ｃ、Ｐｔ、Ｆｅの少なくとも１つを用いる
ことができる。
【００４５】封止樹脂には、樹脂フィルム６０を用いる
ことかでき、一般のエポキシ系樹脂フィルムが利用され
る。そして、樹脂フィルム６０には、ＳｉＯ２やＡｌ２
Ｏ３、ＳｉＮ、ＳｉＣ、ＡｌＮなどの無機物の粒子を含
んだ絶縁樹脂として用いることもできる。樹脂フィルム
には、導電性粒子、例えば、Ａｇ、Ｐｄ、Ｎｉ、Ａｕ、
Ｃｕ、Ｃ、Ｐｔ、Ｆｅなどの少なくとも１つを含んだ異
方性導電性樹脂として用いることもできる。
【００４６】実施の形態２．この実施形態は、半導体装
置を回路基板に実装するための方法に関して、端子電極
と該端子電極上に突出する突起電極とを有する半導体装
置を、当該突起電極を導電性接着剤層を介して回路基板
の入出力端子電極に接続して、回路基板に搭載して成る
半導体装置の実装構造を製造する方法であるが、その特
徴は、回路基板上に配置した樹脂フィルムに、貫通孔
が、回路基板側の入出力端子電極上に所定位置に配置さ
れ、貫通孔には、合成樹脂と導電性粒子との混合物から
成る導電性接着剤層を充填し、実装時には、半導体装置
を、回路基板上に加熱押圧して、半導体装置の端子電極
を貫通孔の導電性接着剤層に接合させて該導電性接着剤
層を硬化させるものである。
【００４７】この方法は、上述の実装構造を得るのに、
樹脂フィルムの所定位置に、導電性接着剤層が半導体装
置の突起電極とも回路基板の入出力端子電極の何れの電
極面域よりも小さくするように開口する貫通孔を形成
し、該貫通孔にペースト上の導電性接着剤を充填し、導
電性接着剤を樹脂フィルムの貫通孔内に拘束したまま、
半導体装置を搭載して配線し、次いで、導電性接着剤を
導電性接着剤層として利用し、且つ、樹脂フィルムを封
止樹脂として利用するものである。
【００４８】この実施形態の第１の方法においては、先
ず、樹脂フィルムに半導体装置の端子電極及び回路基板
の入出力端子電極の何れか大きい方の電極面域より小さ
い外形の貫通孔を設け、樹脂フィルムの該貫通孔に導電
性接着剤を充填させて後に、該樹脂フィルムを、貫通孔
に充填された導電性接着剤層が回路基板の入出力端子電
極上に位置付けしながら、回路基板上に貼り付けて、つ
いで、半導体装置を回路基板に加熱押圧して、該半導体
装置の突起電極が、樹脂フィルムの貫通孔の導電性接着
剤に接合させ、該導電性接着剤を硬化させて、該導電性
接着剤層として実装構造とするのである。
【００４９】第２の方法は、先ず、樹脂フィルムを固体
基板（の実装領域）に貼り付けて、この樹脂フィルム
に、回路基板の入出力端子電極上の位置に貫通孔を設
け、且つ貫通孔が半導体装置の端子電極及び回路基板の
入出力端子電極の何れか大きい方の電極面域より小さい
外形にされ、樹脂フィルムの貫通孔に導電性接着剤を充
填させ、次いで、半導体装置を回路基板に加熱押圧し
て、該半導体装置の突起電極が、樹脂フィルムの貫通孔
の導電性接着剤に接合させ、該導電性接着剤を硬化させ
て、導電性接着剤層として、実装構造とするのである。
【００５０】これらの製造方法では、貫通孔は、端子電
極と出力端子電極との幅領域のいずれよりも小さくされ
る。特に、貫通孔は、端子電極との入出力端子電極との
領域の小さい方よりも大きくすることもできる。
【００５１】このようにして製造した実装体は、上記硬
化した導電性接着剤層は、半導体装置の端子電極及び回
路基板の入出力端子電極とのいずれか小さい方の電極面
域の範囲内で配置させることができる。また、同様に硬
化した導電性接着剤層は、半導体装置の端子電極又は回
路基板の入出力端子電極のいずれか小さい方の電極面域
を包むが他方の電極面域の範囲内で配置されることがで
きる。
【００５２】図３（Ａ〜Ｃ）には、この実施形態の製造
方法の第１の方法の一例を示すが、図３（Ａ）におい
て、両面に剥離シ−ト９、９を貼着した樹脂フィルム６
０に、貫通孔８を開設する。貫通孔８は、レ−ザビーム
照射または機械的ドリル加工により、樹脂フィルム６０
に、半導体装置１の突起電極３に正確に対応して貫通形
成される。
【００５３】この貫通操作には、狭ピッチで配置されて
いる電極に対しては、レ−ザビーム照射による穿孔が好
ましい。特に、加工時に熱を発生しないので、ＹＡＧレ
−ザビームが適している。
【００５４】次に、図３（Ｂ、Ｃ）において、導電性接
着剤４をスキージを使用して、貫通孔８に充填する。図
３（Ｄ）において、樹脂フィルム６０から剥離シート９
を剥離し、剥離シ−トを除去した樹脂フィルム６０を回
路基板７上に、この回路基板表面に予め形成してある入
出力端子電極５上に導電性接着剤が充填された貫通孔８
を位置付けするように配置して、接着する。次いで、こ
の回路基板７上に半導体装置１を配置するが、半導体装
置１に予め形成した突起電極３を貫通孔８中の導電性接
着剤４上に位置決めして半導体装置を加熱押圧し、熱圧
着する。樹脂フィルム６０と導電性接着剤層４とが硬化
した後は、これにより、半導体装置１が回路基板７に搭
載された実装構造が得られる。
【００５５】樹脂フィルム６０には、回路基板７に接着
させるときに６０〜１００℃で１秒〜数秒程度、例え
ば、８０℃で１秒程度の短時間加熱することにより、樹
脂フィルムは粘着性となるポリマー材料が好ましい。こ
のような樹脂フィルムは、回路基板に加熱により容易に
接着され、しかも冷却後には、常温で半硬化状態を保
つ。
【００５６】貫通孔８の大きさは、図３に示す例は、そ
の直径が、回路基板の入出力端子電極７と半導体装置の
突起電極３との何れの幅よりも小さくされている。実装
構造は、従って、導電性接着剤層４の寸法が、上下の端
子電極７、３の何れよりも小さくされ、半導体装置の端
子電極２で決まる電極間の小さい間隔を維持することで
き、導電性接着剤層４が、電極の面域からはみ出さない
ので、電極間で決められる間隔を狭くすることが防止で
きる。
【００５７】この製造方法は、樹脂フィルムに固定した
導電性接着剤から形成される導電性接着剤層が実装時の
応力を緩和でき、素子の特性劣化や配線の断線などを防
ぐことができ、また、導電性接着剤層を用いることによ
り回路基板上の電極が変形する程の大きな実装荷重を必
要とせず、低荷重により十分信頼性の高い実装が可能に
なる。さらに、最初から樹脂フィルムが供給されている
回路基板であることから一括の熱圧着実装が可能にな
り、低コストな実装となる。さらに、この製造方法は、
貫通孔を開口する工程と樹脂フィルムを回路基板に接着
させる工程とは別々に行えるので生産タクトが向上でき
生産性に優れる。
【００５８】図４（Ａ〜Ｇ）は、この実施の形態の第２
の例の実装構造の製造方法を示す。この例では、図４
（Ａ）において、剥離シ−ト９を片面に貼着した樹脂フ
ィルム６０を、先に、入出力端子電極５を設けた回路基
板７上の実装領域に接着させる（図４（Ｂ））。このと
き、樹脂フィルム６０は、適当に加温して（例えば、８
０℃程度に）粘着性が出て、回路基板７に接着可能とな
り、冷却後には、半硬化状態を保つことができる材料が
使用される。
【００５９】次に、図４（Ｃ）に示すように、樹脂フィ
ルム６０に、回路基板上の端子電極５に対応する位置に
正確に多数の貫通孔８を開設する。これらの貫通孔８る
開口には、加工時に熱を発生しないＹＡＧレ−ザ−が適
している。
【００６０】図４（Ｄ、Ｅ）に示すように、ペースト状
の導電性接着剤４を、スキージ１０を用いて、回路基板
上の樹脂フィルム６０の貫通孔８に充填する。導電性接
着剤４は、回路基板上の入出力端子電極５の面域に到達
し、剥離シート９の上面とは面一に成形される。次い
で、図４（Ｆ）において、導電性接着剤４の充填後に
は、剥離シ−ト９を除去して、導電性接着剤４を、貫通
孔８からわずかに突出させる。半導体装置１には、予め
端子電極２上にメッキで形成された突起電極３が形成さ
れており、半導体装置１を回路基板７に配置して、半導
体装置の突起電極３を、樹脂フィルム６０の貫通孔の導
電性接着剤４上に位置決めして半導体装置１を加熱押圧
し、熱圧着する。加熱により樹脂フィルム６０と導電性
接着剤４とが硬化した後は、これにより、半導体装置１
が回路基板７に搭載された実装構造が得られる。
【００６１】この製造方法においては、導電性接着剤層
が、実装時の応力を緩和でき、半導体装置の特性劣化や
配線の断線などを防ぐことができる。また、導電性接着
剤層を用いることで基板の電極が変形するまでの実装荷
重を必要とせず低荷重実装が可能になり、接続信頼性も
高い。さらに最初から樹脂が供給されている回路基板で
あることから一括の熱圧着実装が可能になり、低コスト
な実装となる。
【００６２】この例は、図４に示すように、半導体装置
の突起電極３が、入出力端子電極５の面域よりも小さく
され、貫通孔８の大きさは、図４に示す例は、その直径
が、回路基板の入出力端子電極５とほぼ同程度の大きさ
とされ、実装体は、従って、半導体装置１の突起電極３
が、導電性接着剤層４の上面に埋設される。導電性接着
剤層４の寸法は、下側の入出力端子電極５と同程度の大
きさとして、半導体装置１の端子電極２で決まる電極間
の小さいピッチを維持することでき、導電性接着剤層４
が、電極の面域からはみ出さないので、電極間の隙間を
阻害することがない。
【００６３】この実施形態２において、半導体装置の突
起電極３は、所望の高さを有する上面平坦な金属膜でよ
く、端子電極２（パッド電極）上にメッキにより形成さ
れる。特に、狭ピッチにした電極の接続には、無電解メ
ッキの突起電極が望ましい。突起電極には、例えば、Ａ
ｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、Ｚｎ、Ｓ
ｂ、Ｐｄ、Ｃ、Ｐｔのうちの少なくとも１つは含むこと
ができる。
【００６４】導電性接着剤層４は、熱硬化性樹脂又は熱
硬化性樹脂、例えば、エポキシ系樹脂と、導電性フィラ
ーには、金属粒子の粉末、例えば、Ａｇ、Ｐｄ、Ｎｉ、
Ａｕ、Ｃｕ、Ｃ、Ｐｔ、Ｆｅとを混合した接着剤を用い
ることができる。
【００６５】また、樹脂フィルム６０は、加熱により接
着性を生じる熱硬化性樹脂から選ばれ、例えば、エポキ
シ系樹脂が利用できる。樹脂フィルムには、適宜、Ｓｉ
Ｏ２やＡｌ２Ｏ３、ＳｉＮ、ＳｉＣ、ＡｌＮなどの無機
物の粒子を含んでもよく、また、導電性粒子、例えばＡ
ｇ、Ｐｄ、Ｎｉ、Ａｕ、Ｃｕ、Ｃ、Ｐｔ、Ｆｅなどの金
属の粒子を含む異方性導電性樹脂フィルムとしてもよ
い。この製造方法では、導電性接着剤層により導電性を
確保し、樹脂フィルムは、さほど加圧されないので、樹
脂中の導電性粒子が短絡導通に関与することはない。
【００６６】このような樹脂フィルムには、特に、通常
の異方性導電膜に用いられているとの同じような樹脂、
エポキシ樹脂やイミダゾール系樹脂を用いることができ
る。例えば、貫通孔に導電性樹脂を充填後常温で１週間
ないし１ヵ月程度の保存可能な樹脂フィルム（例えば、
ナガセケムテックス（株）製品番Ｒ６００１）を用いる
こともできる。
【００６７】樹脂フィルム６０には、剥離シ−ト９が貼
着されるが、剥離シート９には、公知の剥離性の薄いシ
ートから選ばれ、例えば、テフロン（登録商標）やシリ
コンなど樹脂が濡れにくい樹脂シ−トや、剥離処理を施
したＰＥＴ、ＰＥＮ，ＰＰＳなどのシートを使用するこ
とが望ましい。
【００６８】
【実施例】この実施形態２の例として、実装構造の試験
を行なった。半導体装置として半導体（シリコン）チッ
プ表面上にの一辺５ｍｍ角の正方形領域に、端子電極
（Ａｌパッド電極）とその上に突起電極とを一辺１０個
づつ計１００個配置した。Ａｌパッド電極のピッチは、
５００μｍで、パッド電極の寸法は、１００μｍで、そ
の電極相互間の隙間は、４００μｍとした。
【００６９】端子電極上の突起電極は、Ａｕ−Ｎｉ層に
より外形が一辺約１１０μｍで高さが約５μｍと、一辺
１３０μｍで高さ１５μｍと、の２水準に調製した。他
方の回路基板は、ガラス補強エポキシ樹脂製で、同様に
一辺５ｍｍ角の正方形領域に、入出力端子電極（Ａｌパ
ッド電極）一辺１０個づつ計１００個を配置した。入出
力端子電極は、幅１２０μｍに設定された。チップと回
路基板との電極は、導電性接着剤で接続されたとき、こ
れら電極と配線とを介して、全ての導電性接着剤が直列
に接続されるように載置された。
【００７０】樹脂フィルムには、エポキシ系フィルム
（厚み３０μｍ、ナガセケムテックス（株））を使用し
た。樹脂フィルムには、予め、シリコンチップと回路基
板との電極配置に対応して、ＹＡＧレーザビームを走査
して、直径１００μｍの貫通孔を形成した。この貫通孔
直径は、上記突起電極の幅とも入出力端子電極の幅とも
狭くしてある。次いで、導電性樹脂ペーストとして、Ａ
ｇフィラーを重量 で８５％含むエポキシ系熱硬化性樹
脂を用いて、貫通孔に充填し、導電性接着剤層にした。
【００７１】樹脂フィルムは、回路基板上に載せて、貫
通孔の導電性接着剤層と入出力端子電極とを位置合わせ
して、固定した。ついで、上記チップを樹脂フィルム上
に、突起電極が貫通孔上に位置合わせして、配置して、
１８０℃に加熱し９０秒間加圧保持して放冷し、導電性
接着剤層の溶融と硬化をさせ、試験用の実装体を作っ
た。この加圧保持の際、実装荷重ををバンプ当たり、
３．５ｇと４０ｇに調整した。
【００７２】試験用実装体を使用して、所定温度に保持
して導電性接着剤層の全直列抵抗を測定し、温度特性を
調べた。その結果を図５（Ａ）に示す。全直列抵抗は、
温度上昇に伴って若干上昇する傾向があるが、この傾向
は、バンプ高さ（５μｍと１５μｍ）にも、実装荷重に
（バンプ当たり３．５gと４０g）にも依存せずに大差が
ない。
【００７３】試験用実装体を使用して、−４０℃と＋８
５℃との間を繰返し加熱冷却して、その全直列抵抗の変
化を調べた、その結果を図５（Ｂ）に示すが、全直列抵
抗は、加熱冷却の繰り返しにも、ほとんど影響を受けず
一定で、バンプ高さ（５μｍと１５μｍ）にも、実装荷
重に（バンプ当たり３．５gと４０g）にも依存しないこ
とがわかる。これにより、本発明の実装体は、接続部に
おける接続安定性が極めて良好であることがわかる。
【００７４】実施の形態３．この実施形態の半導体装置
の実装構造は、主面に第１の配線電極と入出力端子電極
とを配置した第１の回路基板と、第１の配線電極と接続
した第２の配線電極を備えて第１の回路基板を離間して
支持する第２の回路基板と、第１の回路基板の主面上で
第２の回路基板との間に配置して、該入出力端子電極に
接続した端子電極を有する半導体装置と、から構成され
ている。
【００７５】半導体装置は、第１の回路基板の入出力端
子電極と半導体装置の端子電極とが導電性接続部材で接
続されて、この基板上に搭載されている。そして、第１
の回路基板は、第２の回路基板に、半導体装置を第２の
回路基板側に向けて、搭載されるが、第１の回路基板の
第１の配線電極は、第２の回路基板の第２の配線電極と
の間に所望の空間形成するだけの高さを有する第２の導
電性接続部材により電気的に接続すると共に、第１の回
路基板と第２の回路基板とが、これら導電性接続部材に
よって、両回路基板間に半導体装置を収容して配置する
だけの空間を形成するように支持されている。
【００７６】このようにして２つの回路基板を用いて組
立てられた実装構造は、半導体装置と第１の回路基板と
の間隙、又は／及び、第１の回路基板と第２の回路基板
との間隙が、封止樹脂により封止されているのが、半導
体装置を外部環境から遮蔽するのに好ましい。
【００７７】図６は、この実施形態の実装構造を示す
が、端子電極２を有する少なくとも１つの半導体装置１
が第１の回路基板７の入出力端子電極５上に第１の導電
性接続部材１２を介して搭載されている。第１の回路基
板７には、入出力端子電極５を形成した主面に第１の配
線電極５１を備えており、第２の配線電極１４を備えた
第２の回路基板１５に、第１の配線電極５１及び第２の
配線電極１４を接続する第２の導電性接続部材１３によ
り、結合されている。
【００７８】第１の接続部材１２は、電気的に且つ機械
的に接続できる部材であり、実施の形態１及び２で述べ
たような突起電極と導電性接着剤層との組み合わせを利
用することができる。このような構造は、電極間の狭い
ピッチの接続を実現することができる。
【００７９】第１の回路基板７は、樹脂基板、セラミッ
ク基板又は半導体基板（例えばシリコン基板など）が利
用できる。第１の回路基板には、セラミック基板や半導
体基板を用いることが、主面上に入出力端子が高い精度
で形成配列できるので好ましい。特に、半導体基板は、
公知の半導体製造プロセスによる微細加工が適用でき、
第１の回路基板上の入出力端子電極と第１の配線電極の
結合及び配線を精密に微細加工ができる。
【００８０】第１の回路基板７に使用する半導体基板
は、その特徴として、主面の平坦性の確保が容易であ
り、熱膨張係数が小さいことなどからも信頼性の面でも
優れており、半導体装置の電極数が多く、その密度が高
くて電極の一層狭いピッチにして、小型化されたパッケ
−ジを得ることができる。他方、ピン数が少ない半導体
装置では、第１の回路基板を多層にすることなく、表層
の配線のみで引き回すことも可能である。
【００８１】接続部１３は、両方の回路基板間を間に、
半導体装置、例えば、ベアチップを間挿できる程度の隙
間を形成する長さを必要とするが、このような接続部材
１３は、例えば、はんだバンプやその他の突起電極を圧
着したり、異方性導電膜や導電性接着剤層を接合層とし
て用いてもよい。
【００８２】この実施形態の変形例として、第１の回路
基板の他の主面に、さらに、別体の第３の配線電極が配
置され、第１の回路基板の当該他の主面上の当該第３の
配線電極と第２の回路基板上の対応する配線電極にワイ
ヤボンディングにより接続することもできる。
【００８３】図７（Ａ）は、図６に示した実装体にワイ
ヤボンディングを併用する変形例を示すが、半導体装置
１に狭ピッチ接続やピン数が多い場合には、第１の回路
基板７には微細な配線の引き回しが必要となるので、第
１の回路基板７の裏面からもワイヤーボンディング用電
極１７を取り出して配置し、裏面の電極は、第２の回路
基板のワイヤーボンディング用電極１４１に対して、ワ
イヤ１６で接続するものである。
【００８４】即ち、半導体装置の第１の回路基板に対す
る搭載は、図６に示すような構造でなされるが、第１の
回路基板７の主面の表面には、半導体装置１に接続され
た表面側の入出力端子電極５の一部とは表面上で結線さ
れた第１の接続電極５１が形成され、これらは第２の回
路基板１５に接続するための第２の接続部材１３に接続
されている。この変形例は、さらに、この第１の回路基
板の裏面（図７（Ａ）では、上面）には、半導体装置１
に接続された表面側の入出力端子電極５の残部とはビア
ホールを介して結線された別の接続用のワイヤーボンデ
ィング用電極１７が形成配置されている。そして、これ
らワイヤボンディング用電極１７が、第２の回路基板１
５に対してボンディングワイヤー１６により接続されて
いる。
【００８５】この変形例において、第１の回路基板を、
半導体基板、例えば、シリコン基板とすることが好まし
い。図７（Ｂ）には、第１の回路基板７にシリコン基板
を用いて、第１の回路基板７の表面側は、第２の接続部
材１３により、第２の回路基板１５に接続されるが、第
１の回路基板７の裏面側をも接続に利用して、ワイヤー
ボンディングするものである。この例は、第１の回路基
板であるシリコン基板の厚み方向中間部に、導電性の高
い拡散領域７３を形成し、表面（図中下面側）から表面
の入出力端子電極に接続したビアホール７５と、該ビア
ホールに接続し且つ拡散領域に接合する接合電極７４と
を形成してある。他方、裏面側には、この拡散領域７３
に接合する裏面側の接合電極７２と該接合電極に接続し
たビアホール７１を形成し、裏面側のビアホール７１に
はワイヤーボンディング用電極１７が接続され、ワイヤ
ーボンディング用電極１７が、第２の回路基板１５上の
ワイヤー電極１４１にワイヤーボンディングされてい
る。このような配置により、半導体装置１のピン数が増
加しても半導体装置の寸法を大きくすることなく、端子
電極のピッチを大きく取れて、且つ集積密度を高めるこ
とが可能となる。
【００８６】第１の回路基板は主面たる表面及び裏面に
接続用の電極を備えて、第２の回路基板に対しては、第
２の接合部材とワイヤボンディングで接続することがで
きるので、狭ピッチ化などによりピン数を多くした半導
体装置に対しても、第１の回路基板７の大きさを特に変
えずに立体的な配線で接続が可能になる。
【００８７】図８に、この実施形態の別の変形例を示す
が、この例は、端子電極２を有する半導体装置１と回路
素子１８（半導体装置以外の電子部品）とが、第１の回
路基板７の入出力端子電極５上に第１の接続部材１２を
介して実装した例である。この第１の回路基板７は、さ
らに接続電極１４を形成した第二の回路基板１５に搭載
されている。
【００８８】この例は、半導体装置ないし回路素子１８
と第１の回路基板７との間の間隙と、さらに第１の回路
基板と第２の回路基板の間隙が封止樹脂１９により封止
されている。
【００８９】この半導体装置の実装構造は、１つ以上の
半導体装置と共に関連する１つ以上の回路素子とを同一
の基板面に近接配置できるので、特に、高周波特性など
を改善することができる。このように、部品間距離を小
さくする必要がある場合には、第１の回路基板上に半導
体装置と共に電子部品も一緒に搭載することでより集積
度もあがり、特性面も確保することが期待できる。さら
に、部品をすべて搭載した後に、一括で樹脂封止するこ
とで生産性や信頼性の向上が期待できる。
【００９０】実施の形態４．この実施形態では、端子電
極を有する少なくとも１つの半導体装置が第１の回路基
板の入出力端子電極上に接続部を介して搭載され、この
第１の回路基板がさらに別の入出力端子電極を有する第
２回路基板上に搭載して半導体装置の実装構造を形成す
る製造方法を示す。
【００９１】図９に示すように、半導体装置１には端子
電極２が配置されており、第１の回路基板７の同じ主面
には、半導体装置１の端子電極２に接続すべき入出力端
子電極５と、さらに、第２の回路基板に接続するための
第１の接続電極５１とが配置されており、第１の接続電
極５１は、それぞれ対応する入出力端子電極５と主面上
で結線されている。他方の第２の回路基板１５には、第
２の回路基板７の主面上の第１の接続電極５１に対応し
て、第２の接続電極１４が配置されている。
【００９２】そこで、半導体装置１は、図９（Ａ、Ｂ）
に示すように、その端子電極が入出力端子電極３と第１
の接続部材１２を介して接続されて、第１の回路基板７
に搭載される。次いで、第１の回路基板７には、その第
１の接続電極５１上に第２の接続部材１３を立設配置し
（図９（Ｃ））、この第１の回路基板７は、半導体装置
１を第２の回路基板１５側に向けて、第１の回路基板７
上の上記第２の接続部材１３を第２の回路基板上の第２
の接続電極１４上に接続して（図９（Ｄ））、第２の回
路基板上に搭載され（図９（Ｅ））、第１及び第２の接
続電極５１、１４同士が接続される。
【００９３】この実施形態では、第１の導電性接続部材
１２は、実施の形態１及び２で述べた導電性接着剤層に
よる構造にすることが望ましく、半導体装置の狭ピッチ
の接続にも対応することができる。この実施形態は、第
１の回路基板７は、樹脂基板、セラミック基板、または
半導体基板（例えばＳｉ基板など）を使用することがで
きる。樹脂基板、例えば、ガラス繊維強化エポキシ基板
などの利用は、ピン数が多いか又は狭いピッチ間隔の接
続をするには、回路基板７には微細な配線の引き回しが
必要となり、多層にして回路基板７の裏面から端子を取
り出しはんだで接続するなどの方法がある。
【００９４】第１の回路基板７には、特に、半導体基板
が好ましく、半導体基板は、半導体製造技術を利用して
微細な配線が形成でき、また、平坦性の確保や熱膨張係
数が小さいことなどからも信頼性の面でも優れているか
らである。ピン数が少ない場合は回路基板７を多層にす
ることなく、表層の配線のみで引き回すことも可能であ
る。これにより、より狭ピッチで小型化されたパッケ−
ジを得ることができる。
【００９５】第２の導電性接続部材１３には、例えば、
圧着を利用するはんだや突起電極、又は、ペースト状接
着剤を利用する導電性接着剤や異方性導電接着膜を用い
ることができる。
【００９６】図１０及び図１１には、第２の導電性接続
部材１３の形成方法を示す。図１０の例は、第１の回路
基板７上に半導体装置１を搭載した後（図１０
（Ａ））、第１の配線電極５１直上に開口部７１を配置
した印刷用スクリーンマスク７０を第１の回路基板上に
配設し（図１０（Ｂ））、次いで、導電性ペースト４、
例えば、ハンダペースト又は、ペースト状導電性接着剤
を、スキージ１０を用いて、開口部７１を通して、第１
の配線電極５１上に供給する。このような材料を溶融な
いし硬化させることにより、第２の導電性接続部材１３
を立設する。第２の導電性接続部材１３は、硬化した
後、上端を研摩することにより、その高さを調製する
（図１０（Ｃ））。
【００９７】図１１は、別の第２の導電性接続部材１３
の形成方法を示すが、この例では、同様に、第１の回路
基板７上に半導体装置１を搭載した後（図１１
（Ａ））、第１の配線電極５１位置にレジスト７２を形
成し、第１の配線電極に到達する開口部をレジスト７２
中に形成し、次いで、スキージ１０を用いて、同様に導
電性ペースト４、例えば、ハンダペースト又は導電性接
着剤をレジスト開口部に充填し硬化させる（図１１
（Ｂ））。次いで、レジストを除去して（図１１
（Ｃ））後に、加熱若しくはフラック供給して一次軟化
させ、第１の配線電極５１と導電性ペースト４とを接合
させ、導電性接続部材１３とする。この方法は、導電性
接続部材の高さの調節がある程度は必要な場合に利用す
ることができる。
【００９８】図１２は、この実施形態の別の変形例を示
しており、半導体装置１を第１の回路基板７の入出力端
子電極５上に第１の導電性接続部材１２を介して搭載
し、この第１の回路基板７を第２の回路基板１５上に搭
載するものであるが、この変形例は、図１２（Ａ）にお
いて、入出力端子電極５と第１の接続電極５１とを主面
に予め形成した第１の回路基板７の表面に、第１の接続
電極５１位置から第２の導電性接続部材１３を立設し、
次いで、端子電極２を備えた半導体装置１を、端子電極
２が入出力端子電極に第１の接続部材１２を介して接続
して、上記の第１の回路基板上に搭載する図１２
（Ｂ）。次いで、半導体装置１と第１の回路基板と７の
間隙に封入樹脂６を浸透させて、封入する（図１２
（Ｃ））。
【００９９】次いで、図１２（Ｄ）に示すように、半導
体装置１を搭載した第１の回路基板７を、第２の配線電
極１４を形成してある第２の回路基板１５上に、第１の
回路基板７に取着した第２の接続部材１３が該第２の配
線電極１４と接続させて、該第２の回路基板１５上に搭
載して、実装構造を得る（図１２（Ｅ））。
【０１００】この製造方法は、半導体装置１を装着する
前に、第１の回路基板７上に先に第２の導電性接続部材
１３を形成するので、この導電性接続部材１３の形成が
比較的容易に且つ正確になし得るので、その後に、半導
体装置１を第１の回路基板上に搭載し、次いで、図９
（Ｄ、Ｅ）と同様に、第２の回路基板に搭載することが
できる。
【０１０１】この変形例における第２の導電性接続部材
１３の形成方法を図１３及び図１４に示す。図１３の例
は、第１の回路基板７上に（図１３（Ａ））、第１の配
線電極５１直上に開口部７１を配置した印刷用スクリー
ンマスク７０を第１の回路基板７上に配設し（図１３
（Ｂ））、次いで、導電性ペースト４、例えば、ハンダ
ペースト又は、導電性接着剤を、スキージ１０を用い
て、開口部７１を通して、第１の配線電極５１上に供給
し、溶融ないし硬化させることにより、第２の導電性接
続部材１３を立設する。第２の導電性接続部材１３は、
溶融ないし硬化した後、上端を研摩することにより、そ
の高さが調製される（図１３（Ｃ））。
【０１０２】図１４は、第２の導電性接続部材の別の形
成方法を示すが、この例では、同様に、第１の回路基板
７上に（図１４（Ａ））、第１の配線電極５１上の位置
にレジスト７２を形成し、第１の配線電極５１に到達す
る開口部をレジスト中に形成し、次いで、スキージ１０
を用いて、同様に導電性ペースト４、例えば、ハンダペ
ースト又は導電性接着剤をレジスト開口部に充填し、硬
化させる（図１４（Ｂ））。次いで、レジスト７２を除
去して（図１４（Ｃ））後に、加熱若しくはフラック供
給して一次軟化させ、第１の配線電極５１と導電性ペー
スト４とを接合させ、第２の導電性接続部材１３とす
る。この方法は、第２の導電性接続部材１３の高さの調
節がある程度は必要な場合に利用することができる。
【０１０３】図１５は、さらに別の第２の導電性接続部
材１３の形成方法を示すが、この方法は、第１の回路基
板７上に（図１５（Ａ））、第１の配線電極５１の位置
にレジスト７２を形成し、第１の配線電極５１に到達す
る開口部８１をレジスト７２中に形成し、ハンダ合金又
はＮｉ−Ａｕ合金からメッキにより開口部４１に金属層
を形成し成長させて金属バンプ４０にする（図１５
（Ｂ））。所望の高さに金属バンプ４０の上端を研摩し
て（図１５（Ｃ））、第２の導電性接続部材１３とす
る。この第１の回路基板７に図１２（Ｂ、Ｃ）に示すよ
うに半導体装置１を搭載した後、第２の回路基板１５に
対しては、このような金属バンプ４０の第２の導電性部
材１３は、ハンダ又は導電性接着剤で、第２の回路基板
１５上の第２の配線電極１４に接合して（図１２
（Ｄ））、搭載する。
【０１０４】この実施形態の別の変形例は、第１の回路
基板の両方の主面に配線電極を形成して、第２の回路基
板に対しては、上記の第２の接続部材による接続と共
に、ワイヤボンディングを併用するものである。
【０１０５】この実装構造の製造は、先ず、図１６
（Ａ）に示すように、第１の回路基板７には、半導体装
置１を搭載すべき表面には第１の配線電極５１を形成
し、その裏面には、ワイヤボンディング用の第１のワイ
ヤ接続電極１７が配設されている。また、第２の回路基
板１５には、図１６（Ｄ）に示すように、第２の接続電
極１４と共に、その外側にワイヤボンディング用の第２
のワイヤ接続電極１４１が、予め、配設されている。
【０１０６】図１６（Ａ）において、入出力端子電極５
と第１の接続電極５１とを主面に予め形成した第１の回
路基板７に、第１の接続電極５１上に第２の導電性接続
部材１３を立設し、次いで、図１６（Ｂ）において、端
子電極２を備えた半導体装置を、端子電極２が入出力端
子電極に第１の接続部材１２を介して接続して、上記の
第１の回路基板７上に搭載する。次いで、半導体装置１
と第１の回路基板７との間隙に封入樹脂６を浸透させ
て、封入する（図１６（Ｃ））。
【０１０７】次いで、図１６（Ｄ）に示すように、半導
体装置を搭載した第１の回路基板７を、第２の配線電極
１４を形成してある第２の回路基板１５上に、第１の回
路基板７に取着した第２の接続部材１３が該第２の配線
電極１４と接続させて、該第２の回路基板上に搭載し
て、実装構造を得る（図１６（Ｅ））。さらに、第１の
回路基板７の裏面（図柱上面）の第１のワイヤ接続電極
１７と第２の回路基板の上の第２のワイヤ接続電極１４
１とを、ワイヤ１６により配線接続して（図１６
（Ｆ）、半導体装置の実装構造を得る。
【０１０８】この変形例は、ワイヤボンディングを回路
基板の裏面の端子電極から行なうことにより、さらに一
層狭いピッチ間隔の半導体装置に対して、第２の回路基
板に有効にかつ確実に配線を実施することができ、特
に、回路基板７の大きさを変えずに立体的な実装できる
利点がある。
【０１０９】この実施形態の別の変形例は、第１の回路
基板に、少なくとも１つの半導体装置を含む二つ以上の
電子部品を搭載した実装構造の製造方法を示す。この変
形例は、半導体装置と他の回路素子とを第１の回路基板
に搭載した実装構造の製造に関して、第１の回路基板に
は、予め、半導体装置と他の回路素子に対応した入出力
端子電極と、これら電極に対応する第１の配線電極が配
置されており、第２の回路基板は、第１の配線電極の第
１の配線電極と接続すべき位置に第２の配線電極が予め
配置されている。
【０１１０】図１７（Ａ）において、第１の回路基板７
には、第１の配線電極５１上に第２の接続部材１３が立
設され、次いで、入出力端子電極上のそれぞれの対応個
所に、半導体装置１と他の回路素子１９の端子電極２が
第１の接続部材１２により接合される（図１７（Ｂ、
Ｃ））。
【０１１１】次いで、第１の回路基板７は、半導体装置
１と回路素子１９とを第２の回路基板側に向けて、その
第２の接続部材１３が、第２の回路基板１５上の第２の
接続電極１４に接続して、第２の回路基板１５上に搭載
され（図１７（Ｃ））、次いで、封入樹脂６を第１の回
路基板７と第２の回路基板１５との隙間に滴下して浸透
させて、硬化後には、その隙間が一体に樹脂封入される
（図１６（Ｄ、Ｅ））。
【０１１２】この変形例の実装体は、高周波特性などを
確保するために、部品間距離を小さくするため電子部品
も一緒に搭載することでより集積度も上がり、特性面も
確保することが期待できる。さらに、部品をすべて搭載
した後に、一括で樹脂封止することにより生産性や信頼
性を向上することができる。
【０１１３】
【発明の効果】本発明の半導体装置の実装構造は、合成
樹脂と導電性粒子との混合物から成る導電性接着剤層
を、半導体装置の端子電極及び回路基板の入出力端子電
極の何れか大きい方の電極面域より内側に配置したの
で、使用中に導電性接着剤層のマイグレーションを有効
に防止でき、導電性接着剤層による短絡の危険を回避で
きるので、半導体装置の端子電極の配列ピッチを狭くで
き、その実装密度を高めるのに有効である。さらに、特
に、半導体装置と回路基板との間隙の少なくとも導電性
接着剤層の周りが樹脂フィルムで封止したので、導電性
接着剤層のマイグレーションや導電性接着剤層による短
絡の危険を防止することができる。
【０１１４】また、導電性接着剤層を、半導体装置の端
子電極及び回路基板の入出力端子電極とのいずれか小さ
い方の電極面域の範囲内で配置するようにすれば、半導
体装置は、一層狭いピッチでの電極配置が可能になる。
さらに、導電性接着剤層を、半導体装置の端子電極又は
回路基板の入出力端子電極のいずれか小さい方の電極面
域を包むが他方の電極面域の範囲内で配置されておれ
ば、半導体装置は、一層狭いピッチでの電極配置が可能
になる。
【０１１５】半導体装置の実装構造の製造方法が、回路
基板上に配置した樹脂フィルムに、合成樹脂と導電性粒
子との混合物から成る導電性接着剤層を充填した貫通孔
が、回路基板側の入出力端子電極上に所定位置に配置し
て、実装時には、半導体装置を、回路基板上に加熱押圧
して、半導体装置の突起電極を貫通孔の導電性接着剤層
に接合させて該導電性接着剤層を硬化させるので、導電
性接着剤層の突起電極及び端子電極との位置合わせを正
確にでき、使用中に導電性接着剤層のマイグレーション
を有効に防止でき、導電性接着剤層による短絡の危険を
回避できる。従って、半導体装置の端子電極の配列ピッ
チを狭くでき、その実装密度を高めるのに有効である。
さらに、特に、半導体装置と回路基板との間隙の少なく
とも導電性接着剤層の周りを樹脂フィルムで封止したの
で、導電性接着剤層のマイグレーションや導電性接着剤
層による短絡の危険を防止することができる。
【０１１６】また、半導体装置の実装構造の製造方法
が、樹脂フィルムに、半導体装置の端子電極及び回路基
板の入出力端子電極の何れか大きい方の電極面域より小
さい外形の貫通孔を設けるので、位置合わせを正確に成
し得る利点がある。さらに、樹脂フィルムは、貫通孔に
充填された導電性接着剤層が回路基板の入出力端子電極
上に位置付けすることができるので、搭載後にはそのま
ま封止樹脂として利用でき、且つ、導電性接着剤層の移
動の防止を図ることができる。
【０１１７】上記の製造方法が、予め固体基板上の実装
領域に貼り付けた樹脂フィルムに、回路基板の入出力端
子電極上の位置に貫通孔を設け、樹脂フィルムの貫通孔
に導電性接着剤を充填させるので、位置合わせを正確に
成し得る利点がある。さらに、樹脂フィルムを、貫通孔
に充填された導電性接着剤層が回路基板の入出力端子電
極上に位置付けすることができるので、封止樹脂として
利用でき、且つ、導電性接着剤層の移動の防止を図るこ
とができる。
【０１１８】本発明の実装構造が、第１の回路基板と、
第１の回路基板の主面上に搭載されて、入出力端子電極
に第１の導電性接続部材により接続した端子電極を有す
る半導体装置と第１の回路基板の第１の配線電極と第２
の導電性接続部材を介して接続した第２の配線電極を備
えた第２の回路基板とから成るので、極めて端子電極を
狭いピッチで配置した半導体装置を第１及び第２の回路
基板により接続することができる。さらに、第２の導電
性接続部材が、第１の回路基板と第２の回路基板とを、
該両基板間の間隙に上記の半導体装置を配置するように
離間させて支持することができるので、半導体装置を実
装して小型化・コンパクト化した実装構造を提供するこ
とができる。
【０１１９】本発明の実装構造が、第１の回路基板の他
の主面に別体の第３の配線電極が配置され、第１の回路
基板の当該他の主面上の当該第３の配線電極と第２の回
路基板上の対応する配線電極にワイヤボンディングによ
り接続すれば、さらに高密度化した電極配置の実装構造
を構成することができる。
【０１２０】半導体装置の実装構造の製造方法が、半導
体装置の端子電極を、第１の回路基板の入出力端子電極
に導電性接続部を介して接続すること、第１の回路基板
上の主面に設けた第１の配線電極を第２の導電性接続部
材を介し第２回路基板の第２の配線電極に接続するの
で、極めて端子電極を狭いピッチで配置した半導体装置
を第１及び第２の回路基板により接続することができ、
且つ、第２の導電性接続部材が、第１の回路基板と第２
の回路基板とを、該両基板間の間隙に上記の半導体装置
を配置するように、離間させて支持することができるの
で、半導体装置を実装して小型化・コンパクト化するこ
とができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る半導体装置の実装構
造の模式的断面図を示す。
【図２】 本発明の実施の形態の図１同様図。
【図３】 本発明の形態に係る半導体装置の実装構造の
製造工程を示す模式的断面図である（Ａ〜Ｅ）。
【図４】 本発明の実施形態に係る半導体装置の実装構
造の製造工程を示す模式的断面図である（Ａ〜Ｇ）。
【図５】 本発明の実施例にかかる試験用実装体の試験
結果を示すグラフで、（Ａ）は、導電性接着剤層の全直
列接続部位の抵抗値の温度変化を示し、（Ｂ）は、導電
性接着剤層の全直列接続部位の抵抗値の加熱冷却繰返し
過程の変化を示する。
【図６】 本発明の別の実施の形態に係る半導体装置の
実装構造を示す模式的断面図である。
【図７】 本発明の実施形態の半導体装置の実装構造を
示す模式的断面図である（Ａ、Ｂ）。
【図８】 本発明の実施の形態に係る実装構造の模式的
断面図である。
【図９】 本発明の別の実施の形態に係る半導体装置の
実装構造の製造工程を示す模式的断面図である。
【図１０】 本発明の実施形態に係る半導体装置の実装
構造に関して第２の接続部材の形成工程を示す模式的断
面図である。
【図１１】 本発明の実施形態に係る半導体装置の実装
構造に関して図１０同様図である。
【図１２】 本発明の実施の形態に係る半導体装置の実
装構造の製造工程を示す模式的断面図である。
【図１３】 本発明の実施形態に係る半導体装置の実装
構造に関して第２の接続部材の形成工程を示す模式的断
面図である。
【図１４】 本発明の実施形態に係る半導体装置の実装
構造に関して図１３同様図である。
【図１５】 本発明の実施形態に係る半導体装置の実装
構造に関して図１３同様図である。
【図１６】 本発明の実施の形態に係る半導体装置の実
装構造の製造工程を示す模式的断面図である（Ａ〜
Ｆ）。
【図１７】 本発明の実施の形態に係る半導体装置の実
装構造の製造工程を示す模式的断面図である（Ａ〜
Ｅ）。
【図１８】 従来の半導体装置の実装構造を示す断面
図。
【図１９】 従来の半導体装置の実装構造を示す断面
図。
【符号の説明】
１ 半導体装置 ２ 端子電極 ３ 突起電極 ４ 導電性接着剤 ５ 入出力端子電極１ ６０ 樹脂フィルム ６ 封止樹脂 ７ 回路基板 ８ 貫通孔 ９ 剥離シ−ト １０ スキ−ジ １１ 貫通孔） １２ 第１の接続部材 １３ 第２の接続部材 １４ 入出力端子電極 １５ 第２の回路基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 板垣 峰広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E319 AA03 AB05 AC01 BB11 CC61 GG01 5F044 KK01 LL07 LL13 QQ01

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 端子電極と該端子電極上に突出する突起
    電極とを有する半導体装置を、当該突起電極を導電性接
    着剤を介して回路基板の入出力端子電極に接続して、該
    回路基板に搭載して成る半導体装置の実装構造におい
    て、 導電性接着剤層が、合成樹脂と導電性粒子との混合物か
    ら成り、且つ、半導体装置の端子電極及び回路基板の入
    出力端子電極の何れか大きい方の電極面域より内側に配
    置されて、半導体装置と回路基板との間隙の少なくとも
    導電性接着剤層の周りが樹脂フィルムで封止されている
    ことを特徴とする半導体装置の実装構造。
  2. 【請求項２】 上記の導電性接着剤層が、半導体装置の
    端子電極及び回路基板の入出力端子電極とのいずれか小
    さい方の電極面域の範囲内で配置されている請求項１に
    記載の半導体装置の実装構造。
  3. 【請求項３】 導電性接着剤層が、半導体装置の端子電
    極又は回路基板の入出力端子電極のいずれか小さい方の
    電極面域を包むが他方の電極面域の範囲内で配置されて
    いる請求項１又は２に記載の実装構造。
  4. 【請求項４】 突起電極が、メッキ形成金属膜である請
    求項１ないし３いずれかに記載の実装構造。
  5. 【請求項５】 樹脂フィルムが、合成樹脂と無機物絶縁
    粒子とを含む請求項１ないし４に記載の実装構造。
  6. 【請求項６】 端子電極と該端子電極上に突出する突起
    電極とを有する半導体装置を、当該突起電極を導電性接
    着剤層を介して回路基板の入出力端子電極に接続するこ
    とにより、回路基板に搭載して成る半導体装置の実装構
    造の製造方法において、 回路基板上に配置した樹脂フィルムに合成樹脂と導電性
    粒子との混合物から成る導電性接着剤層を充填した貫通
    孔が、回路基板側の入出力端子電極上の所定位置に配置
    され、 実装時には、半導体装置を、回路基板上に加熱押圧し
    て、半導体装置の端子電極を貫通孔の導電性接着剤層に
    接合させて該導電性接着剤層を硬化させることを特徴と
    する半導体装置の実装構造の製造方法。
  7. 【請求項７】 上記方法が、 樹脂フィルムに、半導体装置の端子電極及び回路基板の
    入出力端子電極の何れか大きい方の電極面域より小さい
    外形の貫通孔を設けること、 樹脂フィルムの該貫通孔に導電性接着剤を充填させるこ
    と、及び樹脂フィルムを、貫通孔に充填された導電性接
    着剤層が回路基板の入出力端子電極上に位置付けして、
    回路基板に貼り付けることを含む請求項６に記載の製造
    方法。
  8. 【請求項８】 上記方法が、 樹脂フィルムを固体基板上の実装領域に貼り付けるこ
    と、 樹脂フィルムに、回路基板の入出力端子電極上の位置に
    貫通孔を設け、且つ貫通孔が半導体装置の端子電極及び
    回路基板の入出力端子電極の何れか大きい方の電極面域
    より小さい外形にされていること、及び樹脂フィルムの
    貫通孔に導電性接着剤を充填させること、を含む請求項
    ６に記載の製造方法。
  9. 【請求項９】 貫通孔が、端子電極と出力端子電極との
    幅領域のいずれよりも小さくした請求項７又は８記載の
    製造方法。
  10. 【請求項１０】 貫通孔が、端子電極との入出力端子電
    極との領域のいずれか一方より大きくした請求項７又は
    ８記載の実装構造の製造方法。
  11. 【請求項１１】 上記の導電性接着剤層が、半導体装置
    の端子電極及び回路基板の入出力端子電極とのいずれか
    小さい方の電極面域の範囲内で配置されている請求項７
    又は８に記載の製造方法。
  12. 【請求項１２】 導電性接着剤層が、半導体装置の端子
    電極又は回路基板の入出力端子電極のいずれか小さい方
    の電極面域を包むが他方の電極面域の範囲内で配置され
    ている請求項７又は８に記載の製造方法。
  13. 【請求項１３】 突起電極が、メッキ金属皮膜である請
    求項７ないし１２いずれかに記載の製造方法。
  14. 【請求項１４】 樹脂フィルムが、合成樹脂と無機物絶
    縁粒子とを含む請求項７又は８に記載の製造方法。
  15. 【請求項１５】 主面に入出力端子電極と第１の配線電
    極とを配置した第１の回路基板と、 第１の回路基板の主面上に搭載されて、該入出力端子電
    極に第１の導電性接続部材により接続した端子電極を有
    する半導体装置と、 第１の回路基板の第１の配線電極と第２の導電性接続部
    材を介して接続した第２の配線電極を備えた第２の回路
    基板と、から成り、 上記の第２の導電性接続部材が、第１の回路基板と第２
    の回路基板とを、該両基板間の間隙に上記の半導体装置
    を配置するように離間させて支持した半導体装置の実装
    構造。
  16. 【請求項１６】 半導体装置と第１の回路基板との間
    隙、若しくは／及び、第１の回路基板と第２の回路基板
    との間隙が、封止樹脂により封止されている請求項１５
    に記載の実装構造。
  17. 【請求項１７】 第１の回路基板の他の主面に別体の第
    ３の配線電極が配置され、第１の回路基板の当該他の主
    面上の当該第３の配線電極と第２の回路基板上の対応す
    る配線電極にワイヤボンディングにより接続された請求
    項１５又は１６に記載の実装構造。
  18. 【請求項１８】 第２の導電性接続部材が、ハンダバン
    プ、金属突起電極、若しくは、導電性接着剤層である請
    求項１５ないし１７いずれかの実装構造。
  19. 【請求項１９】 第１の導電性接続部材が、合成樹脂と
    導電性粒子との混合物から成る導電性接着剤層である請
    求項１５ ないし１７いずれかの実装構造。
  20. 【請求項２０】 半導体装置を第１の回路基板の主面に
    搭載し、該第１の回路基板を該主面と対向して第２の回
    路基板上に配置し、該半導体装置を第１及び第２の回路
    基板の間に配置する半導体装置の実装構造の製造方法で
    あって、 上記製造方法が、 半導体装置の端子電極を、第１の回路基板の入出力端子
    電極に導電性接続部を介して接続すること、及び第１の
    回路基板上の主面に設けた第１の配線電極を第２の導電
    性接続部材を介し第２回路基板の第２の配線電極に接続
    すること、を含んで、第１の回路基板を第２の回路基板
    に搭載するようにした半導体装置の実装構造の製造方
    法。
  21. 【請求項２１】 第１の回路基板の第１の配線電極上に
    第２の回路基板と接続するための第１の導電性接続部を
    形成し、 半導体装置を第１の回路基板に搭載した後に、第１の回
    路基板を、第１の接続電極を上記の第２の接続部を介し
    て、第２の接続電極に接続して、第２の回路基板上に搭
    載する請求項２０に記載の製造方法。
  22. 【請求項２２】 上記製造方法が、さらに、半導体装置
    と回路基板との間隙、若しくは／及び回路基板と第２の
    回路基板との間隙を、封止樹脂により封止することを含
    む請求項２０又は２１に記載の製造方法。
  23. 【請求項２３】 第１の回路基板の他の主面に別体の第
    ３の配線電極が配置され、上記製造を方法が、第２の回
    路基板上に搭載した後、第１の回路基板の当該他の主面
    上の第３の配線電極と第２の回路基板上の対応する配線
    電極にワイヤボンディングにより接続することを含む請
    求項２０ないし２２いずれかに記載の製造方法。
  24. 【請求項２４】 第２の導電性接続部材が、ハンダバン
    プ、金属突起電極、若しくは、導電性接着剤層である請
    求項２０ないし２３いずれかの製造方法。
  25. 【請求項２５】 第１の導電性接続部材が、合成樹脂と
    導電性粒子との混合物から成る導電性接着剤層である請
    求項２０ないし２３いずれかの製造方法。
JP2001215354A 2001-07-16 2001-07-16 半導体装置の実装構造とその製造方法 Pending JP2003031617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001215354A JP2003031617A (ja) 2001-07-16 2001-07-16 半導体装置の実装構造とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001215354A JP2003031617A (ja) 2001-07-16 2001-07-16 半導体装置の実装構造とその製造方法

Publications (1)

Publication Number Publication Date
JP2003031617A true JP2003031617A (ja) 2003-01-31

Family

ID=19050009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001215354A Pending JP2003031617A (ja) 2001-07-16 2001-07-16 半導体装置の実装構造とその製造方法

Country Status (1)

Country Link
JP (1) JP2003031617A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228990A (ja) * 2004-02-13 2005-08-25 Ricoh Microelectronics Co Ltd 回路基板用部材の製造方法、中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板。
JP2009177118A (ja) * 2008-01-22 2009-08-06 Samsung Electro-Mechanics Co Ltd ポストバンプ及びその形成方法
WO2024195667A1 (ja) * 2023-03-17 2024-09-26 Tdk株式会社 接合層、及び接合構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228990A (ja) * 2004-02-13 2005-08-25 Ricoh Microelectronics Co Ltd 回路基板用部材の製造方法、中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板。
JP4503309B2 (ja) * 2004-02-13 2010-07-14 リコーマイクロエレクトロニクス株式会社 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板
JP2009177118A (ja) * 2008-01-22 2009-08-06 Samsung Electro-Mechanics Co Ltd ポストバンプ及びその形成方法
WO2024195667A1 (ja) * 2023-03-17 2024-09-26 Tdk株式会社 接合層、及び接合構造

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
US6909180B2 (en) Semiconductor device, mounting circuit board, method of producing the same, and method of producing mounting structure using the same
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
TWI431746B (zh) 半導體元件
WO2006071611A1 (en) Microelectronic package having stacked semiconductor devices and a process for its fabrication
JP2002151551A (ja) フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JP3552422B2 (ja) ボールグリッドアレイ半導体装置及びその実装方法
JPH1126631A (ja) 半導体装置とその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3162068B2 (ja) 半導体チップの実装方法
JPS63122133A (ja) 半導体チツプの電気的接続方法
JP2003152131A (ja) 中空封着パッケージおよびその製造方法
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP4030220B2 (ja) 半導体チップの実装構造
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JPH0951018A (ja) 半導体装置およびその製造方法
JP2000252320A (ja) 半導体装置およびその製造方法
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JP3914332B2 (ja) 半導体装置の製造方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JPH09181120A (ja) 半導体装置およびその製造方法