JP2005228990A - 回路基板用部材の製造方法、中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板。 - Google Patents

回路基板用部材の製造方法、中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板。 Download PDF

Info

Publication number
JP2005228990A
JP2005228990A JP2004037347A JP2004037347A JP2005228990A JP 2005228990 A JP2005228990 A JP 2005228990A JP 2004037347 A JP2004037347 A JP 2004037347A JP 2004037347 A JP2004037347 A JP 2004037347A JP 2005228990 A JP2005228990 A JP 2005228990A
Authority
JP
Japan
Prior art keywords
circuit board
substrate
electronic component
manufacturing
irradiated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004037347A
Other languages
English (en)
Other versions
JP4503309B2 (ja
Inventor
Takeshi Kobayashi
丈司 小林
Eiji Moriyama
英二 森山
Shoji Nakamura
昌治 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Microelectronics Co Ltd
Original Assignee
Ricoh Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Microelectronics Co Ltd filed Critical Ricoh Microelectronics Co Ltd
Priority to JP2004037347A priority Critical patent/JP4503309B2/ja
Publication of JP2005228990A publication Critical patent/JP2005228990A/ja
Application granted granted Critical
Publication of JP4503309B2 publication Critical patent/JP4503309B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Connecting Device With Holders (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】 高密度で信頼性の高い回路基板用部材を容易に製造することができる回路基板用部材の製造方法を提供すること。
【解決手段】 配線パターンを形成しようとする部分にエキシマレーザー光を照射して正帯電させて、この正帯電させた部分に負に帯電したパラジウムコロイドを選択的に付着させて活性化させる。そして、この活性化した表面に無電解めっきを行ってポリイミドフィルムの表面に配線パターンを形成する。これにより、高密度で信頼性の高い配線パターンを容易に製造することができる。
【選択図】 図2

Description

本発明は、基材の表面に導電性材料からなる配線パターンが形成された回路基板用部材の製造方法に関する。また、中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板に関する。
従来、微小電極アレイを備えるBGA(Ball Grid Array)、LGA(Land Grid Array)、CSP(Chip Size Package)などの電子部品を配線パターンが形成された基板に半田付けされているものが知られている。(例えば、特許文献1、2)
基板上に配線パターンを形成する方法としては、古くは、導体ペーストを用いてスタンプで印刷する方式、ステンシルでマスキングし導体をスプレーする方式、シリンジで導体のパターンを描画する方式、基板の凹凸に導体を付け凸部を研摩して凹部を配線パターンとする方式、基板凹部への導体ダイキャストを配線パターンとする方式、基板表面に触媒で配線パターンを印刷し金属を析出させる方式、ステンシルを通し金属を真空蒸着することにより配線パターンを得る方式、パターン形状の高温のダイで金属箔を押しつける方式などが知られていた。
これらの方法は要素技術の面からみるとパターニング技術と製膜技術とからなっているが、現在では主にパターニングを印刷またはフォトリソで、製膜を金属箔の貼り合わせ又はめっきで行っており、代表的な方法としてサブトラクティブ法とアディディブ法とがある。
特開2001−77518号公報 特開平11−297890号公報
上記サブトラクティブ法はエッチドフォイル法とも呼ばれるようにエッチングによるパターニングを行なうものであり、現在主流の方法である。この方法は、先ず接合面側に微細な突起を持つ銅箔をガラスエポキシ基板などの表面に強力にプレスして粘り合わせ銅箔積層板を作る。この銅箔側表面にフォトレジストをコーティングし、配線パターンの意匠を持つフォトフィルムを重ね合わせて露光し現像することによって銅箔上にフォトレジストによるマスキングパターンを形成し、さらにこれをエッチングすることにより配線パターンを形成する。この方法では、フォトフィルムのアートワークなども含め工程が煩雑であると共に、後述のアデイティブ法に比較して高密度化が困鍵であり、且つ信頼性にやや欠ける難点がある。また、副資材として、フォトレジスト、レジスト剥離剤、エッチング液などが必要であり、廃液処理なども含めると製造コストが高いという難点もある。
上記アディティブ法はめっき法とも呼ばれる方法で、表面に接着剤を塗布したガラスエポキシなどの基板にめっき付着力向上のための触媒を付与し、この上にコーテイングしたフォトレジストにフォトフィルムを重ね合わせて露光し、ついで現像することによってマスキングパターンを形成し、マスキングのない部分に無電解銅めっきを施し配線パターンを形成するものである。この方法は高密度化や信頼性の面でサブトラクティブ法より優れているが、上述同様、副資材として、フォトレジスト、レジスト剥離剤等が必要であり、工程が煩雑で製造コストが高いという難点がある。
また、BGA等の電子部品は基板に半田で固定・接続する場合には、半田ペースト印刷工程、載置工程であるマウント工程、溶融工程、及び硬化工程という順で作業を進めている。このように、半田で電子部品をプリント基板に固定・接続する場合には、いくつもの工程を経る必要があり、製造コストが嵩んでいた。また、熱風照射などの熱処理によって半田を溶融しているが、このような熱処理によって、プリント基板や電子部品を損傷させるおそれがある。また、このような熱処理に対処するため、電子部品などに耐熱処理を施す必要があり、コスト高となっていた。また、半田の溶融時に半田が流れて隣接する電極同士が接続されてしまい、ショートするおそれがある。
本発明は、上記問題に鑑みなされたものであり、その第1の目的とするところは、高密度で信頼性の高い回路基板用部材を容易に製造することができる回路基板用部材の製造方法を提供することである。
また、本発明の第2の目的とするところは、半田を用いずに電子部品をプリント基板に固定・接続をすることができる電子部品固定方法および部品実装基板を提供することである。
上記目的を達成するために、請求項1の発明は、絶縁性材料からなる基材の表面に導電性材料からなる配線パターンが形成された回路基板用部材の製造方法において、上記絶縁性材料が高分子材料であり、上記基材の配線パターンを形成しようとする部分に紫外光を選択的に照射し、その照射部分を帯電する工程と、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液を、上記紫外光を照射した基材に塗布する工程と、上記液から取り出した上記基材の上記照射部分に対して、上記導電性材料の無電解めっきを行う工程とを有することを特徴とするものである。
また、請求項2の発明は、請求項1の回路基板用部材の製造方法において、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液に、上記紫外光を照射した基材を浸漬することで、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液を、上記紫外光を照射した基材に塗布することを特徴とするものである。
また、請求項3の発明は、請求項1の回路基板用部材の製造方法において、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液を霧状にして、上記紫外光を照射した基材に塗布することを特徴とするものである。
また、請求項4の発明は、請求項1、2または3の回路基板用部材の製造方法において、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液を、上記紫外光を照射した基材に塗布する工程に先立って、上記紫外光を照射した基材に水、アルコール(エタノール、メタノール、イソプロピルアルコール等)、水酸化ナトリウム、水酸化カリウム、アンモニア水のうちの何れか一つを、予め塗布することを特徴とするものである。
また、請求項5の発明は、請求項1、2、3または4の回路基板用部材の製造方法において、上記紫外光を部分的に遮蔽するアパーチャーを通過した紫外光を上記基材に照射することで、該基材の配線パターンを形成しようとする部分に紫外光を選択的に照射することを特徴とするものである。
また、請求項6の発明は、請求項1、2、3、4または5の回路基板用部材の製造方法において、上記回路基板用部材は、電子部品が装着されるマザー回路基板と電子部品との間に設けられる回路修正用の部材であることを特徴とするものである。
また、請求項7の発明は、請求項6の回路基板用部材の製造方法において、上記回路基板用部材に回路基板に紫外光を照射することにより、貫通孔を形成することを特徴とするものである。
また、請求項8の発明は、請求項1、2、3、4、5、6または7の回路基板用部材の製造方法において、上記配線パターンを上記基材の両面に形成することを特徴とするものである。
また、請求項9の発明は、請求項1、2、3、4、5、6、7または8の回路基板用部材の製造方法において、上記配線パターンが形成された基材を絶縁性接着剤を介して積層することを特徴とするものである。
また、請求項10の発明は、請求項1、2、3、4、5、6、7、8または9の回路基板用部材の製造方法において、上記高分子材料には無機微粒子が含有されていることを特徴とするものである。
また、請求項11の発明は、電子部品が装着されるマザー回路基板に、バンプ電極を有した電子部品を固定させる電子部品固定方法において、互いに対応するマザー基板の電極および電子部品の電極に嵌合し内周面が導電性材料で形成された貫通孔を有する中継基板を、該マザー基板の電極上に該電極に対応する貫通孔が位置するように該マザー基板上に載置する工程と、該中継基板の貫通孔上に該貫通孔に対応する該電子部品の電極が位置するように該電子部品を該中継基板上に載置する工程と、該マザー基板の電極及び該電子部品の電極と該中継基板の貫通孔とを密着させるように該電子部品を固定する工程とを有することを特徴とするものである。
また、請求項12の発明は、電子部品が装着されるマザー回路基板と電子部品との間に配置し、電子部品をマザー回路基板に固定させる中継基板の製造方法において、上記中継基板に紫外光を照射して貫通孔を形成するとともにその内周面を帯電させる工程と、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液に、上記貫通孔内周面を浸漬する工程と、上記紫外光を照射した基材を浸漬する工程と、上記液に浸漬された上記貫通孔内周面を導電性材料の無電解めっきを行う工程とを有することを特徴とするものである。
また、請求項13の発明は、回路基板に電子部品が実装されている部品実装基板において、該電子部品と回路基板との間に内周面が導電性材料で形成された貫通孔を備えた中継基板を備え、該中継基板の貫通孔の一方の開口部に上記電子部品の電極が嵌合されており、上記中継基板の他方の開口部に回路基板の電極が嵌合されていることを特徴とするものである。
請求項1乃至10の発明によれば、基材の配線パターンを形成しようとする部分に紫外光を選択的に照射し帯電させ、照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を基材の帯電部分に選択的付着させる。これにより、基材の配線パターンを形成しようとする部分に選択的に導電性材料の無電解めっきを行うことができ、高密度で信頼性の高い配線パターンを形成することができる。さらに、従来のように、露光・現像を行ってマスキングパターンを形成しなくとも、基材の配線パターンを形成することができる。よって、従来のように、副資材として、フォトレジスト、レジスト剥離剤等が必要でなくなり、製造コストを安価にすることができる。また、マスキングパターンを形成する必要がないので、工程が簡単にすることができ、製造コストを安価にすることができる。
また、請求項11乃至13の発明によれば、内周面が導電性部材からなる貫通孔を有した中継基板を電子部品と回路基板との間に配置し、電子部品のバンプ電極と、回路基板の電極とを貫通孔に嵌合させることで電子部品を回路基板に固定・接続する。これにより、従来のような半田による固定・接続をしなくても、電子部材を回路基板に固定することができる。よって、半田を溶融させるための熱などにより、電子部品が破損することがない。また、電子部品に耐熱処理を施す必要がなくなり、電子部品を安価にすることができる。さらに、従来の半田による接続のように半田ペーストの印刷工程や、半田の溶融工程、硬化工程が不要となり、製造工程を簡素化することができる。その結果、製造コストを下げることができる。
以下、図面を参照しながら本発明の実施形態について説明する。
まず、本発明の回路基板用部材としてのリペア基板について説明する。図1は、ベアチップ10、QFP11、BGA12などの電子部品が実装されたマザー基板9を示している。このマザー基板9を周知の品質試験法によって試験した結果、動作不良等を生じてBGA12回りの配線の設計変更が必要となった場合は、リペア基板1を用いる。具体的には、リペア基板1に所望の配線パターンを形成し、図2に示すようにマザー基板9とBGA12との間にリペア基板1を配置する。
図3は、リペア基板1の概略構成図である。図3に示すリペア基板1は、ポリイミドフィルムからなる基材2と、この表面に形成された配線パターン3とかなっている。この配線パターンは銅などの導電性部材からなり、基材2の表面にめっきされている。また、このリペア基板1は、BGAなどの電子部品のバンプ電極が貫通するための貫通孔4が所定のピッチで形成されている。図3に示すように、一方の貫通孔4から他方の貫通孔4に配線される配線パターンが形成されており、これによりBGAの電極間にジャンパー線を形成することができる。
以下に、リペア基板1の配置作業について説明する。このリペア基板の配置作業は、実装済みのBGA12の取外し工程、はんだペースト印刷工程、マウント工程、リフロー工程及び硬化工程という順で作業を進める。なお、取外し工程とはんだペースト印刷工程との順序を逆にして実施してもよい。
図4(a)及び図4(b)は、上記取外し工程の作業フローを説明するための断面図である。
図4(a)において、アレイ状に配設された複数のパッド9aを有するマザー基板9上には、BGA12のパッケージ下面にアレイ状に配設された複数のバンプ電極であるボール電極12aが固定されている。マザー基板9とBGA12は、各パッド9aと各ボール電極12aとがそれぞれはんだ8を介して個別にはんだ接続されることにより、電気的及び機械的に接続されている。このように接続されたBGA12をマザー基板9から取り外すためには、まず、はんだ8を溶融させてはんだ接続を解除しなければならない。そこで、取外し工程では、まず、図示しない熱風ノズルから熱風を吹き付けるなどしてはんだ8を加熱して溶融せしめる。そして、図4(b)に示すように、図示しない搬送部材である真空ピンセットで吸い付けるなどしてBGA12をマザー基板9から取り外す。取外し後には、マザー基板9上に残留するはんだ8をはんだゴテで溶融させながらソルダーウイックに吸い取らせるなどして、マザー基板9からきれいに除去する。
図5(a)乃至図5(b)は、はんだペースト印刷工程の準備段階の作業フローを説明するための断面図である。符号12は新品のBGAを示し、この新品のBGAはパッケージ下面にそれぞれボール電極12aを備えている。半田ペースト印刷工程では、このような新品のBGA12を、まず、その下面が上側を向くように位置決め冶具14上にセットする。そして、図5(b)に示すように、BGA12の上にリペア基板1を置き、各貫通孔4と通してBGA12の各ボール電極12aを目視しながら、各ボール電極12aを各貫通孔4の直下に位置させるようにリペア基板1をスライド移動させて位置合わせを行う。
図6は、上記はんだペースト印刷工程の作業フローを説明するための断面図である。
上述のように位置合わせを行ったら、次に、図6に示すように、リペア基板1の版面にペースト状のはんだを載せた後、スキージ16でその版面に刷り付けてはんだ8を各貫通孔4内に充填する。そして、各貫通孔4内のはんだ8を各ボール電極12a上に印刷する。
上記のようにはんだペースト印刷工程を終えた後には、位置合わせ装置などを用いて、マザー基板9の各パッド9a上にBGA12の各ボール電極12aを位置合わせして、BGA12をマザー基板9上にマウントする(マウント工程)。そして、このマザー基板9をリフロー炉に入れたり、マザー基板9とBGA12との間に熱風ノズルから熱風を吹き付けたりするなどして、ボール電極12aに印刷されたはんだ8を溶融せしめる(溶融工程)。更に、溶融せしめたはんだ8を冷却によって硬化させてマザー基板9の各パッド9aと、BGA12のボール電極12aとをはんだ接続する(硬化工程)。これにより図3に示すようにマザー基板9とBGA12との間にリペア基板1を配置することができ、BGA12の電極間にジャンパー線を形成することができる。
次に、上記リペア用基板1に図1のような配線パターン3を形成する方法について説明する。まず、ポリイミドフィルムからなる基材2上に形成する配線パターン3に沿って図7に示すようなエキシマレーザー装置によってエキシマレーザーを照射し、配線パターンが形成される部分の改質を行う。具体的には、基材2の配線パターンが形成される部分にエッチング加工を行う。
図7に示すエキシマレーザー装置は、ワーク載置台20、X−Yテーブル21、X−Yテーブル駆動系22、駆動モータ23、モータ駆動回路24等を備えている。また、レーザー駆動回路25、エキシマレーザー26、反射鏡27、アパーチャー28、集光レンズ29、アッテネータ30などを備えている。
同図において、ポリイミドフィルムからなる基材2は、略水平なワーク載置面20aを有するワーク載置台20上に載置される。ワーク載置台20は、そのワーク載置面20aを、図中左右方向であるX方向と、図中奥行き方向であるY方向とに移動させることができるX−Yテーブル21上に配設されている。
X−Yテーブル21は、図示しないボール軸やリニアモータなどで構成されたX−Yテーブル駆動系22を介して、サーボモータ(ステッピングモータでもよい)からなる駆動モータ23によってX−Y方向に駆動される。この駆動モータ23はモータ駆動回路24によって駆動制御され、更にこのモータ駆動回路24は図示しないメイン制御装置によって制御されている。
また、X−Yテーブル21は、吸引装置を介して基材2を載置している。この吸引装置は、図示しない吸引機と、これに吸引せしめられる吸引室と、これの上壁に形成された無数の吸引孔とを有しており、その上壁の上に基材2を載せている。そして、吸引機での吸引によって負圧となる吸引室から、無数の吸引孔を通して基材2を吸引する。この吸引により、フィルム状の基材2が平面性を保って吸引室状に吸引固定される。
エキシマレーザー26は、所定の周波数(通常、200Hz)の駆動トリガに基づいてレーザーを駆動するためのレーザー駆動回路25により、その周波数に基づく加工周波数のレーザービームを発生する。上記エキシマレーザーは、波長400nm以下が好ましく、例えばXeF(351nm),XeCl(308nm),KrF(248nm),ArF(193nm)F(157nm)のエキシマレーザーなどが挙げられる。発せられたレーザービームは、アッテネータ30によってビームエネルギー密度が基材2の加工に適した値に調整される。そして、基材2の加工面に対して略垂直に入射するように、反射鏡27によってその光路が適宜変更された後、アパーチャー28の開口を透過する。更に、集光レンズ29によって基材2の加工面におけるビーム径が所定の寸法になるように集光せしめられた後、X−Yテーブル21によってX−Y方向におけるビーム照射位置が調整された基材2に到達して、これを加工する。
同図において、ポリイミドフィルムからなる基材2は、略水平なワーク載置面20aを有するワーク載置台20上に載置される。ワーク載置台20は、そのワーク載置面20aを、図中左右方向であるX方向と、図中奥行き方向であるY方向とに移動させることができるX−Yテーブル12上に配設されている。
図8は、ワーク載置台上と、これの上にセットされたポリイミドフィルムの基材2とを示す拡大断面図である。基材2のレーザー照射面を図中鉛直方向上側に向けた状態で、ワーク載置台20のワーク載置面20a上に載置される。このワーク載置面20aは、ワーク載置台20の上面に設けられたガラス板20bの表面になっている。ワーク載置台20は、このガラス板20bの他、これの下方に設けられた吸引室20c、これの底面に固定されたレーザー吸収板20d、吸引室20c内の空気を吸引して吸引室20c内を負圧にする図示しない吸引機などを備えている。ガラス板20b上に載置された基材2がガラス板20bに設けられた複数の吸引孔20eを通して吸引されることで、ガラス板20bに向けて吸引固定される。
このようにして基材2を吸引固定した作業者は、基準位置合わせ操作を行う。具体的には、エキシマレーザー装置に設けられた図示しない基準位置合わせ用の顕微装置の視野に、先に基材2に付しておいた基準マークが入るように、その顕微装置を除きながら上記X−Yテーブル21手動操作する。そして、基準マークが視野に入ったら、視野内のX−Y座標におけるマーク中心位置を読み取って、その座標を基準位置として、エキシマレーザー装置のメイン制御部に記憶させる。メイン制御部は、この基準位置を基準として、X−Yテーブル21を移動制御しながら、基材2に対してレーザーを照射するよう制御する。
基準位置合わせ操作を終えたら、エキシマレーザー装置のメイン制御に予め記憶させておいた配線パターンデータに基づいて、エキシマレーザーを照射する。このとき、照射時間及び強度は、基材2の全厚を貫通しないように調整されたレーザーショットとしている。このように、調整されたレーザーショットと、X−Y方向への移動とが連続的に行われて、基材2の配線パターンが形成される箇所にエキシマレーザーが照射される。
かかるレーザー照射を終えると、作業者は上述の吸引機を停止させてから基材2を載置台20から取り出す。そして、上述した操作と同様の操作によって基準位置合わせを行う。
2回目の基準位置合わせ操作を終えたら、今度は、エキシマレーザー装置のメイン制御に予め記憶させておいた穿孔パターンデータに基づいて、エキシマレーザー加工による穿孔加工を行わせる。このとき、エキシマレーザーの強度は、上記基材2の配線パターンに照射する強度の5倍に設定している。これにより、レーザーショットと、X−Y方向への移動とが連続的に行われて、基材2に複数の貫通孔4がアブレーション加工される。この際、基材2を透過したエキシマレーザー光を、ガラス板20bに透過させた後、更にその下に到達させることになるが、これは吸引室20cの底面に設けられたレーザー吸収版20dに吸収される。よって、ワーク載置台20がエキシマレーザー光によって加工されてしまうといった事態が起こらない。
上記エキシマレーザー装置でエキシマレーザーが照射された基材2の貫通孔4や、配線パターン3は、このレーザーによって表面が正の電位を帯びた面に改質される。
次に、エキシマレーザーが照射された部分に金属触媒粒子を付着させる工程について説明する。上記付着工程としては、(1)エキシマレーザーが照射された部分の帯電極性と反対極性に帯電した金属触媒粒子を含有した液に浸漬させる方法、(2)基材2にエキシマレーザーが照射された部分の帯電極性と反対極性に帯電した金属触媒粒子を刷毛塗りする方法、(3)基材2に静電スプレーで金属触媒粒子をエキシマレーザーが照射された部分の帯電極性と反対極性に帯電させて塗布する方法などを用いることができる。
上記(1)のエキシマレーザーが照射された部分の帯電極性と反対極性に帯電した金属触媒粒子を含有した液に浸漬させる方法おいては、エキシマレーザーが照射されたポリイミドフィルムの基材2を塩化すず(II)を含有する塩化水素水溶液や塩化パラジウム水溶液に浸漬させる。これらの水溶液には、負に帯電した金属触媒粒子としてのパラジウムコロイドが形成されている。この負に帯電したパラジウムコロイドが基材2のエキシマレーザーが照射されて正に帯電している部分に選択的に付着し、基材2のエキシマレーザー照射部分のみを選択的に活性化させる。エキシマレーザーを照射した部分が選択的活性化されたポリイミドフィルムの基材2に対して公知の方法で銅の無電解めっきを行う。すると、エキシマレーザーが照射された部分のみ銅めっきが形成される。これにより、貫通孔4の内周面および基材2の表面に図1に示すような配線パターン3が形成される。
(3)の基材2に静電スプレーで金属触媒粒子をエキシマレーザーが照射された部分の帯電極性と反対極性に帯電させて塗布する方法を以下に示す。図9に、静電スプレー200は、液体を収容する液容器201と、該液容器内に収容された液体202を霧状にして帯電する帯電霧状化手段203と、該液容器201から生じた霧状の液体を保持し開口部を有するチャンバー204とを備えている。そして、チャンバーの開口部に基材2を対向させる。上記液容器内には、パラジウムコロイドが形成されている塩化すず(II)を含有する塩化水素水溶液や塩化パラジウム水溶液が収容されている。この液体中を帯電霧状化手段203で霧状化するとともにパラジウムコロイドを負極性に帯電させる。液容器201から生じた霧状のパラジウムコロイド含有溶液は、開口を有するチャンバー204にから、基材2に付着する。このとき、負極性に帯電されたパラジウムコロイドは、基材の正帯電しているエキシマレーザーが照射された部分に選択的に付着する。
上記、(1)〜(3)のいずれかの方法で金属触媒粒子選択的に付着した部分は、活性化される。そして、このエキシマレーザーを照射した部分が選択的活性化されたポリイミドフィルムの基材2に対して公知の方法で銅の無電解めっきを行う。すると、エキシマレーザーが照射された部分のみ銅めっきが形成される。これにより、貫通孔4の内周面および基材2の表面に図1に示すような配線パターン3が形成される。
上述の実施形態ではX−Yテーブル21を移動制御することで配線パターンにレーザーを照射しているが、これに限られない。円弧状などの複雑な配線パターンを基材2に形成する場合、X−Yテーブル21の移動制御では、所望の配線パターンに沿ってレーザーを照射することが難しい。このような複雑な配線パターンを形成する場合は、アパーチャー28に基材2に形成しようとする配線パターンに対応する形状の貫通孔を形成する。すると、アパーチャー28の貫通孔に対応する部分のみ基材2にレーザーが照射される。その結果、複雑な配線パターンであっても精度よくレーザーが照射することができる。
また、上記リペア基板1は、基材2の片面のみに配線パターン形成しているが、図10(a)、(b)に示すように基材の両面に形成してもよい。この場合、上記エキシマレーザー装置で貫通孔のほかに、バイアホール5を形成し、このバイアホール5の内周面に銅めっきを施す。このように両面に配線パターンを形成することで、図10(a)、(b)に示すように配線パターンがクロスする場合でも形成することができる。
また、図11に示すように、リペア基板1を配線パターンが形成されたポリアミドフィルムの基材2を絶縁性の接着剤6で接着した積層構造にしてもよい。このように積層構造とすることで、より複雑な配線パターンを形成することができる。
上記リペア用基板1に図1のような配線パターン3を形成する方法においては、レーザー光照射工程と、金属触媒粒子付着工程との間に洗浄工程を設けて、基材2上の不純物を除去するようにしても良い。この洗浄工程は、レーザー光が照射された被処理面に水、アルコール(エタノール、メタノール、イソプロピルアルコール(IPA)等)、水酸化ナトリウム、水酸化カリウム、アンモニア水等を塗布するものである。このような物質を被処理面に塗布することで、上記物質の洗浄作用により、該プラスチックの紫外レーザー光照射部表面(被処理面)に付着したバインダ成分(不純物)が除去される。これにより、負帯電した金属触媒粒子が被処理面に良好に付着することができ、確実に被処理面の改質を行うことができる。これにより、無電解メッキの密着性を向上させることができる。なお、本実施形態においては、イソプロピルアルコール(IPA)を塗布してレーザー光が照射された被処理面を洗浄している。
さらに、ポリイミドフィルムに無機物粒子を含有してもよい。無機物粒子としては、SiOが好ましい。基材2のエキシマレーザーを照射した部分は、レーザーによってその表面部分が削られるが、Siは、エキシマレーザーの反射率が高いため削られにくい。そのため、基材2のエキシマレーザーを照射した部分の表面には、微細な凹凸が形成される。このような微細な凹凸がめっき膜の高分子表面へのくさび効果となり、めっきの密着性が向上する。なお、無機物粒子としては、SiOが好ましいが、これに限らず、炭酸カルシウムなどの絶縁性を有する無機微粒子であれば良い。
上記実施形態においては、補修用のリペア基板1として説明したが、マザー基板9に上述の基板を用いても良い。ポリイミドフィルムは、厚さが5μm〜150μmと非常に薄いので、このポリイミドフィルムに配線パターンを形成した基材をマザー基板9とすることで、装置の小型化を行うことができる。
上記実施形態においては、基材2をポリイミドとしているが、これに限られず、レーザーが照射された部分が帯電し、リフロー炉で250℃まで加熱されてもガラス転移が起こらず、絶縁性が高いものであれば良い。
また、ポリイミドフィルムに形成された貫通孔の内周面に銅めっきを施し、貫通孔の径をBGAなどのバンプ電極の径よりも小さくして、はんだ工程を行わずにBGAなどの電子部品をマザー基板9に接続・固定することも可能である。この場合、図11に示すように、マザー基板9の各パッド9aを凸状に形成し、各パッド9aの径をBGAのバンプ電極と同径とする。ポリイミドフィルム100には、BGAなどの電子部品のバンプ電極12aが貫通するための貫通孔104が所定のピッチで形成されている。貫通孔104の孔径は、BGAのバンプ電極12aやマザー基板9の各パッド9aの径よりも僅かに小さく形成されており、貫通孔104の内周面には銅めっき105が施されている。この銅めっき105は、上述同様、エキシマレーザー装置を用いてポリイミドフィルムの基材100にエキシマレーザーを照射して貫通孔104を形成する。このとき、貫通孔104の内周面がプラス帯電する。上述と同様に負に帯電したパラジウムコロイドが形成された水溶液を上記ポリイミドフィルムに塗布して、貫通孔104の内周面に選択的にパラジウムコロイドを付着させる。そして、公知のめっき方法を用いて貫通孔104の内周面に銅めっき105を施す。なお、パラジウムコロイドを上記ポリイミドフィルムに塗布する前に、イソプロピルアルコール(IPA)を塗布して、貫通孔104の内周面の不純物を除去するようにしても良い。
このようにして貫通孔104の内周面に銅めっき105が施されたポリイミドフィルムの中継基板を図12に示すようにBGA12とマザー基板9との間に挿入することで、はんだ工程を行わずにBGAをマザー基板に実装することができる。この実装方法は、図13(a)に示すように、BGA12を、まず、その下面が上側を向くように位置決め冶具14上にセットする。そして、図13(b)に示すように、BGA12の上に中継基板100を置き、各貫通孔104を通してBGA12の各バンプ電極12aを目視しながら、各バンプ電極12aを各孔104の直下に位置させるように中継基板100をスライド移動させて位置合わせを行う。そして、中継基板100の貫通孔104に各バンプ電極12aを嵌合させる。これにより、貫通孔104の銅めっき105とバンプ電極12aが確実に接触し、貫通孔104とBGA12のバンプ電極12aの間は接続状態とすることができる。
上記のように各バンプ電極12aを中継基板100の貫通孔104に装着させた後には、位置合わせ装置などを用いて、マザー基板9の各パッド9a上に固定部材100の貫通孔104を位置合わせして、中継基板100の貫通孔104をマザー基板9の各パッド9aに嵌合させる。これにより、マザー基板9の各パッド9aと貫通孔104とを確実に接触することができ、よって、マザー基板9とBGA12とが貫通孔104の銅めっき105を介して接続することができる。これにより図12に示すようBGA12をはんだを用いずにマザー基板9に実装することができる。
このように貫通孔104の内周面に銅めっき105が施してあり、さらに貫通孔104の径をBGA12などのバンプ電極12aの径よりも小さくすることで、BGA12とマザー基板9とをはんだを用いずに実装することができる。
また、中継基板100の貫通孔104を星型やすりばち状とすることで、マザー基板9の各パッド9aやBGA12の各バンプ電極12aとの嵌合性を向上させることができる。
上記、中継基板100を用いてBGA12などの電子部品が実装されたマザー基板9において、BGA付近の回路の設計変更を行う必要が生じた場合は、この中継基板に100の表面に配線パターンを形成して、上述のリペア基板とすることができる。
以上、本実施形態によれば、配線パターンを形成しようとする部分にエキシマレーザー光を照射して正帯電させて、この正帯電させた部分に負に帯電したパラジウムコロイドを選択的に付着させて活性化させる。そして、この活性化した表面に無電解めっきを行ってポリイミドフィルムの表面に配線パターンを形成している。これにより、高密度の配線パターンを形成することができる。また、配線パターンとする部分にエキシマレーザー光を照射するだけでよいので、容易に精度の高い配線パターンを形成することができる。また、従来のサブトラクティプ法やアディディブ法のように副資材として、フォトレジスト、レジスト剥離剤、エッチング液などが必要としないので、安価に製造することができる。
また、負に帯電したパラジウムコロイドを含有した溶液にエキシマレーザー光を照射した基材を浸漬することで、基材のエキシマレーザー光を照射した部分にパラジウムコロイドを選択的に付着させる。これにより、刷毛塗りなどのように塗布ムラを生じることがないので、確実にパラジウムコロイドが基材のエキシマレーザー光を照射した部分に付着する。よって、確実にエキシマレーザー光を照射した部分が活性化され、確実に無電解めっきが施される。その結果、良好な配線パターンを形成することができる。
また、静電スプレーでパラジウムコロイドを負帯電させて基材2に塗布することで、溶液中のパラジウムコロイドを容易に帯電させることができる。
また、エキシマレーザー光が照射された部分にパラジウムコロイドを付着させる前に、水、アルコール(エタノール、メタノール、イソプロピルアルコール等)、水酸化ナトリウム、水酸化カリウム、アンモニア水のうちの何れか一つが塗布する。これにより、エキシマレーザー光が照射された部分に付着している不純物を除去することができ、パラジウムコロイドをエキシマレーザー光が照射された部分を確実に付着させることができる。これにより、エキシマレーザー光が照射された部分がムラ無く活性化され、メッキの密着性が向上する。
また、回路基板の絶縁性材料をポリアミドフィルムで形成すれば、回路基板を従来のプリント基板に比べて、薄くすることができる。その結果、回路基板を小型化することができ、この回路基板を組み込まれた装置を小型化することができる。また、電子部品が実装された回路基板の上下に十分なスペースがなくても、新たな配線パターンが形成された回路基板を電子部品が実装された回路基板の上下に配置することができる。よって、設計変更などで新たな配線パターンが必要となった場合でも容易に対応することができる。
また、アパーチャー20に基材2に形成される配線パターンに対応する形状の貫通孔を形成することで、複雑な配線パターンであっても精度よくポリイミドフィルム表面に形成することができる。
また、リペア基板をBGAなどの電子部品と、電子部品が実装されているマザー基板との間に設ける。これにより、BGAなどの電子部品の電極間の間隔が非常に狭い部分であっても、設計変更による新たな配線パターンを形成することができる。
また、リペア基板には、BGAなどの電子部品のバンプ電極が貫通するための貫通孔4が所定のピッチで形成されている。そして、この貫通孔4に半田を装填して、マザー基板のパッドまたはBGAの電極に半田を印刷することができる。このように、リペア基板を半田印刷マスクとして使用することができるので、リペア工程を簡素化することができ、製造コストを抑えることができる。
また、ポリイミドフィルムの基材の両面に配線パターンを形成することで、配線パターンがクロスするような配線回路でも一つの回路基板で形成することができる。
また、配線パターンが形成されたポリイミドフィルムを積層することで、複雑な配線回路に対応することができる。
また、ポリイミドフィルムに無機粒子を含有することで、エキシマレーザー光が照射された部分の基材表面に微細な凹凸が形成されるので、めっき膜とポリイミドフィルムとの密着性を高めることができる。
また、ポリイミドフィルムに形成された貫通孔の内周面に銅めっきを施し、この貫通孔に電子部品のバンプ電極と、マザー基板のパッドとを嵌合させて、電子部品をマザー基板に固定させるとともに、電子部品とマザー基板とを接続する。このようにポリイミドフィルムの固定部材を用いて固定・接続することで、半田工程を不要にすることができる。その結果、電子部品などに熱などが加わることが無くなり、電子部品が熱によって壊れることがない。また、電子部品などに耐熱処理を施す必要がないので、電子部品を安価にすることができる。
また、従来の半田によって、電子部品をマザー基板に固定・接続させる方法では、半田のペーストの印刷工程や、半田の溶融工程、硬化工程を経て電子部品をマザー基板に固定・接続させている。しかし、本実施形態では、電子部品のバンプ電極と、マザー基板のパッドとをポリアミドフィルムの貫通孔に嵌合させるだけで、容易に電子部品をマザー基板に固定・接続することができる。よって、従来の半田による接続のように半田ペーストの印刷工程や、半田の溶融工程、硬化工程が不要となり、製造工程を簡素化することができる。その結果、製造コストを下げることができる。
マザー基板を示す斜視図。 マザー基板とBGAとの間に装着したリペア基板の断面図。 リペア基板の概略構成図。 (a)及び(b)は、取外し工程の作業フローを示す断面図。 (a)及び(b)は、それぞれリペアにおける半田ペースト印刷工程の作業フローの前半部分を示す説明図。 同半田ペースト印刷工程の作業フローの後半部分を示す説明図。 エキシマレーザー装置を示す概略構成図。 同エキシマレーザー装置のワーク載置台に載置される基材を示す拡大断面図。 静電スプレーを示す概略構成図。 リペア基板の他の構成例を示す概略構成図。 リペア基板のさらに他の構成例を示す概略構成図。 マザー基板とBGAとの間に装着した固定部材の断面図。 (a)及び(b)は、それぞれ固定部材を用いてマザー基板にBGAを実装する実装工程の作業フローを示す説明図。
符号の説明
1 リペア基板
2 基材
3 配線パターン
4、104 貫通孔
5 バイアホール
8 はんだ
9 マザー基板
12 BGA
28 アパーチャー
100 中継基板
105 銅めっき

Claims (13)

  1. 絶縁性材料からなる基材の表面に導電性材料からなる配線パターンが形成された回路基板用部材の製造方法において、上記絶縁性材料が高分子材料であり、上記基材の配線パターンを形成しようとする部分に紫外光を選択的に照射し、その照射部分を帯電する工程と、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液を、上記紫外光を照射した基材に塗布する工程と、上記液から取り出した上記基材の上記照射部分に対して、上記導電性材料の無電解めっきを行う工程とを有することを特徴とする回路基板用部材の製造方法。
  2. 請求項1の回路基板用部材の製造方法において、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液に、上記紫外光を照射した基材を浸漬することで、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液を、上記紫外光を照射した基材に塗布することを特徴とする回路基板用部材の製造方法。
  3. 請求項1の回路基板用部材の製造方法において、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液を霧状にして、上記紫外光を照射した基材に塗布することを特徴とする回路基板用部材の製造方法。
  4. 請求項1、2または3の回路基板用部材の製造方法において、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液を、上記紫外光を照射した基材に塗布する工程に先立って、上記紫外光を照射した基材に水、アルコール(エタノール、メタノール、イソプロピルアルコール等)、水酸化ナトリウム、水酸化カリウム、アンモニア水のうちの何れか一つを、予め塗布することを特徴とする回路基板用部材の製造方法。
  5. 請求項1、2、3または4の回路基板用部材の製造方法において、上記紫外光を部分的に遮蔽するアパーチャーを通過した紫外光を上記基材に照射することで、該基材の配線パターンを形成しようとする部分に紫外光を選択的に照射することを特徴とする回路基板用部材の製造方法。
  6. 請求項1、2、3、4または5の回路基板用部材の製造方法において、上記回路基板用部材は、電子部品が装着されるマザー回路基板と電子部品との間に設けられる回路修正用の部材であることを特徴とする回路基板用部材の製造方法。
  7. 請求項6の回路基板用部材の製造方法において、上記回路基板用部材に回路基板に紫外光を照射することにより、貫通孔を形成することを特徴とする回路基板用部材の製造方法。
  8. 請求項1、2、3、4、5、6または7の回路基板用部材の製造方法において、上記配線パターンを上記基材の両面に形成することを特徴とする回路基板用部材の製造方法。
  9. 請求項1、2、3、4、5、6、7または8の回路基板用部材の製造方法において、上記配線パターンが形成された基材を絶縁性接着剤を介して積層することを特徴とする回路基板用部材の製造方法。
  10. 請求項1、2、3、4、5、6、7、8または9の回路基板用部材の製造方法において、上記高分子材料には無機微粒子が含有されていることを特徴とする回路基板用部材の製造方法。
  11. 電子部品が装着されるマザー回路基板に、バンプ電極を有した電子部品を固定させる電子部品固定方法において、互いに対応するマザー基板の電極および電子部品の電極に嵌合し内周面が導電性材料で形成された貫通孔を有する中継基板を、該マザー基板の電極上に該電極に対応する貫通孔が位置するように該マザー基板上に載置する工程と、該中継基板の貫通孔上に該貫通孔に対応する該電子部品の電極が位置するように該電子部品を該中継基板上に載置する工程と、該マザー基板の電極及び該電子部品の電極と該中継基板の貫通孔とを密着させるように該電子部品を固定する工程とを有することを特徴とする電子部品固定方法。
  12. 電子部品が装着されるマザー回路基板と電子部品との間に配置し、電子部品をマザー回路基板に固定させる中継基板の製造方法において、上記中継基板に紫外光を照射して貫通孔を形成するとともにその内周面を帯電させる工程と、上記照射部分の帯電極性とは反対極性に帯電した金属触媒粒子を含有した液に、上記貫通孔内周面を浸漬する工程と、上記紫外光を照射した基材を浸漬する工程と、上記液に浸漬された上記貫通孔内周面を導電性材料の無電解めっきを行う工程とを有することを特徴とする中継基板の製造方法。
  13. 回路基板に電子部品が実装されている部品実装基板において、該電子部品と回路基板との間に内周面が導電性材料で形成された貫通孔を備えた中継基板を備え、該中継基板の貫通孔の一方の開口部に上記電子部品の電極が嵌合されており、上記中継基板の他方の開口部に回路基板の電極が嵌合されていることを特徴とする部品実装基板。
JP2004037347A 2004-02-13 2004-02-13 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板 Expired - Fee Related JP4503309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004037347A JP4503309B2 (ja) 2004-02-13 2004-02-13 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004037347A JP4503309B2 (ja) 2004-02-13 2004-02-13 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板

Publications (2)

Publication Number Publication Date
JP2005228990A true JP2005228990A (ja) 2005-08-25
JP4503309B2 JP4503309B2 (ja) 2010-07-14

Family

ID=35003446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004037347A Expired - Fee Related JP4503309B2 (ja) 2004-02-13 2004-02-13 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板

Country Status (1)

Country Link
JP (1) JP4503309B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235751A (ja) * 2007-03-23 2008-10-02 Seiko Epson Corp 電子デバイスの接続方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5556695A (en) * 1978-10-20 1980-04-25 Fujitsu Ltd Method of modifying printed board
JPH0438843A (ja) * 1990-06-04 1992-02-10 Toshiba Corp 混成集積回路装置
JPH04183873A (ja) * 1990-11-19 1992-06-30 Agency Of Ind Science & Technol 紫外レーザーを用いた高分子成形品への無電解めっき方法
JPH0758244A (ja) * 1993-08-17 1995-03-03 Ibiden Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JPH07240568A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 回路基板およびその製造方法
JPH08253869A (ja) * 1995-03-14 1996-10-01 Sharp Corp 樹脂の無電解メッキ方法
JPH1041348A (ja) * 1996-07-22 1998-02-13 Honda Motor Co Ltd 電子部品と基板との接続ユニット
JPH1116938A (ja) * 1997-06-23 1999-01-22 Hitachi Ltd 半導体装置の製造方法
JPH1186931A (ja) * 1997-09-12 1999-03-30 Ngk Spark Plug Co Ltd 中継基板およびその製造方法
JP2000212756A (ja) * 1999-01-20 2000-08-02 Agency Of Ind Science & Technol 無電解めっきの前処理方法
JP2001237039A (ja) * 2000-02-23 2001-08-31 Nec Corp Icソケット
JP2001313365A (ja) * 2000-04-28 2001-11-09 Matsushita Electric Works Ltd 半導体装置
JP2003031617A (ja) * 2001-07-16 2003-01-31 Matsushita Electric Ind Co Ltd 半導体装置の実装構造とその製造方法
JP2003309361A (ja) * 2002-04-15 2003-10-31 Toppan Printing Co Ltd 多層回路配線板およびその製造方法
JP2004031500A (ja) * 2002-06-24 2004-01-29 Mitsubishi Materials Corp 多層プリント配線基板の穴あけ加工方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5556695A (en) * 1978-10-20 1980-04-25 Fujitsu Ltd Method of modifying printed board
JPH0438843A (ja) * 1990-06-04 1992-02-10 Toshiba Corp 混成集積回路装置
JPH04183873A (ja) * 1990-11-19 1992-06-30 Agency Of Ind Science & Technol 紫外レーザーを用いた高分子成形品への無電解めっき方法
JPH0758244A (ja) * 1993-08-17 1995-03-03 Ibiden Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JPH07240568A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 回路基板およびその製造方法
JPH08253869A (ja) * 1995-03-14 1996-10-01 Sharp Corp 樹脂の無電解メッキ方法
JPH1041348A (ja) * 1996-07-22 1998-02-13 Honda Motor Co Ltd 電子部品と基板との接続ユニット
JPH1116938A (ja) * 1997-06-23 1999-01-22 Hitachi Ltd 半導体装置の製造方法
JPH1186931A (ja) * 1997-09-12 1999-03-30 Ngk Spark Plug Co Ltd 中継基板およびその製造方法
JP2000212756A (ja) * 1999-01-20 2000-08-02 Agency Of Ind Science & Technol 無電解めっきの前処理方法
JP2001237039A (ja) * 2000-02-23 2001-08-31 Nec Corp Icソケット
JP2001313365A (ja) * 2000-04-28 2001-11-09 Matsushita Electric Works Ltd 半導体装置
JP2003031617A (ja) * 2001-07-16 2003-01-31 Matsushita Electric Ind Co Ltd 半導体装置の実装構造とその製造方法
JP2003309361A (ja) * 2002-04-15 2003-10-31 Toppan Printing Co Ltd 多層回路配線板およびその製造方法
JP2004031500A (ja) * 2002-06-24 2004-01-29 Mitsubishi Materials Corp 多層プリント配線基板の穴あけ加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235751A (ja) * 2007-03-23 2008-10-02 Seiko Epson Corp 電子デバイスの接続方法

Also Published As

Publication number Publication date
JP4503309B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
JP3453803B2 (ja) 電子回路基板の配線修正方法およびその装置
EP0861018B1 (en) Intaglio printing method, intaglio printer, method of formation of bumps or wiring pattern, apparatus therefor, bump electrode and printed circuit board
JP2006041459A (ja) Bgaパッケージ基板及びその製作方法
JP2009164310A (ja) 電子部品リペア装置および電子部品リペア方法
US9821397B2 (en) Solder precoating method and workpiece for electronic equipment
JP2012216575A (ja) 部品内蔵印刷配線板及びその製造方法
JP4675667B2 (ja) 電子部品実装方法
JP2006303356A (ja) 電子部品実装方法
JPH0575253A (ja) レーザ光による回路パターンの形成方法及びスルーホール内の導体形成方法
JP3867284B2 (ja) はんだバンプの形成方法
JP4503309B2 (ja) 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板
JP2003309139A (ja) バンプ形成方法、リペア方法及び装置
US6107181A (en) Method of forming bumps and template used for forming bumps
JPH10291293A (ja) 凹版印刷方法及び装置、バンプまたは配線パターンの形成方法及び装置、バンプ電極、プリント配線基板、バンプ形成方法、並びに、成形転写方法
JP2006303357A (ja) 電子部品実装方法
JP2005038891A (ja) 半導体製品の製造方法および回路基板
JP2005268473A (ja) 中継基板用部材の製造方法
JPH0737890A (ja) 半田ボール接合装置およびその接合方法
JP7411829B2 (ja) 高分解能ソルダリング
KR20060030658A (ko) 반도체 패키지용 필름기판 및 그 제조방법
JP2002192688A (ja) 半田印刷方法
JP2007029991A (ja) 電極接合方法及びその装置
JPH09214115A (ja) ファインピッチ部品のはんだコート方法
JP3199688B2 (ja) 有孔板の製造方法及び製造装置
JPH05291732A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100326

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

R150 Certificate of patent or registration of utility model

Ref document number: 4503309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160430

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees