KR20060030658A - 반도체 패키지용 필름기판 및 그 제조방법 - Google Patents

반도체 패키지용 필름기판 및 그 제조방법 Download PDF

Info

Publication number
KR20060030658A
KR20060030658A KR1020040079514A KR20040079514A KR20060030658A KR 20060030658 A KR20060030658 A KR 20060030658A KR 1020040079514 A KR1020040079514 A KR 1020040079514A KR 20040079514 A KR20040079514 A KR 20040079514A KR 20060030658 A KR20060030658 A KR 20060030658A
Authority
KR
South Korea
Prior art keywords
semiconductor package
thin film
substrate
laser beam
wiring pattern
Prior art date
Application number
KR1020040079514A
Other languages
English (en)
Other versions
KR100784497B1 (ko
Inventor
이충선
권용환
강사윤
최경세
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040079514A priority Critical patent/KR100784497B1/ko
Priority to US11/218,260 priority patent/US20060071303A1/en
Publication of KR20060030658A publication Critical patent/KR20060030658A/ko
Application granted granted Critical
Publication of KR100784497B1 publication Critical patent/KR100784497B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 반도체 패키지용 필름기판에 관한 것으로, 수지(樹脂) 재질의 박막절연기재(基材)와, 그 박막절연기재상에 형성된 동박(銅薄) 배선패턴을 구비한 반도체 패키지용 기판필름에 있어서, 그 동박 배선패턴 사이의 배선패턴간 그루브(groove)의 깊이는 그 배선패턴의 두께 보다 더 깊은 것을 특징으로 한다. 또한 본 발명은 반도체 패키지용 필름기판의 제조방법에 관한 것으로서, 수지 재질의 박막절연기재(基材)가 준비되는 단계, 그 박막절연기재상에 구리금속층이 형성되는 단계 및 그 구리금속층을 레이저 가공하여 동박 배선패턴이 형성되는 단계를 포함하는 것을 특징으로 한다.
이에 따라, 습식 에칭(wet etching) 공정으로 동박 배선패턴을 형성하기 위한 포토레지스트 도포공정, 노광공정, 현상공정, 에칭공정 및 포토레지스트 제거공정 등 종래의 번잡한 리소그래피(lithography) 공정들이 전술한 레이저 가공공정 하나로 단순화되므로, 필름기판 제조공정의 생산효율이 향상되고 설비유지비용이 절감된다.
필름, 기판, 폴리이미드, 동박, 박막, 리소그래피, 레이저, 가공

Description

반도체 패키지용 필름기판 및 그 제조방법{Film substrate of semiconductor package and manufacturing method thereof}
도 1은 종래의 COF형 반도체 패키지를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 I-I'에 대한 부분 단면도이다.
도 3a 내지 도 3j는 각각 종래의 COF형 반도체 패키지용 필름기판을 제조하는 과정을 설명하기 위한 단면도이다.
도 4는 도 2의 III-III'에 대한 단면도이다.
도 5a 내지 도 5g는 각각 본 발명에 따른 반도체 패키지용 필름기판의 제조하는 과정을 설명하기 위한 단면도이다.
도 6은 본 발명에 따른 반도체 패키지용 필름기판을 제조하기 위한 레이저 가공장치를 개략적으로 나타낸 개념도이다.
도 7a는 본 발명에 따른 반도체 패키지용 필름기판의 제조방법중 레이저 가공방법을 설명하기 위한 개념도이다.
도 7b는 도 7a의 M3-M3'에 대한 평면도이다.
도 8a는 본 발명에 따른 반도체 패키지용 필름기판상에 반도체칩이 적층된 반도체 패키지의 일실시예를 나타낸 단면도이다.
도 8b는 도 8a의 V-V'에 대한 단면도이다.
도 9a는 본 발명에 따른 반도체 패키지용 필름기판상에 반도체칩이 적층된 반도체 패키지의 다른 실시예를 나타낸 단면도이다.
도 9b는 도 9a의 VI-VI'에 대한 단면도이다.
도 10a는 본 발명에 따른 반도체 패키지용 필름기판상에 반도체칩이 적층된 반도체 패키지의 또다른 실시예를 나타낸 단면도이다.
도 10b는 도 10a의 VII-VII'에 대한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
20: 필름기판 21: 박막절연기재
22: 메탈시드층 23: 구리금속층
23a: 동박 배선패턴 25: 솔더레지스트층
26: 도금층
본 발명은 반도체 패키지용 필름기판 및 그 제조방법에 관한 것으로, 더욱 자세하게는 폴리이미드와 같은 수지 재질의 필름기판상에 반도체칩이 적층된 COF(chip on film) 패키지용 필름기판의 구조 및 그 제조방법에 관한 것이다.
고밀도 집적화와 동시에 박형화되는 반도체 소자의 기술 진보에 따라 반도체 패키지를 제조하기 위한 조립 기술도 크게 발전하였다. 이와 더불어 전세계적으로 휴대용 전자기기 시장이 확대되면서, 소형화 및 경량화가 급속히 추진되고, 액정 패널 시장에서도 드라이버 집적회로 칩의 칼라 지원 및 동영상 지원 요구로 단위 칩당 접속패드수가 기존 대비 폭발적으로 증가되는 추세이다. 이에 따라 파인 피치(fine pitch)화, 소형화 및 박형화를 실현하기 위해 필름(film) 형태의 실장 기판을 이용하는 반도체 패키지가 개발되었다.
이와 같은 필름기판형 반도체 패키지는 크게 TAB(Tape Automated Bonding)형 반도체 패키지와 COF(Chip On Film)형 반도체 패키지로 구분된다. 이중에서 COF 패키지는 폴리이미드(Polyimide)와 같은 절연 기재(基材)를 가진 필름기판상에 골드 범프(Au bump)가 마련된 반도체칩이 적층된 패키지 방식을 말한다.
도 1은 종래의 COF형 반도체 패키지를 개략적으로 나타낸 평면도이고, 도 2는 도 1의 I-I'에 대한 부분 단면도이다.
도 1에서 도시된 바와 같이, 종래의 COF형 반도체 패키지(10)는, 실장 기판으로서 소정의 회로를 구성하는 동박 배선패턴(13a)이 형성된 폴리이미드 절연기재(11)를 사용한다. 그리고, 반도체칩(1)이 범프 본딩(bump bonding)에 의해 폴리이미드 절연기재(11)상에 실장된다. 즉, 도 2에서와 같이 반도체칩(1)에 미리 범프(2)를 형성하고 그 범프(2)가 동박 배선패턴(13a)에 접합되도록 함으로써, 필름기판상에 칩 실장이 이루어지도록 하고 있다.
이와 같은 필름기판을 이용하는 COF형 반도체 패키지는 필름의 두께가 얇고 동박 배선패턴이 미세한 폭 및 간격으로 형성될 수 있어서 파인 피치화와 박형화 및 소형화에 유리한 구조이다. 또한 범프 본딩에 의해 칩 실장 및 전기적인 연결이 이루어지고 있으므로 와이어본딩(wire bonding)이 칩 패드와 리드프레임의 리드들 이 개별적으로 이루어지는 데에 비해 일괄적으로 본딩이 가능한 장점도 갖는다.
도 3a 내지 도 3j는 각각 종래의 COF형 반도체 패키지용 필름기판을 제조하는 과정을 설명하기 위한 단면도이다.
이하에서는 도 3a 내지 도 3j를 참조하여 종래의 COF형 반도체 패키지용 필름기판을 제조하는 과정을 설명한다.
먼저, 도 3a에서와 같이, 폴리이미드 재질의 폴리이미드 절연기재(11)가 준비된다.
다음으로, 도 3b에서와 같이, 폴리이미드 절연기재(11)상에 스퍼터링(sputtering) 방법으로 얇은 막으로 이루어진 메탈시드층(12)이 형성된다. 메탈시드층(12)은 니켈(Ni) 또는 구리(Cu)로 이루어진다.
다음으로, 도 3c에서와 같이, 메탈시드층(도 3b의 12)상에 구리 도금이 실시되어 구리금속층(13)이 형성된다. 구리금속층(13)의 두께에 비해 메탈시드층(도 3b의 12)의 두께는 무시할 만하다고 보여지므로 도시의 편의상 메탈시드층(도 3b의 12)이 구리금속층(13)에 포함된 것으로 하였다. 여기서 구리금속층(13)의 두께(t1)는 약 8㎛ 정도가 된다.
다음으로, 도 3d에서와 같이, 구리금속층(13)상에 포토레지스트가 도포되어 포토레지스트층(14)이 형성된다.
다음으로, 도 3e에서와 같이, 포토레지스트층(14)상에 동박 배선패턴(도 3g의 13a)을 형성하기 위한 마스크 패턴(15)이 배치된다.
다음으로, 도 3f에서와 같이, 노광공정 및 현상공정 등을 거쳐 구리금속층 (13)상에 포토레지스트 패턴(14a)이 마련된다.
다음으로, 도 3g에서와 같이, 습식 에칭(wet etching) 공정으로 구리로 이루어진 동박 배선패턴(13a)이 형성된다. 이후에는 포토레지스트 패턴(도 3f의 14a)이 제거된다. 이 제조단계에서는 동박 배선패턴(13a)이 습식 에칭 공정에 의해 형성되므로, 동박 배선패턴(13a)이 직사각형의 단면을 갖지 못하고 상측 모서리 부분이 오버-에칭(over-etching)되어 도 3g에서와 같이 사다리꼴 단면을 갖는다. 따라서, 동박 배선패턴(13a)의 상면(F1)에 대한 상면폭(W1)이 좁아져 후술되는 문제점들이 초래된다.
도 3h는 도 3g의 II-II'에 대한 단면도이다. 도 3h에서 도시된 바와 같이, 폴리이미드 절연기재(11)상에 동박 배선패턴(13a)이 적층되어 있고, 폴리이미드 절연기재(11) 상면의 중심부는 노출되어 있다.
다음으로, 도 3i에서와 같이, 동박 배선패턴(13a)상에 솔더레지스트층(15)이 도포된다. 솔더레지스트층(15)은 동박 배선패턴(13a)들 사이에 폴리이미드 절연기재(11)가 노출된 영역(도 3g의 K1)에도 형성될 수 있다. 다만 솔더레지스트층(15)은 반도체칩의 범프와 연결될 영역(K2)에는 형성되지 않는다.
다음으로, 도 3j에서와 같이, 동박 배선패턴(13a)의 노출부(K2)상에 도금층(16)을 형성한다. 도금층(16)은 반도체칩의 범프와의 접속특성을 향상시키기 위해 마련되는데, 통상 주석(Sn) 도금이 실시되어 진다. 이로써 종래 COF형 반도체 패키지용 필름기판의 제조공정이 종료된다. 전술한 도금층(16) 위로는 도 2에서와 같은 반도체칩(1)의 범프(2)가 실장된다.
도 4는 도 2의 III-III'에 대한 부분 단면도이다.
그런데, 도 4에서 도시된 바와 같이, 도금층(16)의 상면(F2)에 대한 상면폭(W2)이 도금된 동박 배선패턴(13a)의 저면폭(W3)보다 현저히 작게된다. 이는 앞서 도 3f 및 도 3g에서 구리금속층(13)에 대한 습식 에칭으로 말미암은 오버-에칭 현상에 기인한 것으로서, 도 4에서와 같이 수직선과 동박 배선패턴과의 경사각(D1)은 45~60°에 이르는 경우도 있다. 따라서, 도 4에서와 같이, 범프(2)와 동박 배선패턴(13a)상의 도금층(16)과의 접촉면적이 감소되므로 범프(2)와 동박 배선패턴(13a)간의 전기적 접속특성이 저하되는 문제점이 있다. 또한, 습식 에칭 공정으로 동박 배선패턴을 형성하기 위한 포토레지스트 도포공정, 노광공정, 현상공정, 에칭공정 및 포토레지스트 제거공정 등 번잡한 리소그래피(lithography) 공정들을 거쳐야 하므로 제조시 생산효율이 떨어지는 문제점도 있다.
위와 같은 오버-에칭 문제점을 해소하기 위하여 구리금속층(도 3c의 13)에 대한 습식 에칭 대신에 건식 에칭(dry etching) 방법이 고려될 수 있지만, 건식 에칭 장비가 워낙 고가이고 건식 에칭시 사용되는 에칭용 가스도 고가여서 제조공정시 설비 운용비용이 더욱 증대되는 문제점이 있으며, 구리(Cu)에 대한 건식 에칭이 기술적으로 난해하여 파인 피치(fine pitch)를 가진 동박 배선패턴 구현이 어려운 문제점이 있다.
따라서 본 발명은 제조공정이 단순화되면서도 동박 배선패턴과 반도체칩의 외부 연결수단인 범프와의 전기적 접속특성이 향상된 반도체 패키지용 필름기판 및 그 제조방법을 제공하는데 있다.
본 발명에 따른 반도체 패키지용 필름기판은, 수지(樹脂) 재질의 박막절연기재(基材)와, 그 박막절연기재상에 형성된 배선패턴(配線 pattern)을 구비한 반도체 패키지용 기판필름에 있어서, 그 배선패턴 사이의 배선패턴간 그루브(groove)의 깊이는 그 배선패턴의 두께 보다 더 깊은 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 박막절연기재는 폴리이미드(polyimide)로 이루어지고, 그 배선패턴은 동박(銅薄) 배선패턴을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 배선패턴의 두께는 1~5㎛ 사이인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 배선패턴간 그루브의 깊이는 8~15㎛ 사이인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 배선패턴상에 솔더레지스트층이 형성되고, 그 배선패턴중에서 그 솔더레지스트층에 의해 노출된 영역에는 도금층이 형성되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 도금층은 주석(Sn) 성분을 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 패키지용 필름기판의 제조방법은, (A) 수지(樹脂) 재질의 박막절연기재(基材)가 준비되는 단계; (B) 그 박막절연기재상에 금속층이 형 성되는 단계; 및 (C) 그 금속층을 레이저 가공하여 배선패턴이 형성되는 단계; 를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 박막절연기재는 폴리이미드(polyimide)로 이루어진 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 금속층은 구리(Cu)를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 전술한 (C)단계는, (c1) 그 금속층상에 패턴 마스크가 마련되는 단계; (c2) 그 금속층이 그 패턴 마스크의 개구부를 통해 통과된 레이저빔에 의해 제1노출시간 동안 노출되어 배선패턴(配線 pattern)이 형성되는 단계; 및 (c3) 그 박막절연기재가 그 패턴 마스크의 개구부를 통해 통과된 레이저빔에 의해 제2노출시간 동안 노출되어 배선배턴간 그루브(groove)가 형성되는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 패턴 마스크는 쿼츠(quartz)평판 및 그 쿼츠평판상에 마련된 크롬(Cr)패턴막을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 레이저빔은 펄스온(pulse-on)과 펄스오프(pulse-off)가 반복되는 펄스 주기(週期)를 가지는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제1노출시간은 아래의 [제1수식]으로 설정되며, [제1수식]은, 그 제1노출시간 = (그 금속층의 두께)/(한 주기의 그 레이저 펄스에 의해 그 금속층이 가공되는 제1가공두께)×(그 펄스온에 해당하는 시간) 인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제2노출시간은 아래의 [제2수식]으로 설정되며, [제2수식]은, 그 제2노출시간 < (그 박막절연기재의 두께)/(한 주기의 그 레이저 펄스에 의해 그 박막절연기재가 가공되는 제2가공두께)×(그 펄스온에 해당하는 시간) 인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 레이저빔은 KrF 엑시머 레이저 장치에 의해 방출되어 256nm 파장을 가지거나, ArF 엑시머 레이저 장치에 의해 방출되어 193nm의 파장을 가지는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 펄스 주기에 대한 주파수는 50Hz인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 전술한 (c2) 및 (c3)단계는, 레이저빔을 그 금속층 및 그 박막절연기재상에 결상(結像)시키는 광학부와 그 박막절연기재가 안착되는 스테이지부를 포함하는 레이저 가공장치에 의해 실시되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 광학부는, 레이저빔을 방출시키는 레이저빔 방출부와, 그 레이저빔 방출부에 의해 방출된 레이저빔을 정형화(homogenizing)시키는 빔 정형 광학계와, 그 빔 정형 광학계를 통과한 레이저빔을 집광하여 평행하게 만드는 콘덴서 렌즈(condenser lens)와, 그 콘덴서 렌즈와 그 패턴 마스크를 차례로 통과한 레이저빔을 그 금속층 및 그 박막절연기재상에 투영(投影)시키는 투영 광학계를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 빔 정형 광학계는 하나 이상의 플 라이 아이(fly-eye) 렌즈를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 스테이지부는, 그 레이저빔의 조사방향과 수직인 평면상에서 직교하는 양 축 방향으로 그 박막절연기재를 각각 이동시키는 x축 이동부 및 y축 이동부를 포함하는 것을 특징으로 한다.
도 5a 내지 도 5g는 각각 본 발명에 따른 반도체 패키지용 필름기판의 제조하는 과정을 설명하기 위한 단면도이다.
이하에서는 도 5a 내지 도 5g를 참조하여 본 발명에 따른 반도체 패키지용 필름기판의 제조방법을 자세하게 설명한다.
먼저, 도 5a에서와 같이, 수지 재질인 폴리이미드(polyimide)로 이루어진 박막절연기재(21)가 준비된다. 박막절연기재(21)는 절연특성을 가지면서도 열충격특성 및 탄성특성이 우수한 재질이 사용되는 것이 바람직하며, 반드시 폴리이미드에 한정되는 것은 아니다. 박막절연기재(21)의 두께는 대략 30~50㎛가 적당하다.
다음으로, 도 5b에서와 같이, 박막절연기재(21)상에 스퍼터링(sputtering) 방법으로 메탈시드층(22)이 형성된다. 메탈시드층(22)은 니켈(Ni), 크롬(Cr) 및 구리(Cu) 중에서 선택된 어느 하나 이상으로 이루어질 수 있다.
다음으로, 도 5c에서와 같이, 메탈시드층(도 5b의 22)상에 구리 도금이 실시되어 금속층인 구리금속층(23)이 형성된다. 구리금속층(23)의 두께에 비하여 메탈시드층(도 5b의 22)의 두께는 무시할 만하다고 보여지므로 도시의 편의상 메탈시드층(도 5b의 22)이 구리금속층(23)에 포함된 것으로 하였다. 여기서 구리금속층(23)의 두께(t2)는 종래보다 얇은 약 1~5㎛ 정도가 된다. 전술한 구리 도금 후에 구리 금속층(23)의 두께를 조절하기 위하여, 그리고 표면의 산화층 등을 제거하기 위하여 구리금속층(23)에 대한 소프트 에칭(soft-etching)이 실시될 수도 있다.
다음으로, 도 5d에서와 같이, 구리금속층(도 5c의 23) 및 박막절연기재(21)에 대해 레이저 가공(laser beam machining)이 실시되어 동박(銅薄) 배선패턴(23a)과 배선패턴간 그루브(groove)(G)가 형성된다. 이러한 레이저 가공 방법은 도 6에서 자세히 후술된다.
도 5e는 도 5d의 IV-IV'에 대한 단면도이다. 도 5e에서와 같이, 박막절연기재(21)상에 동박 배선패턴(23a)이 적층되어 있고, 구리금속층(도 5c의 23)과 박막절연기재(21)의 일부가 제거되어 마련된 배선패턴간 그루브(G)가 도시되어 있다. 여기서 배선패턴간 그루브(G)의 깊이(t3)는 8~15㎛ 가 적당하다. 따라서, 박막절연기재(21)의 상면(21a)에서 하방향으로 오목하게 들어간 배선패턴간 그루브(G)가 형성되어 있음을 알 수 있다.
다음으로, 도 5f에서와 같이, 동박 배선패턴(23a)상에 솔더레지스트층(25)이 도포된다. 솔더레지스트층(25)은 동박 배선패턴(23a)들 사이에 박막절연기재(21)가 노출된 영역(도 5d의 K3)에도 형성될 수 있다. 다만 솔더레지스트층(25)은 반도체칩의 범프와 연결될 영역(K4)에는 형성되지 않는다.
다음으로, 도 5g에서와 같이, 동박 배선패턴(23a)의 노출부(K4)상에 도금층(26)을 형성한다. 도금층(26)은 반도체칩의 범프와의 접속특성을 향상시키기 위해 마련되는데, 통상 주석(Sn) 도금이 실시되어 진다. 이로써 본 발명에 따른 반도체 패키지용 필름기판의 제조공정이 종료된다. 본 실시예에서는 솔더레지스트층(25) 도포후 도금층(26)이 형성되었지만, 동박 배선패턴(23a)상에 도금층이 형성된 후에 솔더레지스트층이 도포될 수도 있다.
도 6은 본 발명에 따른 반도체 패키지용 필름기판을 제조하기 위한 레이저 가공장치를 개략적으로 나타낸 개념도이다.
도 6에서 도시된 바와 같이, 레이저 가공장치(100)는 레이저빔을 구리금속층(23) 및 박막절연기재(21)상에 조사시키는 광학부(110)와, 박막절연기재(21)가 안착되는 스테이지부(미도시)를 포함한다.
광학부(110)는 레이저빔을 방출시키는 레이저빔 방출부(101)와, 레이저빔 방출부(101)에 의해 방출된 레이저빔을 정형화(homogenizing)시키는 빔 정형 광학계(120)와, 빔 정형 광학계(120)를 통과한 레이저빔을 집광하여 평행하게 만드는 콘덴서 렌즈(condenser lens)(130)와, 콘덴서 렌즈(130)와 패턴 마스크(60)를 차례로 통과한 레이저빔을 구리금속층(23) 상에 투영시키는 투영 광학계(140)를 포함한다.
레이저빔 방출부(101)는 256nm 파장의 빛을 방출하는 KrF 엑시머 레이저 장치가 될 수도 있고, 193nm 파장의 빛을 방출하는 ArF 엑시머 레이저 장치가 될 수도 있다.
빔 정형 광학계(120)는 레이저빔 출사방향(E)과 수직인 평면상에서 가우시안 빔 프로파일(gaussian beam profile)을 구형(矩形) 빔 프로파일(rectangular beam profile)로 변환시킨다. 즉 도 6의 M1-M1'에 대한 빔 프로파일에서와 같이 중심부만 유독 빔 강도(beam intensity)가 크고 가장자리로 갈수록 빔 강도가 급속히 감소하는 가우시안 빔 프로파일이 도 6의 M2-M2'에 대한 빔 프로파일에서와 같이 중 심부와 가장자리 모두 균일한 빔 강도를 가진 구형 빔 프로파일로 변환된다.
이러한 빔 정형 광학계(120)는 레이저빔 방출부(101)에서 출사된 레이저빔을 확산시키는 오목렌즈(121)와, 오목렌즈(121)에 의해 확산되는 레이저빔을 집광시키는 볼록렌즈(122)와, 볼록렌즈(122)에서 통과된 레이저빔이 균일한 빔 강도(beam intensity)를 가지도록 육각형상 렌즈들로 이루어진 제1플라이 아이(fly-eye) 렌즈(123)와, 제1플라이 아이 렌즈(123)의 육각형상 렌즈보다 더 큰 육각형상 렌즈들로 이루어져 레이저빔의 균일도를 더욱 증가시키는 제2플라이 아이 렌즈(124)와, 제2플라이 아이 렌즈(124)에서 나온 레이저빔들이 콘덴서 렌즈(130)에 적절히 투과될 수 있도록 하는 릴레이 렌즈(relay lens)(125)를 포함한다.
콘덴서 렌즈(130)는 릴레이 렌즈(125)를 통과한 레이저빔들이 패턴 마스크(60)의 패턴영역(Q1)에 집광될 수 있도록 하는 역할을 한다.
투영 광학계(140)는 패턴 마스크(60)를 통과한 레이저빔을 구리금속층(23) 상에 투영시키는데, 투영 광학계(140)의 해당 렌즈의 높낮이에 따라 패턴 마스크(60)의 패턴영역(Q1)에 대한 구리금속층(23)상의 패턴 이미지(Q2)의 배율(倍率)이 결정된다. 이러한 배율은 구리금속층(23) 상에 형성될 동박 배선패턴(도 2d의 23a)의 패턴 피치(pattern pitch) 크기 및 레이저빔의 파장 등을 고려하여 결정되어진다.
스테이지부는 비록 도면에 도시하지는 않았지만, 구리금속층(23) 상면의 넓이에 비해 레이저빔의 조사영역의 넓이가 현저히 좁다는 점을 고려한다면, 스테이지부는 레이저빔의 조사방향(E)과 수직인 평면상에서 직교하는 양 축 방향으로 상 기 박막절연기재를 각각 이동시키는 x축 이동부 및 y축 이동부를 포함하는 것이 바람직하다.
도 6에서와 같이 패턴 마스크(60)는 레이저빔이 그대로 투과되는 쿼츠(quartz)평판(62) 및 쿼츠평판(62)상에 마련된 크롬(Cr)패턴막(61)을 포함한다. 크롬패턴막(61)에는 동박 배선패턴(도 2d의 23a)에 대응되는 패턴영역(Q1)이 마련되어 있다.
이하에서는 도 5d에서 간단히 설명된 구리금속층(도 5c의 23) 및 박막절연기재(도 5c의 21)에 대한 레이저 가공방법에 대해 자세히 설명한다. 특히 레이저빔 방출부(도 6의 101)로서 256nm 파장의 KrF 엑시머 레이저 장치가 채용되고, 박막절연기재(도 5c의 21)가 폴리이미드로 이루어진 경우에 대해 설명한다.
도 7a는 본 발명에 따른 반도체 패키지용 필름기판의 제조방법중 레이저 가공방법을 설명하기 위한 개념도이고, 도 7b는 도 7a의 M3-M3'에 대한 평면도이다.
도 7a에서 도시된 바와 같이, KrF 엑시머 레이저 장치(미도시)에서 방출되어 도 6의 광학부(110)와 같은 광학계를 통과한 레이저빔은 50Hz의 펄스 주파수를 가지는 레이저 펄스(pulse)(BP) 타입이다. 레이저빔은 구리금속층(23)상에서 단위면적당 에너지가 8J/㎠ 이 된다. 전술한 레이저 펄스(BP)는 도시의 편의상 제1 내지 제10펄스(P1 내지 P10)로 구성되는 것으로 나타내었고, 50Hz의 펄스 주파수로부터 레이저 펄스(BP)의 주기(T4)는 1/50 초가 됨을 알 수 있다. 레이저 펄스(BP)는 KrF 엑시머 레이저 장치(미도시)내의 큐 스위치(Q-switch)(미도시)와 같은 장치에 의해 온-오프(on-off)되며, 도 7a에서와 같이 레이저빔이 인에이블(enable)되는 펄스온 (pulse-on)(PN)과 레이저빔이 디스에이블(disable)되는 펄스오프(pulse-off)(PF)가 반복된다. 전술한 바와 같이 8J/㎠의 단위면적당 에너지를 가지는 레이저빔에 의할 경우에 구리금속층(23)은 1펄스당 약 1㎛ 정도가 깎여 나가고, 폴리이미드 재질의 박막절연기재(21)는 10㎛ 정도가 깎여 나간다. 참고로, 7J/㎠의 단위면적당 에너지를 가지는 레이저빔에 의할 경우에 구리금속층(23)은 1펄스당 약 0.9㎛ 정도가 깎여 나가고, 폴리이미드 재질의 박막절연기재(21)는 8㎛ 정도가 깎여 나간다.
예를 들어 설명하면, 도 7a에서와 같이, 만약 구리금속층(23)의 두께가 9㎛라면 8J/㎠의 단위면적당 에너지를 가지는 레이저빔의 제1 내지 제9펄스(P1 내지 P9)에 의해 각각 구리금속층(23)의 제1 내지 제9가공두께(L1 내지 L10)만큼 깎이므로 구리금속층(23) 9㎛ 모두가 깎여 나가고, 제10펄스(P10)에 의해 박막절연기재(21)의 제10가공두께(L10)만큼 깎이므로 10㎛가 깎여나간다[여기서 제1 내지 제9가공두께(L1 내지 L10)는 각각 1㎛이고, 제10가공두께(L10)는 10㎛이다]. 따라서 레이저의 단위면적당 에너지와 레이저빔의 펄스 주파수를 제어함으로써 구리금속층(23) 및 박막절연기재(21)의 깎임량을 조절할 수 있다.
그러므로 위에서 살펴본 바와 같이, 구리금속층(23)에 대한 레이저 가공에 요구되는 레이저 펄스(BP)의 펄스 갯수인 제1펄스수량은 하기 [수학식 1]로 설정된다.
제1펄스수량 = 구리금속층(23)의 두께 / 한 주기의 레이저 펄스(T4)에 의해 구리금속층(23)이 가공되는 제1가공두께(L1 내지 L9 중의 어느 하나에 해당).
이러한 제1펄스수량을 레이저 펄스(BP)의 펄스온(PN)에 해당하는 시간으로 곱하면, 구리금속층(23)이 레이저빔에 의해 노출되어야 하는 제1노출시간이 된다.
마찬가지로, 박막절연기재(21)에 대한 레이저 가공에 요구되는 레이저 펄스(BP)의 펄스 갯수인 제2펄스수량은 하기 [수학식 2]로 설정된다.
제2펄스수량 < 박막절연기재(21)의 두께 / 한 주기의 레이저 펄스(T4)에 의해 박막절연기재(21)가 가공되는 제10가공두께(L10).
이렇게 설정된 제2펄스수량을 레이저 펄스(BP)의 펄스온(PN)에 해당하는 시간으로 곱하면, 박막절연기재(21)가 레이저빔에 의해 노출되어야 하는 제2노출시간이 된다.
동일한 레이저빔 조건에서 구리금속층과 박막절연기재와의 시간당 깎임량이 현저히 차이나므로(예를들어 8J/㎠의 단위면적당 에너지를 가지는 KrF 레이저빔의 경우에 각각 1㎛와 10㎛), 구리금속층 가공시와 박막절연기재 가공시의 레이저빔 에너지값을 다르게 설정해주거나 레이저빔의 펄스 주파수를 변경해주는 스텝 에칭(step etching)과 같은 방식을 적용하는 것도 바람직하다.
그런데 구리금속층(23) 및 박막절연기재(21)가 깎이는 것은 실제로 레이저빔에 의해 피가공물이 용융·증발되는 것이므로 이러한 용융·증발로 말미암아 불필요한 찌꺼기 가스 또는 찌꺼기 가루가 생성될 수 있으므로, 구리금속층(23)이 적층된 박막절연기재(21)를 소정의 챔버내에서 레이저 가공시키고 그 챔버내에 헬륨(He) 또는 아르곤(Ar) 가스와 같은 비활성 가스를 유입시키는 퍼지(purge)공정을 통해 전술한 찌꺼기 가스 또는 찌꺼기 가루를 그 챔버내에서 제거할 수도 있다.
한편, 도 7b에서와 같이, 패턴 마스크(도 6의 60)의 패턴영역(도 6의 Q1)을 지난 레이저빔은 구리금속층(23)상에 결상(結像)된다. 여기서 레이저빔이 구리금속층(23)상에 조사되는 조사영역(BS)의 크기로서 제1길이(N1)는 약 35mm 정도가 되고, 제2길이(N2)는 약 40mm 정도가 된다. 결상영역중에서 패턴 마스크(도 6의 60)에 의해 차단되어 레이저빔이 조사되지 않는 영역(23b)은 동박 배선패턴(도 5e의 23a)이 형성될 영역이고, 패턴 마스크(도 6의 60)를 통과하여 레이저빔이 조사되는 조사영역(BS)은 배선패턴간 그루브(도 5e의 G)가 형성될 영역이다. 35mm × 40mm 크기의 결상영역에 대한 레이저 가공이 종료되면, 구리금속층(23)이 적층된 박막절연기재(도 7a의 21)가 전술한 스테이지부(미도시)의 x축 이동부에 의해 x축 좌방향으로 이동된다. 구리금속층(23)이 적층된 박막절연기재(도 7a의 21)는 길고 얇은 필름형태이므로 카메라용 필름통과 같은 원통형 롤(roll)과 같은 감김수단으로 보관되어 있을 수도 있는데, 예를 들어 풀림롤(roll)(미도시)에 의해 풀려서 도 6의 레이저 가공장치(100)를 거쳐 레이저 가공된 후 감김롤(미도시)로 감겨질 수도 있다. 이 경우에는 풀림롤과 감김롤의 회전에 의해 박막절연기재(도 7a의 21)가 이동될 수도 있다.
본 실시예에서는 레이저 가공장치(도 6의 100)에 패턴 마스크(60)가 장착된 경우를 설명하였으나, 이러한 패턴 마스크없이 레이저빔을 포커싱하여 형성된 초점으로 구리금속층(23) 및 박막절연기재(도 7a의 21)를 각각 직접(directly) 가공하여 동박 배선패턴(도 5e의 23a) 및 배선패턴간 그루브(도 5e의 G)를 형성시킬 수도 있다. 이때는 355nm의 파장을 가지는 Nd-YAG 레이저 장치가 사용될 수도 있다.
이하에서는 본 발명에 따른 반도체 패키지용 필름기판의 구조를 자세하게 설명한다.
도 5g에서 도시된 바와 같이, 반도체 패키지용 필름기판은 폴리이미드 재질의 박막절연기재(基材)(21)와, 박막절연기재(21)상에 형성된 동박 배선패턴(銅薄 配線 pattern)(23a)을 포함한다. 여기서 동박 배선패턴(23a) 사이에 위치한 배선패턴간 그루브(groove)(G)의 깊이(t3)는 동박 배선패턴(23a)의 두께(H2) 보다 더 깊게 된다. 이는 도 6의 레이저 가공장치에 의해 박막절연기재(21)도 가공되기 때문에 당연한 결과이다.
동박 배선패턴(23a)의 두께(H2)는 전술한 레이저 가공시 가공 효율성을 위해 종래보다 얕은 1~5㎛ 사이인 것이 바람직하며, 박막절연기재(21)의 두께(H1)는 동박 배선패턴(23a)을 적절히 지지하면서도 충분히 박막화되어야 하기에 30~50㎛ 정도가 바람직하다. 이때 배선패턴간 그루브(G)의 깊이(t3)는, 박막절연기재(21)가 충분히 동박 배선패턴(23a)을 지지할 수 있도록, 도금층(26) 두께를 무시할 경우 8~15㎛ 사이인 것이 적당하고 15㎛를 초과하지 않도록 하는 것이 바람직하다.
동박 배선패턴(23a)상에는 솔더레지스트층(25)이 형성되고, 동박 배선패턴(23a)중에서 솔더레지스트층(25)에 의해 노출된 영역(K4)에는 도금층(26)이 형성된다. 도금층(26)은 주석(Sn)으로 이루어지는 것이 반도체칩 범프와의 접속특성 및 제조비용면에서 바람직하다.
도 8a는 본 발명에 따른 반도체 패키지용 필름기판상에 반도체칩이 적층된 반도체 패키지의 일실시예를 나타낸 단면도이고, 도 8b는 도 8a의 V-V'에 대한 단면도이다. 다만 도 8b에서는 도시상 편의를 위해 솔더레지스트층을 생략하였다.
도 8a 및 도 8b에서와 같이, 반도체칩(1)의 저면(底面)에 마련된 범프(2)가 필름기판(20)상에 실장된 통상의 인너 리드 본딩(normal inner lead bonding)형 구조가 도시된다. 범프(2)는 동박 배선패턴(23a) 위의 도금층(26)상에 부착된다. 여기서 반도체칩(1)의 UBM(under bump metallization)층(1c)은 페시베이션층(1b)에 의해 노출된 칩패드(1a)상에 형성되고, 범프(2)는 UBM층(1c)상에 형성된다. 범프(2)는 도금층(26)과의 접속특성 향상을 위해 금(Au)을 포함하는 것이 바람직하다.
이와 같은 반도체 패키지에 의하면, 본 발명에 따른 반도체 패키지용 필름기판은 COF(chip on film) 패키지용 필름기판의 구조를 가짐을 알 수 있다. 특히 구조적으로 도 8b에서와 같이 범프(2)와 동박 배선패턴(23a) 위의 도금층(26)간의 접촉면적이 종래보다 더 넓어지게 된다. 즉 종래 경우인 도 4의 범프(2)와 동박 배선패턴(13a) 위의 도금층(16)간의 접촉면적보다 도 8b의 범프(2)와 동박 배선패턴(23a) 위의 도금층(26)간의 접촉면적이 더욱 넓어지게 되므로, 범프(2)와 동박 배선패턴(23a)간의 전기적 접속특성이 향상된다.
도 9a는 본 발명에 따른 반도체 패키지용 필름기판상에 반도체칩이 적층된 반도체 패키지의 다른 실시예를 나타낸 단면도이고, 도 9b는 도 9a의 VI-VI'에 대한 단면도이다. 다만 도 9b에서는 도시상 편의를 위해 솔더레지스트층을 생략하였다.
도 9a 및 도 9b에서와 같이, 반도체칩(1)의 저면(底面)에 마련된 범프(2)가 기판필름(20)의 도금층(26)상에 실장되고, 반도체칩(1)의 저면 및 범프(2)가 도전성 페이스트가 함유되지 않은 봉지재(3)에 의해 봉지된 NCP(non conductive paste) 본딩형 구조가 도시된다.
이와 같은 반도체 패키지에 의하면, 전술한 구리금속층(도 5c의 23) 및 박막절연기재(21)에 대한 레이저 가공으로 형성된 배선패턴간 그루브(G)에 의해 반도체칩(1)의 저면과 박막절연기재(21) 사이의 공간이 종래보다 넓어짐에 따라, 봉지재(3) 형성시 액상 봉지물질의 유동성이 개선되고 봉지재(3)와 박막절연기재(21)간의 접촉면적이 증대되므로, 반도체칩(1), 기판필름(20) 및 봉지재(3) 상호간의 결합력이 향상되어 반도체 패키지의 내충격특성이 향상된다.
도 10a는 본 발명에 따른 반도체 패키지용 필름기판상에 반도체칩이 적층된 반도체 패키지의 또다른 실시예를 나타낸 단면도이고, 도 10b는 도 10a의 VII-VII'에 대한 단면도이다. 다만 도 10b에서는 도시상 편의를 위해 솔더레지스트층을 생략하였다.
도 10a 및 도 10b에서와 같이, 반도체칩(1)의 저면(底面)에 마련된 범프(2)가 기판필름(20)의 도금층(26)상에 실장되고, 반도체칩(1)의 저면 및 범프(2)가 도전성 페이스트를 함유한 봉지재(4)에 의해 봉지된 ACF(anisotropic conductive film) 본딩형 구조가 도시된다. 봉지재(4)는 도전성 파티클(4a)을 함유하는데, 이러한 도전성 파티클(4a)은 구형의 폴리머와 이 구형 폴리머를 둘러싼 도전막을 포함한다. 도전막은 니켈(Ni) 및/또는 금(Au)으로 이루어진다. 도전성 파티클(4a)의 직경은 대략 3~7㎛ 정도이다. 본 실시예의 경우 범프(2)와 도금층(26) 사이에는 가 압력에 의해 변형된 도전성 파티클(4b)이 개재(介在)되어 있으므로, 범프(2)와 동박 배선패턴(23a)간의 전기적 접속 특성이 더욱 향상된다.
도시의 편의상 변형된 도전성 파티클(4b)에 의해 범프(2)가 도금층(26)에서부터 약간 이격된 것으로 하였는데, 실제로 가압력에 의해 변형된 도전성 파티클(4b)이 범프(2) 또는 도금층(26)내에 파고 들어가게 되고, 이에 따라 범프(2)와 도금층(26)이 서로 접촉될 수도 있다.
이와 같은 반도체 패키지에 의하면, 전술한 구리금속층(도 5c의 23) 및 박막절연기재(21)에 대한 레이저 가공으로 형성된 배선패턴간 그루브(G)에 의해 반도체칩(1)의 저면과 박막절연기재(21) 사이의 공간이 종래보다 넓어짐에 따라, 봉지재(4) 형성시 종래와 같이 반도체칩(1)의 저면과 박막절연기재(21) 사이에 도전성 파티클(4a)들이 서로 뭉쳐진 큰 덩어리가 개재되어 반도체칩(1)의 자세 안정성 및 전기적 접속성을 저해하던 현상이 억제되므로, 도전성 파티클(4a)들이 함유된 봉지재(4)를 사용하더라도 기판필름의 박막화 구현이 용이해진다.
본 발명에 따른 반도체 패키지용 필름기판의 제조방법 및 이러한 제조방법에 의해 제조된 필름기판에 의하면, 레이저 가공에 의한 동박 배선패턴의 형성으로 종래와 같은 습식 에칭(wet etching)으로 인한 동박 배선패턴 상단부에 대한 오버-에칭(over-etching) 현상이 발생되지 않으므로, 반도체칩의 범프와 동박 배선패턴간의 접촉면적이 넓어져서 반도체칩의 범프와 동박 배선패턴간의 전기적 접속특성이 향상되는 이점이 있다.
또한, 습식 에칭 공정으로 동박 배선패턴을 형성하기 위하여 포토레지스트 도포공정, 노광공정, 현상공정, 에칭공정 및 포토레지스트 제거공정 등 번잡한 종래의 리소그래피(lithography) 공정들이 전술한 레이저 가공공정 하나로 단순화되므로, 필름기판 제조공정의 생산효율이 향상되고 설비유지비용이 절감되는 이점이 있다.

Claims (20)

  1. 수지(樹脂) 재질의 박막절연기재(基材)와, 상기 박막절연기재상에 형성된 배선패턴(配線 pattern)을 구비한 반도체 패키지용 기판필름에 있어서,
    상기 배선패턴 사이의 배선패턴간 그루브(groove)의 깊이는
    상기 배선패턴의 두께 보다 더 깊은 것을 특징으로 하는 반도체 패키지용 기판필름.
  2. 제 1 항에 있어서,
    상기 박막절연기재는 폴리이미드(polyimide)로 이루어지고,
    상기 배선패턴은 동박(銅薄) 배선패턴을 포함하는 것을 특징으로 하는 반도체 패키지용 기판필름.
  3. 제 1 항에 있어서,
    상기 배선패턴의 두께는 1~5㎛ 사이인 것을 특징으로 하는 반도체 패키지용 기판필름.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 배선패턴간 그루브의 깊이는 8~15㎛ 사이인 것을 특징으로 하는 반도체 패키지용 기판필름.
  5. 제 1 항에 있어서,
    상기 배선패턴상에 솔더레지스트층이 형성되고,
    상기 배선패턴중에서 상기 솔더레지스트층에 의해 노출된 영역에는 도금층이 형성되는 것을 특징으로 하는 반도체 패키지용 기판필름.
  6. 제 5 항에 있어서,
    상기 도금층은 주석(Sn) 성분을 포함하는 것을 특징으로 하는 반도체 패키지용 기판필름.
  7. (A) 수지(樹脂) 재질의 박막절연기재(基材)가 준비되는 단계;
    (B) 상기 박막절연기재상에 금속층이 형성되는 단계; 및
    (C) 상기 금속층을 레이저 가공하여 배선패턴이 형성되는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  8. 제 7 항에 있어서,
    상기 박막절연기재는 폴리이미드(polyimide)로 이루어진 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  9. 제 7 항에 있어서,
    상기 금속층은 구리(Cu)를 포함하는 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  10. 제 7 항에 있어서,
    상기 (C)단계는,
    (c1) 상기 금속층상에 패턴 마스크가 마련되는 단계;
    (c2) 상기 금속층이 상기 패턴 마스크의 개구부를 통해 통과된 레이저빔에 의해 제1노출시간 동안 노출되어 배선패턴(配線 pattern)이 형성되는 단계; 및
    (c3) 상기 박막절연기재가 상기 패턴 마스크의 개구부를 통해 통과된 레이저빔에 의해 제2노출시간 동안 노출되어 배선배턴간 그루브(groove)가 형성되는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  11. 제 10 항에 있어서,
    상기 패턴 마스크는
    쿼츠(quartz)평판 및 상기 쿼츠평판상에 마련된 크롬(Cr)패턴막을 포함하는 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  12. 제 10 항에 있어서,
    상기 레이저빔은
    펄스온(pulse-on)과 펄스오프(pulse-off)가 반복되는 펄스 주기(週期)를 가지는 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  13. 제 12 항에 있어서,
    상기 제1노출시간은 하기 [제1수식]으로 설정되며,
    [제1수식]은
    상기 제1노출시간 = (상기 금속층의 두께)/(한 주기의 상기 레이저 펄스에 의해 상기 금속층이 가공되는 제1가공두께)×(상기 펄스온에 해당하는 시간)
    인 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  14. 제 13 항에 있어서,
    상기 제2노출시간은 하기 [제2수식]으로 설정되며,
    [제2수식]은
    상기 제2노출시간 < (상기 박막절연기재의 두께)/(한 주기의 상기 레이저 펄스에 의해 상기 박막절연기재가 가공되는 제2가공두께)×(상기 펄스온에 해당하는 시간)
    인 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  15. 제 7 항 내지 제 14 항 중의 어느 한 항에 있어서,
    상기 레이저빔은
    KrF 엑시머 레이저 장치에 의해 방출되어 256nm 파장을 가지거나,
    ArF 엑시머 레이저 장치에 의해 방출되어 193nm의 파장을 가지는 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  16. 제 15 항에 있어서,
    상기 펄스 주기에 대한 주파수는 50Hz인 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  17. 제 10 항에 있어서,
    상기 (c2) 및 (c3)단계는,
    레이저빔을 상기 금속층 및 상기 박막절연기재상에 결상(結像)시키는 광학부와 상기 박막절연기재가 안착되는 스테이지부를 포함하는 레이저 가공장치에 의해 실시되는 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  18. 제 17 항에 있어서,
    상기 광학부는,
    레이저빔을 방출시키는 레이저빔 방출부와,
    상기 레이저빔 방출부에 의해 방출된 레이저빔을 정형화(homogenizing)시키는 빔 정형 광학계와,
    상기 빔 정형 광학계를 통과한 레이저빔을 집광하여 평행하게 만드는 콘덴서 렌즈(condenser lens)와,
    상기 콘덴서 렌즈와 상기 패턴 마스크를 차례로 통과한 레이저빔을 상기 금속층 및 상기 박막절연기재상에 투영(投影)시키는 투영 광학계를 포함하는 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  19. 제 18 항에 있어서,
    상기 빔 정형 광학계는 하나 이상의 플라이 아이(fly-eye) 렌즈를 포함하는 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
  20. 제 17 항에 있어서,
    상기 스테이지부는,
    상기 레이저빔의 조사방향과 수직인 평면상에서 직교하는 양 축 방향으로 상기 박막절연기재를 각각 이동시키는 x축 이동부 및 y축 이동부를 포함하는 것을 특징으로 하는 반도체 패키지용 기판필름의 제조방법.
KR1020040079514A 2004-10-06 2004-10-06 반도체 패키지용 필름기판 및 그 제조방법 KR100784497B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040079514A KR100784497B1 (ko) 2004-10-06 2004-10-06 반도체 패키지용 필름기판 및 그 제조방법
US11/218,260 US20060071303A1 (en) 2004-10-06 2005-08-31 Film substrate of a semiconductor package and a manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079514A KR100784497B1 (ko) 2004-10-06 2004-10-06 반도체 패키지용 필름기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060030658A true KR20060030658A (ko) 2006-04-11
KR100784497B1 KR100784497B1 (ko) 2007-12-11

Family

ID=36124708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079514A KR100784497B1 (ko) 2004-10-06 2004-10-06 반도체 패키지용 필름기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20060071303A1 (ko)
KR (1) KR100784497B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785493B1 (ko) * 2006-05-04 2007-12-13 한국과학기술원 접착제의 수분흡습을 방지하는 플립칩용 웨이퍼 레벨패키지 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950726B (zh) * 2010-09-04 2012-05-23 江苏长电科技股份有限公司 双面图形芯片正装先镀后刻单颗封装方法
CN104536614B (zh) * 2015-01-12 2017-05-10 京东方科技集团股份有限公司 石墨烯传感器及其制作方法和触控显示装置
CN107835587B (zh) * 2017-09-11 2019-12-31 四川省华兴宇电子科技有限公司 一种高频微波多层印制电路盲槽及其制作工艺
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2595978B2 (ja) * 1987-07-23 1997-04-02 ミノルタ株式会社 フォント管理装置
US5847467A (en) * 1990-08-31 1998-12-08 Texas Instruments Incorporated Device packaging using heat spreaders and assisted deposition of wire bonds
US5104480A (en) * 1990-10-12 1992-04-14 General Electric Company Direct patterning of metals over a thermally inefficient surface using a laser
US5536908A (en) * 1993-01-05 1996-07-16 Schlumberger Technology Corporation Lead-free printed circuit assembly
US6203952B1 (en) * 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
US7217605B2 (en) * 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
US20030082847A1 (en) * 2001-10-26 2003-05-01 I-Fire Technologies, Inc. Method and apparatus for wafer thinning
ITTO20030399A1 (it) * 2002-06-07 2003-12-08 Schott Glas Dispositivo per la depurazione di vetro fuso con rimozione

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785493B1 (ko) * 2006-05-04 2007-12-13 한국과학기술원 접착제의 수분흡습을 방지하는 플립칩용 웨이퍼 레벨패키지 제조방법

Also Published As

Publication number Publication date
US20060071303A1 (en) 2006-04-06
KR100784497B1 (ko) 2007-12-11

Similar Documents

Publication Publication Date Title
KR100691679B1 (ko) 범프 형성 방법, 전자 부품, 및 땜납 페이스트
US20050205524A1 (en) Method of manufacturing tape wiring substrate
EP0861018B1 (en) Intaglio printing method, intaglio printer, method of formation of bumps or wiring pattern, apparatus therefor, bump electrode and printed circuit board
US20080002460A1 (en) Structure and method of making lidded chips
US9305793B2 (en) Wafer processing method
JP2008182279A (ja) ハンダバンプの形成方法および電子部品の製造方法
US20050142836A1 (en) Method of forming bump pad of flip chip and structure thereof
US5034591A (en) Tape automated bonding leads having a stiffener and a method of bonding with same
US20070108612A1 (en) Chip structure and manufacturing method of the same
KR100784497B1 (ko) 반도체 패키지용 필름기판 및 그 제조방법
JP4401241B2 (ja) 電気的相互接続のためのスタンドオフ／マスク構造
JP2006210937A (ja) ハンダバンプの形成方法
JP4087876B2 (ja) ハンダバンプの形成方法
JP2002111148A (ja) 回路基板及び回路基板の製造方法
JPH0613488A (ja) 回路基板とその製造方法
JP2007234841A (ja) 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法
JP2003309139A (ja) バンプ形成方法、リペア方法及び装置
JP3671999B2 (ja) 半導体装置およびその製造方法ならびに半導体実装装置
JP2003197665A (ja) 半導体装置およびその製造方法
JP4453533B2 (ja) 電子部品接続用突起電極およびその製造方法
JP2001119114A (ja) 実装構造及び実装方法
JP4684843B2 (ja) バンプ形成方法
JP2011119453A (ja) 突起電極、電子装置、半導体装置、及び電子装置の製造方法
JP2005333162A (ja) ハンダバンプの形成方法
JP4502214B2 (ja) ハンダバンプの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20061124

Effective date: 20070912

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee