JP4502214B2 - ハンダバンプの形成方法 - Google Patents

ハンダバンプの形成方法 Download PDF

Info

Publication number
JP4502214B2
JP4502214B2 JP2006062200A JP2006062200A JP4502214B2 JP 4502214 B2 JP4502214 B2 JP 4502214B2 JP 2006062200 A JP2006062200 A JP 2006062200A JP 2006062200 A JP2006062200 A JP 2006062200A JP 4502214 B2 JP4502214 B2 JP 4502214B2
Authority
JP
Japan
Prior art keywords
solder
film
substrate
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006062200A
Other languages
English (en)
Other versions
JP2006173653A (ja
Inventor
誠樹 作山
浩基 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006062200A priority Critical patent/JP4502214B2/ja
Publication of JP2006173653A publication Critical patent/JP2006173653A/ja
Application granted granted Critical
Publication of JP4502214B2 publication Critical patent/JP4502214B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、各種の基板にハンダバンプを形成するためのハンダバンプの形成方法、電子部品の実装方法、及び電子部品の実装構造に関する。本明細書で単に「基板」というときは、プリント配線基板やウェハなどの狭義の基板に限定されるものではなく、ハンダバンプの形成対象物となりうる全てを含む広義の基板を指すものとする。
近年、電子部品の高密度実装の要請がますます高くなっており、電子部品の実装方法としては、ワイヤボンディング法によるフェイスアップ方式の実装方法から、ハンダバンプを用いたフェイスダウン方式の実装方法へと変化する傾向が見られる。ハンダバンプを形成する方法として、従来では、いわゆるメッキ法や蒸着法などが一般には採用されていた。ところが、これらの方法では、大掛かりで高価な設備を必要とするのに加え、ハンダバンプの高さやハンダ組成の制御が難しいといった問題点があった。
そこで、以上のような問題を解決するために、耐熱性絶縁膜を利用する方法（例えば下記の特許文献１に記載されている）やシートを利用する方法（例えば下記の特許文献２に記載されている）が従来から提案されている。
特開平１−１６１８５０号公報 特開平９−１１６２５７号公報
特許文献１に記載のハンダバンプ形成方法では、添付の図９（ａ）に示すように、ハンダバンプの形成対象となる基板９は、基板本体９０の表面にアルミ配線９１を覆うガラス膜の表層部９２が形成されているとともに、この表層部９２の凹部９３内には電極９４が設けられた構造とされている。上記基板９にハンダバンプを形成するには、まず図９（ｂ）に示すように、上記表層部９２上に絶縁膜９５を形成する。この絶縁膜９５は、液状の樹脂を上記表層部９２や電極９４の表面の全体に塗布してから、電極９４の表面上の樹脂をエッチングして形成する。これにより、電極９４の上方に上記凹部９３よりも深い凹部９３’を形成することができる。次いで、図９（ｃ）に示すように、上記凹部９３’内にハンダペースト５ｅを充填した後に、このハンダペースト５ｅを加熱して再溶融させ、その後固化させる。この方法によれば、表層部９２上に絶縁膜９５を形成することによって凹部９３’の深さ寸法を大きくし、この凹部９３’に充填されるハンダペースト量を多くすることができる。したがって、図９（ｄ）に示すように、隆起状のハンダバンプ５０を形成することができる。
しかしながら、図９に示す方法は次のような問題があった。すなわち、表層部９２上に絶縁膜９５を形成する際に、表層部９２や電極９４の表面の全体に液状の樹脂を塗布し、その一部をエッチングするため、上記絶縁膜９５の厚みｔをその全体にわたって所望の厚みに正確に仕上げることが難しいものとなっていた。したがって、複数の凹部９３’の各所の深さを均一にすることが難しく、後に形成される複数のハンダバンプ５０の高さに大きなバラツキを生じ易くなっていた。このようなハンダバンプ５０の高さのバラツキは、ハンダバンプを利用して他の部品との電気的な接続を図る上で好ましくない。
また、ハンダバンプを利用して他の部品との電気的な接続を行う場合、ハンダバンプの高さをできる限り高くしてそのハンダ量を多くすることが要請される場合がある。ところが、上記従来の方法では、液状の樹脂を塗布して形成される絶縁膜９５の厚みｔを大きくするには一定の限界があり、凹部９３’をさほど深く形成することはできない。このため、ハンダバンプ５０の高さを一定以上の高さに形成することも難しいものとなっていた。なお、この従来の方法では、絶縁膜９５の上にこれと同様な絶縁膜を更に重ねて形成することにより、絶縁膜全体の厚みを増大させようとしても、絶縁膜を形成するための液状の樹脂を塗布するときにその樹脂が凹部９３’内に厚肉状に塗布されてしまい、この部分の樹脂を適切にエッチングすることは難しい。
一方、特許文献２に記載のハンダバンプ形成方法は、図１０（ａ）に示すように、貫通孔８０を有するシート８を利用する。ハンダバンプを形成するには、まず図１０（ｂ）に示すように、上記シート８上にマスクシート８１を重ね合わせることによって、このマスクシート８１を利用して上記シート８の貫通孔８０にハンダペースト５ｆを充填し、その後図１０（ｃ）に示すように、マスクシート８１とシート８とを互いに分離させる。次いで、図１０（ｄ）に示すように、上記シート８を基板８２上に載置して、ハンダペースト５ｆを電極８３の上方に配置する。この状態で上記ハンダペースト５ｆを加熱して再溶融させると、図１０（ｅ）に示すように、ハンダバンプ５１を形成することができる。その後は図１０（ｆ）に示すように、上記シート８を基板８２上から取り除く。この方法によれば、上記シート８を複数回のハンダバンプ形成作業に繰り返して使用することができるばかりでなく、シート８に形成された複数の貫通孔８０の深さや開口径を各所均一にすることができる。
しかしながら、図１０に示す従来の方法では、基板８２の複数の電極８３の配置に対応した複数の貫通孔８０を有するシート８を予め製作しておく必要がある。しかも、このシート８の作製は、基板８２への電極８３の形成プロセスなどとは全く別個の作業として行う必要がある。このため、上記シート８の製作の手間が面倒であるのに加え、集積回路パターンの微細化に伴って、複数の電極８３のピッチが微細になると、上記シート８０作製が困難となる虞れがあった。また、複数の電極８３のピッチが微細になると、これら複数の電極８３とシート８の複数の貫通孔８０との位置合わせ精度も低下する。その結果、上記後者の手段では、複数の電極８３のピッチが微細化されると、ハンダヘースト５ｆを各電極８３上に正確に位置合わせすることが困難となり、例えば互いに隣接するハンダバンプ５１，５１どうしが不当に導通接触してしまうという不具合を生じる虞れがあった。
更に、下記の特許文献３には、以上の２つの従来例の問題を解決できるハンダバンプ形成方法が開示されている。すなわち、特許文献３に開示のハンダバンプ形成方法によれば、先ず回路パターンが形成された基板の表面に第１のソルダレジスト層を形成した後に、この第１のソルダレジスト層をエッチングして回路パターンにおける電極に対応する部分に開口孔を形成する。次いで、第１のソルダレジスト層の表面に第２のソルダレジスト層を貼付した後に、この第２のソルダレジスト層をエッチングして第１のソルダレジスト層の開口孔に対応する部分に開口孔を形成する。次いで、両ソルダレジスト層の開口孔にハンダペーストを充填して、加熱溶融した後に固化させることにより、回路ハターンの各電極上にハンダバンプを形成するのである。最後に、第１のソルダレジストは溶解せず、第２のソルダレジスト層を溶解する溶解液により第２のソルダレジスト層を溶解除去させるのである。
特開平７−２７３４３９号公報
以上の方法によれば、第１のソルダレジスト層の厚みと第２のソルダレジスト層の厚みを利用して、ハンダペーストを充填する凹部（両ソルダレジスト層の開口孔によって形成される）の深さを大きくして、ハンダバンプを充分な大きさに形成することができる。しかも、第２のソルダレジスト層を溶解除去後も第１のソルダレジスト層は残存するので、ハンダバンプ間の短絡を防止できるため、電極間のファインピッチ化に対応することができる。
しかしながら、特許文献３に記載の方法では、基板が第２のソルダレジスト層と同質の樹脂を主成分とする場合には、第２のソルダレジスト層を溶解する際に基板までも部分的に溶解され、不良の原因となる。また、第２のソルダレジスト層を溶解除去するための処理が必要となり、作業効率がよいとはいえない。更に、電子部品を接合するに際しては、電子部品側のハンダバンプを基板側のハンダバンプに位置合わせしなければならず、位置合わせが不良な場合には、製品の信頼性が低下する。
そこで、本発明の目的の１つは、簡易な作業によって複数のハンダバンプを所望の高さに正確に形成することを可能としながら、基板が樹脂からなる場合でも、その基板が不用意に溶解されることのないハンダバンプの形成方法を提供することにある。本発明の別の目的は、ハンダバンプ形成のために用いた樹脂層を溶解除去する工程を伴うことなく、電子部品を基板に効率的に実装することのできる方法及び構造を提供することにある。また、本発明は、位置精度よく且つ形状・サイズについて均一性の高いハンダバンプを形成するのに適したハンダバンプ形成方法を提供することも目的とする。加えて、本発明は、高さ精度に優れた高いハンダバンプを形成するのに適したハンダバンプ形成方法を提供することも目的とする。
本発明の第１の側面によれば、基板の表層部に設けられている複数の凹部内にハンダを充填する工程と、このハンダを溶融・固化させることにより、上記各凹部内にハンダバンプを形成する工程とを含む、ハンダバンプの形成方法であって、上記複数の凹部内にハンダを充填する以前の工程として、上記表層部上にフィルムを貼付または載置する工程と、このフィルムに上記複数の凹部に連通した複数の窓部を設ける工程と、を有しており、上記フィルムは上記基板を構成する材料とは主成分が異なる材料で構成されていることを特徴とする、ハンダバンプの形成方法が提供される。
本発明の上記第１の側面では、基板の表層部の複数の凹部内にハンダを充填する以前の段階において、上記表層部にフィルムを貼付または載置して、このフィルムに上記複数の凹部に連通した複数の窓部を設けているために、上記複数の凹部内にハンダを充填するときには、このハンダを上記フィルムの複数の窓部内にも充填することができる。したがって、基板の電極上に配されるハンダの高さを高くすることができ、このハンダの溶融後の固化により、隆起状のハンダバンプを適切に形成することができる。また、各所の厚みが均一なフィルムを用いれば、このフィルムに設けられる複数の窓部の深さも必然的に各所均一となり、基板の複数の電極上に配されるハンダの高さを各所一定の高さに揃えることができる。したがって、複数のハンダバンプの高さ寸法に大きなバラツキを生じないようにできる。また、本発明では、ハンダバンプの高さはフィルムの厚みに対応した寸法となり、ハンダバンプを所望の高さに設定することも容易となる。更に、上記フィルムとして厚肉のものを用いたり、あるいは上記フィルムを複数枚重ねることにより、ハンダバンプの高さをかなり高くすることもできる。
しかも、上記フィルムは、基板を構成する材料とは異なる材料からなるため、当該フィルムを溶解液で溶解除去する際に不用意に基板が侵されることもない。このような観点から、例えば基板がエポキシ系樹脂からなる場合には、上記フィルムはアクリル系またはイミド系樹脂で構成すればよい。また、上記フィルムを基板表層部に載置（貼付に代えて）する場合には、ハンダバンプ形成後に当該フィルムを容易に剥離除去することができ、フィルムの残渣が電極に付着して、接続不良を起こす可能性を低減することができる。
好ましくは、上記基板の表層部は、基板本体の表面にレジスト層を含んでおり、このレジスト層は上記各電極の上方に開口孔が形成されるように露光及び現像される。
好ましくは、上記フィルムは、感光性フィルムであり、上記フィルムに上記複数の窓部を設ける工程は、上記フィルムへの露光及び現象を行う工程である。また、これに代えて、上記フィルムに上記複数の開口孔を設ける工程は、上記フィルムにレーザ照射を行う工程であってもよい。
上記基板表層部の凹部にハンダを充填する工程は、上記フィルムの窓部からハンダペースト、ハンダ粉末、または溶融ハンダを充填することにより行うのが好ましい。また、溶融ハンダを充填するには、上記フィルムに窓部を形成した後に、上記基板を常圧あるいは減圧下にて溶融ハンダ浴に浸漬すればよい。
本発明の第２の側面によれば、複数の凹部を形成した表層部を有する基板上に電子部品を搭載し、この電子部品の電極と上記各凹部の電極とをハンダを介して接続するための電子部品の実装方法であって、上記基板上に電子部品を搭載する以前の工程として、上記表層部上にフィルムを貼付または載置する工程と、このフィルムに上記複数の凹部に連通した複数の窓部を設ける工程と、上記複数の窓部と上記複数の凹部とにハンダを充填する工程とを有しており、かつ、上記基板上に電子部品を搭載した後に上記ハンダを溶融させることを特徴とする、電子部品の実装方法が提供される。
以上の実装方法では、電極上に配置したハンダを溶融させる段階において既に基板上に電子部品を搭載させているために、上記ハンダを溶融させると、このハンダによって上記電子部品の電極と基板の電極とを機械的及び電気的に接続することができる。したがって、基板側に独立してハンダバンプを形成したり、フィルムを除去する必要はなく、少ない作業工程によって基板に電子部品を実装することが可能となる。この結果、電子部品の実装作業能率を高めることができる。しかも、上記フィルムの窓部を電子部品側のハンダバンプを位置決めするのに利用することができるので、バンプ対バンプで突き合わせる場合よりも位置合わせが容易で信頼性も高くなる。
むろん、本発明の第２の側面によって提供される電子部品の実装方法は、基板の表層部に形成されている複数の凹部にハンダを充填するまでの作業工程が、本発明の第１の側面によって提供されるハンダバンプの形成方法の作業工程と共通する工程であるために、上述した本発明の第１の側面によって得られるのと同様な利点が得られる。すなわち、本発明の第２の側面によって提供される電子部品の実装方法では、基板の表層部に貼付されるフィルムの複数の窓部の深さを各所均一にすることができるために、基板の複数の電極と電子部品とを接続するハンダの量も各所均一にすることができる。また、フィルムの厚みを大きくするなどして、基板の複数の電極と電子部品とを接続するハンダの量を多くすることも簡単に行える。したがって、ハンダの量に過不足を生じないようにして、基板に対する電子部品の実装を適切に行うことができる。更には、基板の複数の電極に対応するようにフィルムに複数の窓部を設ける作業も簡単かつ正確に行うことができ、複数の電極のファインピッチ化にも適切に対処できる。
本発明の第３の側面によれば、複数の凹部を形成した表層部を有する基板上に電子部品が搭載され、かつこの電子部品の電極と上記基板の各凹部の電極とがハンダを介して接続されている、電子部品の実装構造であって、上記表層部には、上記各凹部に連通した複数の窓部を有するフィルムが形成されていることを特徴とする、電子部品の実装構造が提供される。
本発明の上記第３の側面は、上記第２の側面に係る実装方法によって得られる実装構造を対象とするものであり、上記第２の側面によって得られるのと同様な効果が期待できる。
本発明の第４の側面によるとハンダバンプ形成方法が提供される。この方法は、電極が設けられた基板の上に当該電極を覆うようにレジスト層を積層形成する工程（第１の工程）と、レジスト層において電極に対応する位置に電極より径の大きな開口部を形成する工程（第２の工程）と、レジスト層の上にフィルムを積層形成する工程（第３の工程）と、電極より大きな径を有して開口部に連通する開口部をフィルムに形成する工程（第４の工程）と、レジスト層の開口部とフィルムの開口部とからなって電極より大きな径を有し且つ電極が露出する凹部内に、ハンダ材料を充填する工程（第５の工程）と、ハンダ材料を溶融・固化させることにより、溶融時における溶融ハンダの表面張力を利用して、凹部の底面より小さな径の電極表面上にボール状のハンダバンプを設ける工程（第６の工程）と、ハンダバンプを形成した後にフィルムを除去する工程（第７の工程）と、を含む。
第４の側面の方法においては、第４の工程にて完成する凹部（レジスト層の開口部とフィルムの開口部とからなる）の内周壁と、当該凹部に露出する（ないし臨む）電極の両端とは離れている。当該離隔距離は適宜設定することができる。一方、第６の工程でのハンダ材料（例えばハンダペースト）の溶融・固化過程では、溶融時における溶融ハンダの表面張力により電極上にてハンダがボール状に凝縮して、ハンダバンプが形成される。このとき、上述の離隔距離が充分に確保されていると、ハンダは、凹部の内周壁から離れて電極中心位置上にて凝縮する。そのため、電極中心位置上である正確な位置にハンダバンプを形成することができ（即ち、電極中心位置上からのずれを充分に抑制することができる）、加えて、形成されるハンダバンプの形状やサイズについて高い均一性を達成することができる（即ち、凹部の内周壁にハンダが付着することに起因する、ハンダバンプの適正形状・適正サイズからの逸脱を回避することができる）。このように、本発明の第４の側面の方法は、位置精度よく且つ形状・サイズについて均一性の高いハンダバンプを形成するのに適しているのである。
第４の側面において、好ましくは、レジスト層は感光性を有し、レジスト層に開口部を形成する工程は、当該レジスト層に対する露光処理および現像処理を含む。また、フィルムは感光性フィルムであり、フィルムに開口部を形成する工程は、当該フィルムに対する露光処理および現象処理を含むのが好ましい。レジスト層に開口部を形成する工程での露光処理、および、フィルムに開口部を形成する工程での露光処理は、同じマスクパターンのマスクを使用して行うのが好ましい。
本発明の第５の側面によるとハンダバンプ形成方法が提供される。この方法は、感光性を有する第１のレジスト層を、電極が設けられた基板の上に、当該電極を覆うように形成する工程と、電極のパターンに対応した開口パターンを有するマスクを使用して行う露光処理と、現像処理とを、第１のレジスト層に施すことにより、当該第１のレジスト層において電極に対応する位置に開口部を形成する工程と、開口部が形成された第１のレジスト層上に、第２のレジスト層となる感光性を有するフィルムを圧着させる工程と、マスクを再び使用して行う露光処理と、現像処理とを、フィルムに施すことにより、第１のレジスト層の開口部に連通する開口部をフィルムに形成する工程と、第１のレジスト層の開口部とフィルムの開口部とからなり且つ電極が露出する凹部に、ハンダ材料を充填する工程と、ハンダ材料を溶融させた後に固化させることにより、凹部内の電極上にハンダバンプを設ける工程とを含む。
本方法においては、第１のレジスト層に設けられた開口部と、当該開口部と連通するように第２のレジスト層であるフィルムに設けられた開口部とからなる合成スペース（凹部）に対してハンダ材料を供給し、当該合成スペースにてハンダ材料を溶融・固化させることにより、ハンダバンプを形成する。すなわち、本ハンダバンプ形成方法では、第１および第２のレジスト層によって２段に積層形成されたレジスト部内に設けられた合成スペース（凹部）を利用してハンダバンプを形成するのである。このようなハンダバンプ形成方法は、基板の電極上に高いハンダバンプを形成するのに適している。
また、本方法において、基板の複数の電極上に複数のバンプを同時的に形成する場合、第２のレジスト層を構成するためのフィルムとして、各所の厚みが均一なフィルム（フィルムは一般に厚さ精度に優れる）を用いれば、このフィルムに設けられる複数の開口部の深さを均一とすることができ、基板の複数の電極上に供給されるハンダ材料の高さを各所一定の高さに揃えることができる。その結果、形成される複数のハンダバンプの高さ寸法に大きなバラツキを生じないようにできる。
加えて、本方法では、第１のレジスト層に開口部を形成する工程での露光処理と、第２のレジスト層であるフィルムに開口部を形成する工程での露光処理とにおいて、同じマスクを使用する。すなわち、第１のレジスト層に開口部を形成する工程の露光処理にて使用したマスクを、第２のレジスト層に開口部を形成する工程の露光処理でも再び使用するのである。このような構成は、第１のレジスト層に形成される開口部と、第２のレジスト層に形成される開口部との位置合わせにおいて、高精度を達成するうえで好適である。
以上のように、本発明の第５の側面に係るハンダバンプ形成方法は、高さ精度に優れた高いハンダバンプを形成するのに適しているのである。
図１は、本発明に係るハンダバンプの形成方法の一例を示す要部断面図である。図２は、図１（ａ）に示す回路基板の作製工程を示す要部断面図である。
図１（ａ）に示す回路基板１は、基板本体１０の表面に複数の凹部１１を形成した一定厚みの表層部１２が設けられたものである。上記各凹部１１の内部には、例えば銅製の電極２が設けられている。上記基板本体１０は、例えばガラス繊維（またはガラスクロス）強化エポキシ樹脂製である。
上記回路基板１は、もともとは図２（ａ）に示すように、基板本体１０の表面に複数の電極２やこれに導通した配線部（図示略）が形成された構造を有する。上記基板本体１０上に上記表層部１２を形成する作業は、まず図２（ｂ）に示すように、基板本体１０の表面に、各電極２よりも厚みが大きなフォトレジスト層１２’を形成する。次いで、図２（ｃ）に示すように、フォトマスク３を用いたフォトレジスト層１２’の露光処理、及びその現像処理を行う。上記フォトレジスト層１２’として、例えばポジ型のものを用いた場合には、上記フォトレジスト層１２’のうち、上記各電極２の形成箇所及びその周辺に露光を行うことにより、その後の現像処理によって上記各電極２の上方及びその周辺部においてフォトレジストを除去することができる。このような一連の工程により、図１（ａ）に示すように、基板本体１０の表面にフォトレジスト層からなる上記表層部１２を設けた構成とすることができる。後述するハンダバンプの形成作業は、上記表層部１２を設ける作業に引き続いて行うことができる。
上記図１（ａ）に示す回路基板１にハンダバンプを形成するには、まず図１（ｂ）に示すように、上記表層部１２の表面に一定の厚みを有するフィルム４を貼付または載置する。回路基板１をガラス繊維強化エポキシ樹脂で構成する場合には、このフィルム４は、例えばアクリル系樹脂またはイミド系樹脂などの感光性材料で構成すれば、後にフィルム４を溶解液で溶解除去する際に回路基板１が侵されることを防止することができる。このフィルム４の貼付または載置により、上記表層部１２の各凹部１１の上部開口は閉塞される。
次いで、図１（ｃ）に示すように、上記フィルム４には、上記複数の凹部１１に連通した複数の窓部４０を設ける。各窓部４０の開口径は、上記各凹部１１と同一または略同一である。上記フィルム４に複数の窓部４０を設ける作業は、上述したフォトレジスト層１２’に凹部１１を形成する場合と同様な手法を採用し、上記フィルム４への露光処理及びその現像処理を行い、上記フィルム４の各凹部１１の直上部分を除去すればよい。例えば上記フォトレジスト層１２’がポジ型の場合において、上記フィルム４についてもそれと同様なポジ型感光性のものを用いれば、図１（ｂ）の仮想線に示すように、フィルム４への露光処理には、フォトレジスト層１２’への露光処理に用いたフォトマスク３をそのまま用いることができる。したがって、フォトマスク３の兼用が図れて便利である。更には、凹部１１の形成と窓部４０とを同一のフォトマスクを用いて形成すれば、これら凹部１１と窓部４０とを正確に位置合わせすることもできる。
上記窓部４０の形成後は、図１（ｄ）に示すように、それら窓部４０とその下方の凹部１１との内部にハンダペースト５を充填する。このハンダペースト５の充填に際しては、上記フィルム４の上面に余分なハンダペーストが多量に残存しないようにすることが望ましく、そのためには例えばスキージを用いてフィルム４の上面の余分なハンダペーストを掻き取る作業を行えばよい。なお、本実施形態では、上記ハンダペースト５に代えて、ハンダ粉末を上記各窓部４０内に充填させてもよい。
その後は、上記ハンダペースト５を加熱して再溶融させる。これにより、このハンダペースト５に含まれていたハンダ成分以外の成分が揮発消失するとともに、図１（ｅ）に示すように、ハンダ成分がその表面張力によって略ボール状になり、その後の自然冷却によってそのままの形状に固化する。この結果、それぞれの電極２に固着した複数のハンダバンプ５Ａが形成される。上記各ハンダバンプ５Ａは、上記凹部１１に加えて上記窓部４０内にも充填されたハンダペースト５から形成されたものであるから、その高さを高くできる。また、上記窓部４０の深さは各所均一にできるために、上記各ハンダバンプ５Ａの高さに大きなバラツキも生じないようにできる。
上記ハンダバンプ５Ａの形成後は、図１（ｆ）に示すように、フィルム４を表層部１２から除去する。フィルム４を除去するには、フィルム４を剥離させたり、あるいは適当な溶剤を用いてフィルム４を溶解させればよい。特に、フィルム４を回路基板１の表層部１２に載置（貼付に代えて）するだけの場合には、フィルム４を容易に剥離させることができる。ただし、上記フィルム４を表層部１２に貼付させたままであってもかまわない。上記フィルム４が電気絶縁性の材質であれば、このフィルム４を表層部１２に貼付させたままであっても、各ハンダバンプ５Ａを用いての電気的な接続に支障を生じさせることはない。
上記一連の作業工程によって得られた回路基板１は、フリップチップ方式の電子部品の実装に用いることができる。すなわち、図３に示すように、上記回路基板１に半導体チップ６を実装するには、まず半導体チップ６側のバンプ電極６１を上記複数のハンダバンプ５Ａに対向接触させるようにして、上記半導体チップ６を上記回路基板１上にセッティングする。上記半導体チップ６側のバンプ電極６１は、例えばハンダバンプ電極であり、これらバンプ電極６１についても、本発明に係るハンダバンプの形成方法を用いて形成することが可能である。次いで、図４に示すように、上記複数のハンダバンプ５Ａ及びバンプ電極６１を加熱して溶融させると、上記各ハンダバンプ５Ａと各バンプ電極６１とを構成していたハンダが一体化したバンプ５Ｂが形成され、このバンプ５Ｂを介して回路基板１の各電極２と半導体チップ６の電極とが接続される。
上記半導体チップ６の実装作業を行う場合、上記各ハンダバンプ５Ａの先端に、フラックスを予め塗布し、いわゆる濡れ性を高めることが好ましい。フラックスの一例としては、ロジンを主成分とし、これにエタノールなどの溶剤や、有機酸、有機ハロゲンの活性剤を加えたものを用いることができる。また、上記フラックスの塗布に加え、またはフラックスの塗布に代えて、粘着剤を上記各ハンダバンプ５Ａの先端に塗布する場合には、粘着剤の粘着性を利用して各ハンダバンプ５Ａと各バンプ電極６１との位置決め保持を図ることができる。上記粘着剤としては、例えばロジンを適用することができる。
更に、半導体チップ６の実装作業を行う場合、図５（ａ）に示すように、上記ハンダバンプ５Ａの上部に平坦部５５を形成してもよい。上記平坦部５５は、例えば上記ハンダバンプ５Ａを上方からプレスすることによって形成することができる。このような平坦部５５を形成しておけば、図５（ｂ）に示すように、ハンダバンプ５Ａの平坦部５５上に半導体チップ６のバンプ電極６１を安定させて配置することができる。また、フラックスや粘着剤を塗布する場合には、これらを平面部５５に塗布すればよく、その作業も容易となる。
図６は、本発明に係るハンダバンプの形成方法の他の例を示す要部断面図である。なお、図６及びそれ以降の図においては、先の実施形態と同一部分は同一符号で示している。
図６に示す方法は、回路基板１の表層部１２に２枚のフィルム４，４Ａを貼付または載置する方法である。より具体的には、まず図６（ａ）に示すように、回路基板１の表層部１２上に１枚目のフィルム４を貼付または載置して、このフィルム４に複数の窓部４０を設ける。この回路基板１の構成は、図１（ｃ）に示した構成と同一であり、それまでの作業工程は先の実施形態と同一である。
次いで、図６（ｂ）に示すように、上記フィルム４の上面に、これと同様な材質の感光性を有する２枚目のフィルム４Ａを貼付または載置する。
その後、図６（ｃ）に示すように、この２枚目のフィルム４Ａの露光処理及びその現象処理を行う。これにより、図６（ｄ）に示すように、上記第２のフィルム４ルム４Ａの窓部４０Ａを形成する箇所は、各窓部４０の直上である。したがって、上記フィルム４Ａには、その露光及び現像処理によって上記複数の窓部４０Ａを適切に形成することができるのである。
上記窓部４０Ａを形成した後には、図６（ｅ）に示すように、それら窓部４０Ａ、これに連通する窓部４０、及び複数の凹部１１内にハンダペースト５を充填する。その後は、先の図１（ｅ）に示した工程と同様に、上記ハンダペースト５を加熱して再溶融させてから固化させる。これにより、ハンダバンプを形成することができる。
上記方法によれば、２枚目のフィルム４Ａを用いて形成された窓部４０の深さ分だけ、ハンダバンプの形成に用いられるハンダペースト５の量を多くすることができ、ハンダバンプの高さをより高くすることができる。このように、本実施形態では、１枚のフィルムを用いるだけではなく、２枚のフィルム、あるいはそれ以上の枚数の複数のフィルムを回路基板の表層部に順次重ねてゆき、それら複数のフィルムのそれぞれに窓部を設けるようにしてもかまわない。
図７は、ハンダ充填作業の他の例を示す説明図である。同図に示す作業工程では、回路基板１をハンダ貯留槽１９内の溶融ハンダ浴５Ｃに浸漬させている。この回路基板１は、その表層部１２上にフィルム４を貼付して複数の窓部４０を設けたものであり、先の図１（ｃ）及び図６（ａ）に示した回路基板の構成と同一である。このとき、微少なフィルム４の窓部４０に溶融ハンダを確実に流入させるため、減圧下にてこの作業を行うのが好ましい 図７に示す作業工程によれば、上記各窓部４０と表層部１２の各凹部１１内に溶融ハンダ５Ｃを充填させることができる。上記回路基板１をハンダ貯留槽１９から引き上げて上記充填された溶融ハンダを自然冷却させれば、同図の仮想線に示すように、そのままハンダバンプ５Ａを形成することが可能である。本実施形態では、ハンダを再度加熱して溶融させる必要はないばかりでなく、ハンダペーストを用いる場合のように、ハンダ成分以外の成分が揮発消失して、その分だけハンダバンプが痩せることもない。ただし、回路基板１をハンダ貯留槽１９から引き上げた後に回路基板１の姿勢を早期に安定させない場合には、ハンダバンプ５Ａが電極２の偏った位置において固化する虞れがある。このような場合には、ハンダペーストを用いる場合のように、ハンダ成分以外の成分が揮発消失して、その分だけハンダバンプが痩せることもない。ただし、回路基板１をハンダ貯留槽１９から引き上げた後に回路基板１の姿勢を早期に安定させない場合には、ハンダバンプ５Ａが電極２の偏った位置において固化する虞れがある。このような場合には、回路基板１を水平状態に安定させてから上記ハンダバンプ５Ａを再加熱し、その補正を行えばよい。
このように、本発明では、ハンダの充填方法としては、ハンダペーストやハンダ粉末を用いるに限らず、溶融ハンダを充填してもかまわない。また、本発明でいうハンダとは、Ｓｎ、或いはＰｂ、Ｉｎなどを主成分とするものに限らず、電子部品の接合に用いられるＡｇなどを主成分とするものも含む。
図８は、本発明に係る電子部品の実装方法の一例を示す断面図である。この電子部品の実装方法は、まず図８の（ａ）〜（ｄ）に示すように、回路基板１の表層部１２上にフィルム４を貼付または載置して、このフィルム４に複数の窓部４０を設け、これら複数の窓部４０とこれに連通する凹部１１内にハンダペースト５を充填する。これら一連の作業工程は、先の図１の（ａ）〜（ｄ）に示した作業工程と同様である。
上記ハンダペースト５の充填作業後には、図８（ｅ）に示すように、実装対象となる半導体チップ６をそのバンプ電極６１が上記ハンダペースト５に接触するようにセッティングする。
この状態で上記ハンダペースト５を加熱して溶融させ、その後固化させると、図８（ｆ）に示すように、略ボール状に形成されたハンダ５Ｄを介して回路基板１の各電極２と半導体チップ６の電極とを接続することができる。上記ハンダ５Ｄは、凹部１１と窓部４０とに一連に充填されたボリュームの多いハンダペースト５から形成されるものであるから、その量に不足を生じさせないようにすることができる。上記フィルム４は、回路基板１に貼付または載置したままでもかまわない。ただし、このフィルム４を溶剤を用いて溶解させるなどして除去してもよい。
本発明に係るハンダバンプの形成方法及び電子部品の実装方法の各作業工程の具体的な構成は、上述の実施形態に限定されない。
本発明では、例えばフィルムに形成する各窓部の径は、基板の表層部の凹部の径と同一または略同一でなくてもよく、凹部よりも大径または小径にしてもかまわない。
また、本発明では、基板の表層部は、基板そのものの表層部（表面）であってもよい。例えば、シリコン基板の表面に電極を形成する手法としては、シリコン基板の表面に酸化処理を施すことによってこのシリコン基板の表面に絶縁層（酸化シリコンの層）を形成するとともに、この絶縁層にエッチング処理を施して凹部を形成し、その後この凹部内にアルミ製などの電極を形成する手法があるが、本発明はこのように基板にも適用できる。
本発明では、基板の表層部に設けられている凹部の具体的な構成も、上述の実施形態に限定されない。例えば、この凹部の開口径が電極よりも小さい寸法とされて、電極の表面の一部分のみが上記各凹部を介して露出した構成とされていてもよい。また、従来例を表す図９（ａ）に示すように、電極自体が凹部を有するような構成であってもよい。
更に、本発明では、基板の表層部に貼付したフィルムに窓部を設ける方法としては、例えばフィルムにレーザを照射する手段を採用してもかまわない。レーザとしては、エキシマレーザやＹＡＧレーザなどの種々のレーザを用いることができる。レーザの照射によってフィルムに窓部を設ける場合には、フィルムとしては、感光性のものを用いる必要はなく、例えばポリイミドフィルムを用いればよい。
直径が５０μｍの銅製の電極を１５０μｍピッチで表面に多数形成したガラス繊維強化エポキシ樹脂製の基板の表面に、厚みが２５μｍのフォトレジスト層を形成した後に、その露光・現像処理を行うことにより、上記フォトレジスト層に上記電極を外部に露出させる直径８０μｍの凹部を多数形成した。上記フォトレジスト層は、エポキシアクリレート樹脂系とした。その後、上記フォトレジスト層の上面に厚みが５０μｍのアクリル樹脂系感光性フィルムを熱圧着（１０５℃、圧力３．５Ｋｇ／ｃｍ２）し、ガラスマスクを用いて露光した後に、１％の炭酸ナトリウム溶液で上記感光性フィルムをエッチング現像し、上記凹部に重なった直径８０μｍの窓部を形成した。次いで、６３％Ｓｎ−Ｐｂのハンダを体積比で約５０％含むハンダペーストを印刷法により上記窓部と凹部とに充填し、２１０℃で加熱溶融させた。その後、３％水酸化ナトリウム溶液を用いて上記感光性フィルムを除去した。
その結果、平均高さが６０μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、２μｍ以内であった。また、感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
直径が５０μｍの銅製の電極を１５０μｍピッチで表面に多数形成したガラス繊維強化エポキシ樹脂製の基板の表面に、厚みが２５μｍのフォトレジスト層を形成した後に、その露光・現像処理を行うことにより、上記フォトレジスト層に上記電極を外部に露出させる直径８０μｍの凹部を多数形成した。上記フォトレジスト層は、エポキシアクリレート樹脂系とした。その後、上記フォトレジスト層の上面に厚みが５０μｍのアクリル樹脂系感光性フィルムを熱圧着（１０５℃、圧力３．５Ｋｇ／ｃｍ２）し、ガラスマスクを用いて露光した後に、２．３％テトラメチルアンモニウムハイドロオキサイド溶液で上記感光性フィルムをエッチング現像し、上記凹部に重なった直径１２０μｍの窓部を形成した。次いで、６３％Ｓｎ−Ｐｂのハンダを体積比で約５０％含むハンダペーストを印刷法により上記窓部と凹部とに充填し、２１０℃で加熱溶融させた。その後、１０％モノエタノールアミン溶液を用いて上記感光性フィルムを除去した。
その結果、平均高さが７５μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、１．５μｍ以内であった。また、感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
直径が５０μｍの銅製の電極を１５０μｍピッチで表面に多数形成したガラス繊維強化エポキシ樹脂製の基板の表面に、厚みが２５μｍのフォトレジスト層を形成した後に、その露光・現像処理を行うことにより、上記フォトレジスト層に上記電極を外部に露出させる直径８０μｍの凹部を多数形成した。上記フォトレジスト層は、エポキシアクリレート樹脂系とした。その後、上記フォトレジスト層の上面に厚みが５０μｍのアクリル樹脂系感光性フィルムを載置（２５℃）し、ガラスマスクを用いて露光した後に、２．３％テトラメチルアンモニウムハイドロオキサイド溶液で上記感光性フィルムをエッチング現像し、上記凹部に重なった直径１２０μｍの窓部を形成した。次いで、６３％Ｓｎ−Ｐｂのハンダを体積比で約５０％含むハンダペーストを印刷法により上記窓部と凹部とに充填し、２１０℃で加熱溶融させた。その後、５％モノエタノールアミン溶液を用いて上記感光性フィルムを除去した。
その結果、平均高さが７５μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、１．５μｍ以内であった。また、感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
直径が７０μｍで凹形状の表面がＮｉの電極を１５０μｍピッチで多数形成し、かつ電極上部以外がポリイミドで被覆された基板の表面に、厚みが５０μｍのアクリル樹脂系感光性フィルムを熱圧着（１０５℃、圧力３．５Ｋｇ／ｃｍ２）し、ガラスマスクを用いて露光した後に、２．３％テトラメチルアンモニウムハイドロオキサイド溶液で上記感光性フィルムをエッチング現像し、上記凹部に重なった直径１２０μｍの窓部を形成した。次いで、６３％Ｓｎ−Ｐｂのハンダを体積比で約５０％含むハンダペーストを印刷法により上記窓部と凹部とに充填し、２１０℃で加熱溶融させた。その後、１０％モノエタノールアミン溶液を用いて上記感光性フィルムを除去した。
その結果、平均高さが７０μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、１．５μｍ以内であった。また、感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
直径が７０μｍで凹形状の表面がＮｉの電極を１５０μｍピッチで多数形成し、かつ電極上部以外がポリイミドで被覆された基板の表面に、厚みが５０μｍのアクリル樹脂系感光性フィルムを載置（２５℃）し、ガラスマスクを用いて露光した後に、２．３％テトラメチルアンモニウムハイドロオキサイド溶液で上記感光性フィルムをエッチング現像し、上記凹部に重なった直径１２０μｍの窓部を形成した。次いで、６３％Ｓｎ−Ｐｂのハンダを体積比で約５０％含むハンダペーストを印刷法により上記窓部と凹部とに充填し、２１０℃で加熱溶融させた。その後、５％モノエタノールアミン溶液を用いて上記感光性フィルムを除去した。
その結果、平均高さが７０μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、１．５μｍ以内であった。また、感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
直径が５０μｍの銅製の電極を１５０μｍピッチで表面に多数形成したガラス繊維強化エポキシ樹脂製の基板の表面に、厚みが２５μｍのフォトレジスト層を形成した後に、その露光・現像処理を行うことにより、上記フォトレジスト層に上記電極を外部に露出させる直径８０μｍの凹部を多数形成した。上記フォトレジスト層は、硫酸バリウムをフィラーとして含むエポキシアクリレート樹脂系とした。その後、上記フォトレジスト層の上面に厚みが５０μｍのポリイミドフィルムを載置し、エキシマレーザを用いて電極上部に直径１２０μｍの窓部を形成した。次いで、６３％Ｓｎ−Ｐｂのハンダを体積比で約５０％含むハンダペーストを印刷法により上記窓部と凹部とに充填し、２１０℃で加熱溶融させた。その後、５％モノエタノールアミン溶液を用いて上記ポリイミドフィルムを除去した。
その結果、平均高さが７５μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、１．５μｍ以内であった。また、感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
直径が７０μｍで凹形状の表面がＮｉの電極を１５０μｍピッチで多数形成し、かつ電極上部以外がポリイミドで被覆された基板の表面に、厚みが５０μｍのアクリル樹脂系フィルムを載置し、炭酸ガスレーザを用いて電極上部に直径１２０μｍの窓部を形成した。次いで、６３％Ｓｎ−Ｐｂのハンダを体積比で約５０％含むハンダペーストを印刷法により上記窓部と凹部とに充填し、２１０℃で加熱溶融させた。その後、５％モノエタノールアミン溶液を用いて上記フィルムを除去した。
その結果、平均高さが７０μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、１．５μｍ以内であった。また、感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
実施例１の工程において、上記ハンダペーストに代えて、平均粒径１５μｍのハンダ粉末（６３％Ｓｎ−Ｐｂ）を用いた。また、このハンダ粉末を感光性フィルムの窓部とフォトレジスト層の凹部とに充填する以前には、フラックス（タムラ化研株式会社製の商品ＵＬＦ−５００ＶＳ）を上記窓部と凹部との内面に若干量だけ塗布した。それ以外の条件は、実施例１と同一とした。
その結果、実施例１と同様に、平均高さが６０μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、２μｍ以内であった。また、感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
実施例１の工程において、感光性フィルムの窓部にハンダペーストを充填するのに代えて、基板全体を２１０℃の溶融ハンダ（６３％Ｓｎ−Ｐｂ）に浸漬させてから引き上げ、そのまま自然冷却により固化させた。基板全体を溶融ハンダに浸漬させる以前には、実施例２と同様にフラックスの塗布処理を行った。それ以外の条件は、実施例１と同一とした。
その結果、平均高さが７０μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、２μｍ以内であった。また、感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
実施例１の工程において、厚さが５０μの感光性フィルムに代えて、それと同材質の厚さが４０μｍの感光性フィルムを用いた。この感光性フィルムに直径８０μｍの窓部を多数形成した後には、上記感光性フィルムと同材質の厚さが４０μｍの２枚目の感光性フィルムを熱圧着し、感光性フィルムを２枚重ね状態とした。この２枚目の感光性フィルムについても、１枚目の感光性フィルムと同様な条件で露光・現像処理を行い、１枚目の感光性フィルムの窓部に重なった直径８０μｍの窓部を多数形成した。その後は、上記２枚の感光性フィルムのそれぞれの窓部とフォトレジスト層の凹部とに、６３％Ｓｎ−Ｐｂのハンダを体積比で約５０％含むハンダペーストを印刷法により充填し、２１０℃で加熱溶融させた。その後、３％水酸化ナトリウム溶液を用いて上記２枚の感光性フィルムを除去した。
その結果、平均高さが８０μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、２μｍ以内であった。また、２枚目の感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
実施例４の工程において、上記ハンダペーストに代えて、平均粒径１５μｍのハンダ粉末（６３％Ｓｎ−Ｐｂ）を用いた。また、このハンダ粉末を窓部に充填する前には、実施例２と同様にフラックスを２枚の感光性フィルムの窓部とフォトレジスト層の凹部との内面に若干量だけ塗布した。それ以外の条件は、実施例４と同一とした。
その結果、平均高さが８０μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、２μｍ以内であった。また、感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
実施例４の工程において、２枚の感光性フィルムの窓部にハンダペーストを充填するのに代えて、基板全体を２１０℃の溶融ハンダ（６３％Ｓｎ−Ｐｂ）に浸漬させてから引き上げ、そのまま自然冷却により固化させた。基板全体を溶融ハンダに浸漬させる以前には、実施例５と同様にフラックスを感光性フィルムの窓部とフォトレジスト層の凹部との内面に若干量だけ塗布した。それ以外の条件は、実施例４と同一とした。
その結果、平均高さが９０μｍの多数のハンダバンプを形成することができた。これら多数のハンダバンプの高さのばらつきは、２μｍ以内であった。また、２枚目の感光性フィルムを溶解除去した際に、基板が侵食されることは一切なかった。
実施例１の前段の工程と同一条件下において、基板のフォトレジスト層上に厚みが５０μｍの感光性フィルムを熱圧着するとともに、この感光性フィルムに直径８０μｍの窓部を多数形成した後に、これら多数の窓部内にハンダペーストを充填した。その後、複数のバンプ電極を有する半導体チップを上記基板の上に載せて、複数のバンプ電極を上記窓部内のハンダペースト内に一部進入させた状態で、上記ハンダペーストを２１０℃で加熱溶融し、その後自然冷却により固化させた。
その結果、上記半導体チップを上記基板に対して機械的かつ電気的に適切に接続することができた。
本発明に係るハンダバンプの形成方法の一例を示す要部断面図である。 図１の（ａ）に示す回路基板の作製工程を示す要部断面図である。 図１に示す方法でハンダバンプが形成された基板に電子部品の実装する方法の一例を示す要部断面図である。 図３に示す実装方法により得られた電子部品の実装構造を示す要部断面図である。 図１に示す方法でハンダバンプが形成された基板に電子部品の実装する方法の他の例を示す要部断面図である。 本発明に係るハンダバンプの形成方法の他の例を示す要部断面図である。 溶融ハンダを用いたハンダ充填作業の例を示す要部断面図である。 本発明に係る電子部品の実装方法の一例を示す断面図である。 従来のハンダバンプ形成方法の一例を示す要部断面図である。 従来の方法の他の例を示す断面図である。
符号の説明
１ 回路基板
２ 電極
３ フォトマスク
４ フィルム
５ ハンダペースト
５Ａ ハンダバンプ
６ 半導体チップ
１０ 基板本体
１１ 凹部
１２ 表層部
１２’ フォトレジスト層

Claims (3)

  1. 感光性を有するポジ型の第１のレジスト層を、電極が設けられた基板の上に、当該電極を覆うように形成する工程と、
    上記電極のパターンに対応した開口パターンを有するマスクを使用して行う露光処理と、現像処理とを、上記第１のレジスト層に施すことにより、当該第１のレジスト層において上記電極に対応する位置に開口部を形成する工程と、
    上記開口部が形成された上記第１のレジスト層上に、第２のレジスト層となる感光性を有するポジ型のフィルムを圧着させる工程と、
    上記マスクを再度使用して行う露光処理と、現像処理とを、上記フィルムに施すことにより、上記第１のレジスト層の上記開口部に連通する開口部を上記フィルムに形成する工程と、
    上記第１のレジスト層の上記開口部と上記フィルムの上記開口部とからなり且つ上記電極が露出する凹部に、ハンダ材料を充填する工程と、
    上記ハンダ材料を溶融させた後に固化させることにより、上記凹部内の電極上にハンダバンプを設ける工程と、を含むハンダバンプの形成方法。
  2. 凹部にハンダ材料を充填する上記工程では、上記凹部にハンダペーストを充填する、請求項１に記載のハンダバンプの形成方法。
  3. 凹部にハンダ材料を充填する上記工程では、上記凹部にハンダ粉末を充填する、請求項１に記載のハンダバンプの形成方法。
JP2006062200A 1998-08-10 2006-03-08 ハンダバンプの形成方法 Expired - Fee Related JP4502214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006062200A JP4502214B2 (ja) 1998-08-10 2006-03-08 ハンダバンプの形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22509298 1998-08-10
JP2006062200A JP4502214B2 (ja) 1998-08-10 2006-03-08 ハンダバンプの形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005229137A Division JP2005333162A (ja) 1998-08-10 2005-08-08 ハンダバンプの形成方法

Publications (2)

Publication Number Publication Date
JP2006173653A JP2006173653A (ja) 2006-06-29
JP4502214B2 true JP4502214B2 (ja) 2010-07-14

Family

ID=36673978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006062200A Expired - Fee Related JP4502214B2 (ja) 1998-08-10 2006-03-08 ハンダバンプの形成方法

Country Status (1)

Country Link
JP (1) JP4502214B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101162089B1 (ko) 2011-06-28 2012-07-03 아페리오(주) 플립칩 범프 제조방법

Also Published As

Publication number Publication date
JP2006173653A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
JP2008182279A (ja) ハンダバンプの形成方法および電子部品の製造方法
JP3131379B2 (ja) はんだマスクの窓内に多数のはんだダムを備える電子モジュール
US6232212B1 (en) Flip chip bump bonding
JPH11195665A (ja) 半導体装置の製造方法及び半導体装置
JP2006210937A (ja) ハンダバンプの形成方法
KR100733556B1 (ko) 범프 형성 방법
JP2010245280A (ja) 配線基板の製造方法及び配線基板
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
EP1953821A2 (en) Semiconductor package substrate
JP4087876B2 (ja) ハンダバンプの形成方法
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
JP2003243448A (ja) 半導体装置及びその製造方法並びに電子機器
JP3867284B2 (ja) はんだバンプの形成方法
JP4502214B2 (ja) ハンダバンプの形成方法
JP2005333162A (ja) ハンダバンプの形成方法
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JP2002111148A (ja) 回路基板及び回路基板の製造方法
JP2006203236A (ja) ハンダバンプの形成方法
JP2000315706A (ja) 回路基板の製造方法並びに回路基板
JP2011187792A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4181236B2 (ja) 凹版印刷方法、バンプ形成方法，配線パターンの形成方法，並びに，バンプおよび配線パターン形成方法
JP2006157060A (ja) ハンダバンプの形成方法
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JP3854213B2 (ja) バンプ電極付き電子部品の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080430

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080523

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees